KR100230815B1

KR100230815B1 - 반도체 메모리 소자 격리 방법

Info

Publication number: KR100230815B1
Application number: KR1019970009086A
Authority: KR
Inventors: 손정환; 김종관
Original assignee: 김영환; 현대반도체주식회사
Priority date: 1997-03-18
Filing date: 1997-03-18
Publication date: 1999-11-15
Also published as: KR19980073665A; US6069056A; JPH10270542A

Abstract

본 발명은 메모리 소자 격리 방법에 관한 것으로, 공정의 번잡합과 반도체 기판의 오염문제를 피하기 위해 화학기계연마 공정을 이용하지 않는 리프트오프(lift-off)법에 의한 트렌치 격리 방법을 제공하는 것이다.

상기와 같은 목적을 달성하기 위한 본발명은, 반도체 기판(1)에 패드산화막(221)과 실리콘질화막(223)을 식각 종료막(etch stop layer)으로서 차례로 적층하여 형성하고, 상기 기판(1)내에 트렌치(141, 142, 143)를 형성하고, 상기 반도체 기판(1)의 전면에 대해 식각(etching)과 증착(deposition)이 동시에 일어나는 산화막형성공정을 이용하여 트렌치(141, 142, 143)의 내부를 매몰하고, 상기 실리콘질화막(223)위에까지 형성된 상기 산화막(15d, 15e, 15f, 15g)중 넓은 폭으로 형성된 산화막(15d)을 좁은폭의 산화막(150)으로 만든 후, 상기 실리콘질화막(122)에 대해 선택식각함으로써, 상기 실리콘질화막(122)위에 형성되어 있던 산화막(15d, 15e, 15f, 15g, 150)을 동시에 제거하는 리프트오프(lift-off)를 실시한 후, 상기 패드 산화막(121)을 제거하는 트렌치 격리방법을 제공한다.

Description

반도체 메모리 소자 격리 방법

본 발명은 반도체 메모리 소자의 격리방법에 관한 것으로 특히 트렌치 격리구조를 형성하기 위한 방법이다.

트렌치 격리구조는 채널폭을 잠식하지 않기 때문에 소자의 크기를 축소할 수 있으며, CMOS소자에 있어서 래치업(latchup)을 방지할 수 있기 때문에 반도체 소자의 특성을 향상시킬 수 있으며, 또한 평탄성이 뛰어나다는 장점때문에 주목을 받고 있는 기술이다.

상기와 같은 트렌치 격리구조는 도1에 도시한 바와 같이 반도체 기판(1)에 트렌치(41, 42, 43)가 형성되어 있고, 상기 트렌치의 내부를 매몰 재료(5a, 5b, 5c)가 채우고 있는 구조를 취하고 있다.

상기와 같은 트렌치 격리구조에 대한 종래 형성방법은, 도1(A)-(E)에 도시한 바와 같이, 먼저 반도체 기판(1)상면에 식각 종료막(etch stop layer)과 연마 종료막(polishing stopper)으로서 패드산화막과(21), 폴리실리콘막(22), 실리콘 질화막(23)을 차례로 적층한 후, 상기 반도체 기판(1)내에 트렌치(41, 42, 43)를 형성하고, 상기 트렌치에 매몰 재료로서 화학기상증착법(Chemical Vapor Deposition ; CVD)으로 형성한 실리콘산화물로 트렌치(41, 42, 43)를 채우면 상기 트렌치내부에 실리콘 산화물(5a, 5b, 5c)이 채워지고 상기 반도체 기판(1)에 형성되어 있는 실리콘 질화막(23)위에도 상기 실리콘산화물(5d, 5e, 5f)이 형성된다. 도1(A)와 같은 형성된 반도체 기판을 평탄화하기 위해, 상기 반도체 기판(1)상면 전체에 화학기계연마(chemical mechanical polishing;CMP)를 하면 넓은 실리콘산화물(5d)의 부분의 가운데 부위가 완전히 연마되지 않고, 일부가 반도체 기판(1)위에 잔류하여 평탄화 되지 않는 문제점이 있으며, 또한 화학기계연마 공정시간도 길어진다. 따라서 상기와 같은 넓은 실리콘산화물(5d)위에 도1(B)와 같이 포토레지스트층(3)을 형성한 후, 넓은 실리콘산화물(5d)의 표면을 노출시킨 다음 등방성 식각을하여 도1(C)와 같이 좁은 실리콘산화물(50)로 만든다. 상기 등방성 식각공정은 1/40 희석 불산을 이용한다. 상기 희석 불산으로 식각을하면 트렌치 매몰재료인 실리콘산화물(5d)과 실리콘질화막(23)의 식각 속도비가 약 8:1이기 때문에 실리콘산화물(5d)이 완전히 식각되어 실리콘 질화막(23)이 노출되어도 문제를 발생시키지 않고 안정적으로 식각을 종료할 수 있다. 다음으로 실리콘산화물(50, 5e, 5f, 5g)을 화학기계연마(Chemical Mechanical Posishing ; CMP)로 제거하거나 또는 건식 식각에 의해 에치백하여 제거한다. 이때 매몰 재료인 실리콘산화물(50, 5e, 5f, 5g)과 연마 종료막(polishing stopper)인 실리콘 질화막(23)의 연마속도비는 5:1이기 때문에 실리콘질화막(23)은 안정적으로 연마 종료막으로서 사용할 수 있다. 이어서 상기 실리콘질화막(23)을 C₄F₈가스를 이용한 리액티브이온에칭(reactive ion etching; RIE) 혹은 핫 인산(hot phosphoric acid)에 의한 습식식각으로 제거한 후, 폴리실리콘막(22)를 KOH용액으로, 또한 패드산화막을 불산(hydrofluoric acid)으로 각각 제거하여 도1(E)와 같은 트렌치 격리구조를 가진 반도체 기판(1)을 제조한다.

그러나 상기와 같은 공정은 화학기계연마 공정후, 실리콘질화막(23)을 제거하는등 공정이 번잡하고, 또한 상기 반도체 기판(1)은 화학기계연마시 오염이 될 수 있는 문제점이 있다.

따라서 본 발명의 목적은 공정의 번잡함과 반도체 기판의 오염문제를 피하기 위해 화학기계연마 공정을 이용하지 않는 리프트오프(lift-off)법에 의한 트렌치 격리 방법을 제공하는 것이다.

상기와 같은 목적을 달성하기 위한 본발명은, 반도체 기판에 패드산화막과 실리콘질화막을 식각 종료막(etch stop layer)으로서 차례로 적층하여 형성하고, 상기 기판위에 트렌치형성영역을 정의한 다음, 트렌치를 형성하고, 상기 반도체 기판의 전면에 대해 식각(etching)과 증착(deposition)이 동시에 일어나는 산화막형성공정(예를들면 고밀도 플라즈마 화학기상증착법)을 이용하여 트렌치의 내부를 매몰하고, 상기 실리콘질화막위에 형성된 상기 산화막중 넓은 폭으로 형성된 산화막을 좁은폭의 산화막으로 만든 후, 상기 실리콘질화막에 대해 선택식각함으로써, 상기 실리콘질화막위에 형성되어 있던 산화막을 동시에 제거하는 리프트오프(lift-off)를 실시한 후, 상기 패드 산화막을 제거하여 트렌치 격리를 종료한다.

도1은 종래의 트렌치 격리공정 순서도

도2는 본 발명에 의한 트렌치 격리 공정 순서도

***** 도면의주요부분에대한부호설명*****

1 : 반도체 기판 41, 42, 43 : 트렌치

5a, 5b, 5c : 트렌치 매몰층

5d, 5e, 5f, 5g : 산화막

21 : 패드 산화막

23 : 실리콘 질화막

상기와 같은 본발명의 본발명의 트렌치 격리 방법에 대해 도면2(A)-2(E)를 참조하여 상세히 설명한다.

본발명에 의한 트렌치 격리방법은 도2(A)에 도시한 바와 같이, 먼저 반도체 기판(11)상면에 패드산화막과(121)을 형성후, 식각 종료막(etch stop layer)으로서 실리콘 질화막(122)을 차례로 적층한 후, 트렌치(141, 142, 143)을 형성하고, 상기 트렌치에 대해 식각과 증착 공정이 동시에 일어나는 고밀도플라즈마 화학기상증착법(High Density Plasma Chemical Vapor Deposition ; HDP CVD)에 의해 상기 트렌치(141, 142, 143) 내부를 실리콘산화물(15a, 15b, 15c)을 채우고, 이때 상기 트렌치 내부 매몰 재료인 실리콘 산화물은 상기 실리콘질화막(123)의 상면의 일부영역에도 형성된다. 상기 실리콘 산화물 형성시, 공정 변수를 적정하게 조정하여 상기 실리콘질화막(123)의 상면에 형성된 실리콘 산화물(15d, 15e, 15fe, 15g)이 실리콘질화막(122)을 완전히 덮지 않도록 하는 것이 중요하다. 왜냐하면 상기 실리콘질화막(122)이 완전히 실리콘산화물(15d, 15e, 15f, 15g)에 의해 덮여지면, 후공정인 리프트오프(lift-off)공정을 실시하기 위해 실리콘질화막을 습식식각할 때, 식각용액과 실리콘질화막이 반응하는 것을 상기 실리콘산화물이 차단하여 리프트오프가 되지 않기 때문이다.

또한 상기 식각종료막으로서 실리콘질화막(122)을 사용하는 이유는 상기 트렌치 매몰층으로 사용한 실리콘산화물(15a, 15b, 15c)과의 식각속도의 차가 크기 때문이다. 즉 상기 종래기술에서 설명한 바와 같이 불산(hydrofluoric acid)으로 식각할 경우의 실리콘질화막(122) : 실리콘산화막(15a, 15b, 15c)의 식각선택비가 1:8이기 때문에 식각종료막으로 적당하다. 상기 실리콘 질화막(122) 상면에 형성된 실리콘산화물은 도2(A)에서 15d, 15e, 15f, 15g로 도시했다. 다음으로 도2(B)와 같이 상기 실리콘질화막위에 형성된 실리콘산화물(15d, 15e, 15f, 15g)중 폭이 넓은 부분(15d)만 노출되고 상기 반도체 기판(1)상에 형성된 모든 층을 덮도록 포토레지스트를 도포한 후, 상기 포토레지스트를 마스크로하여 등방성에칭을 실시하여 도2(C)에 도시한 바와 같이 상기 15d를 150과 같이 좁은 실리콘산화물영역으로 만든다. 이어서 상기 반도체 기판을 질산용액에 넣으면 상기 질산과 실리콘질화막이 반응하여 실리콘질화막이 식각 되면서 상기 질화막위에 남아있는 매몰재료인 실리콘산화물(150, 15e, 15f, 15g)은 동시에 제거되는데 이를 리프트오프(lift-off)법이라 한다. 상기 리프트오프를 실시한 후의 반도체 기판 표면은 도2(D)와 같다. 다음으로 상기 반도체 기판(1)상의 패드산화막(121)을 선택식각하여 제거함으로써 도2(E)와 같이 트렌치 격리를 완료한다.

상기와 같은 본발명에 의하여 공정이 단순해지고, 또한 상기 반도체 기판의 오염도 줄일 수 있어 반도체 제조공정시 생산성을 향상시키는 효과가 있다.

Claims

반도체 기판상면에 제1절연막을 형성하는 단계와,

상기 제1절연막위에 다수의 소자격리영역을 정의하는 단계와,

상기 소자격리영역으로 정의된 영역의 제1절연막을 식각하여 반도체 기판을 노출시키는 단계와,

상기 노출된 반도체 기판을 식각하여 트렌치를 형성하는 단계와,

상기 트렌치내에 제2절연막을 채움과 동시에, 상기 제1절연막 상면에 상기 제1연막의 최소한의 일부영역은 노출되도록하여 제2절연막을 형성하는 단계와;

상기 제1절연막을 제거함과 동시에 제2절연막을 제거하는 단계를 포함하는 반도체 소자 격리방법.
제1항에 있어서, 상기 제2절연막을 형성한 후;

상기 제2절연막과 제1절연막을 포함하여 상기의 전체 패턴위에 마스킹 레이어(masking layer)를 형성하는 단계와;

상기 제1절연막 상면에 형성된 제2절연막중 폭이 넓은 제2절연막만 노출되도록 상기 마스킹 레이어를 패터닝하는 단계와;

상기 제1절연막이 노출될 때까지 상기 노출된 제2절연막을 등방식각하는 단계와;

상기 잔존하는 마스킹 레이어를 제거하는 단계를 순차 실시하는 것을 특징으로 하는 반도체 소자 격리방법.
제1항에 있어서, 상기 제1절연막은 실리콘질화막인 것을 특징으로 하는 반도체 소자 격리방법.
제1항에 있어서, 제2절연막은 실리콘산화막인 것을 특징으로 하는 반도체 소자 격리방법.
제1항에 있어서 제2절연막을 형성하는 단계는 식각과 증착이 동시에 진행되는 방법인 것을 특징으로 하는 반도체 소자 격리 방법.
제4항에 있어서 상기 제2절연막을 형성하는 단계는 고밀도 플라즈마 화학기상증착법인 것을 특징으로 하는 반도체 소자 격리방법.
제1항에 있어서 상기 제1절연막을 제거하는 단계는 습식식각을 특징으로 하는 반도체 소자 격리방법.
제1항에 있어서 상기 제1절연막을 제거하는 단계는 질산용액을 이용하여 습식식각을 하는 것을 특징으로 하는 반도체 소자 격리방법.
제1항에 있어서 상기 제1 절연막 제거시, 제1절연막 위의 제2 절연막도 동시에 제거되는 것을 특징으로 하는 반도체 소자 격리방법.
제1항에 있어서 상기 제1 절연막 제거방법은, 리프트오프법인 것을 특징으로 하는 반도체 소자 격리방법.