KR100524676B1 - 반도체 소자의 트렌치형 소자 분리막 형성방법 - Google Patents

반도체 소자의 트렌치형 소자 분리막 형성방법 Download PDF

Info

Publication number
KR100524676B1
KR100524676B1 KR1019980042800A KR19980042800A KR100524676B1 KR 100524676 B1 KR100524676 B1 KR 100524676B1 KR 1019980042800 A KR1019980042800 A KR 1019980042800A KR 19980042800 A KR19980042800 A KR 19980042800A KR 100524676 B1 KR100524676 B1 KR 100524676B1
Authority
KR
South Korea
Prior art keywords
film
trench
oxide film
forming
impact
Prior art date
Application number
KR1019980042800A
Other languages
English (en)
Other versions
KR20000025643A (ko
Inventor
김창일
이상익
김재홍
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980042800A priority Critical patent/KR100524676B1/ko
Publication of KR20000025643A publication Critical patent/KR20000025643A/ko
Application granted granted Critical
Publication of KR100524676B1 publication Critical patent/KR100524676B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Abstract

본 발명은 반도체 기술에 관한 것으로, 특히 소자간의 전기적 분리를 위한 소자 분리막 형성 공정에 관한 것이며, 더 자세히는 트렌치형 소자 분리막 형성방법에 관한 것이다. 본 발명은 트렌치 매립 산화막의 CMP 공정시 기계적인 충격에 의해 활성 영역에 발생하는 결함을 최소화하는 반도체 소자의 트렌치형 소자 분리막 형성방법을 제공하고자 한다. 본 발명은 트렌치 마스크층으로 사용되는 패드 열산화막과 패드 질화막 사이에 슬러리 연마제에 의한 기계적인 충격을 완화시킬 수 있는 충격 완충막을 삽입하여 공정을 진행한다. 이 경우, 후속 CMP 공정시 슬러리 연마제 입자에 의한 기계적 충격이 산화 방지막에 가해지며, 그에 따른 2차 충격이 충격 완충막에 의해 완화되므로 활성 영역에 유발되는 스크래치, 균열 등의 결함을 최소화할 수 있다. 충격 완충막으로는 화학기상증착(CVD) 산화막을 사용한다.

Description

반도체 소자의 트렌치형 소자 분리막 형성방법
본 발명은 반도체 기술에 관한 것으로, 특히 소자간의 전기적 분리를 위한 소자 분리막 형성 공정에 관한 것이며, 더 자세히는 트렌치형 소자 분리막 형성방법에 관한 것이다.
트렌치 소자분리 공정은 반도체 소자의 디자인 룰(design rule)의 감소에 따른 필드 산화막의 열화와 같은 공정의 불안정 요인을 근본적으로 해결할 수 있는 소자분리 공정으로 부각되고 있으며, 향후 1G DRAM 또는 4G DRAM급 이상의 초고집적 반도체 소자 제조 공정에의 적용이 유망한 기술이다.
첨부된 도면 도 1a 내지 도 1c는 종래의 트렌치 소자분리 공정을 도시한 것으로, 이하 이를 참조하여 종래기술 및 그 문제점을 살펴본다.
먼저, 도 1a에 도시된 바와 같이 실리콘 기판(10)에 패드 열산화막(11) 및 질화막(12)을 형성하고, 이를 선택 식각하여 트렌치 마스크를 형성한 다음, 실리콘 기판(10)에 트렌치를 형성한 상태를 나타낸 것이다.
다음으로, 도 1b에 도시된 바와 같이 일련의 트렌치 측벽 희생산화 공정 및 트렌치 측벽 재산화 공정을 실시하고, 산화막(13)을 증착하여 트렌치를 매립한 상태를 나타낸 것이다.
계속하여, 도 1c는 산화막(14)을 화학·기계적 연마(chemical mechanical polishing, CMP)하여 질화막(12)을 노출시킨 상태를 나타낸 것이다. 이후, 질화막(12) 및 패드 열산화막(11)을 제거한다.
그러나, 연마 중 가해지는 기계적인 힘에 의해서 슬러리 연마제가 소자가 형성되는 활성 영역 상부의 질화막(12)에 부딪치면서 스크래치(scratch)를 유발하고, 이 상태에서 연마가 진행됨에 따라 그 충격에 의해 실리콘 기판(10)에 2차적인 스크래치(scratch) 및 균열(crack)(14)과 같은 결함이 유발된다.
이와 같이 활성 영역에 발생된 결함은 채널(channel) 형성에 문제를 야기시킬 수 있다. 즉, 소오스/드레인(source/drain) 사이에 전압이 인가될 때 전자의 이동 통로인 반전 채널(inversion channel)이 형성되어 트랜지스터의 역할을 수행하게 되는데, 만약 반전 채널이 형성되는 부분에 결함이 발생하면 전기적인 동작을 전혀 할 수 없고, 또한, 반전 채널이 형성되더라도 누설전류의 원인이 될 수 있기 때문이다. 또한, 활성 영역에 불순물을 이온주입하여 웰 또는 접합을 형성할 때 균일한 도즈(dose)의 분포를 얻을 수 없게 되어 소자의 전기적 특성을 크게 열화시키게 된다.
본 발명은 트렌치 매립 산화막의 CMP 공정시 기계적인 충격에 의해 활성 영역에 발생하는 결함을 최소화하는 반도체 소자의 트렌치형 소자 분리막 형성방법을 제공하고자 한다.
상기 기술적 과제를 이루기 위한 본 발명의 일 측면에 따르며, 실리콘 기판상에 패드 열산화막을 형성하는 단계; 상기 패드 열산화막 상에 화학·기계적 연마 공정시의 기계적인 충격을 완화시키기 위한 충격 완충용 화학기상증착 산화막을 형성하는 단계; 상기 충격 완충용 화학기상증착 산화막 상부에 패드 질화막을 형성하는 단계; 상기 패드 질화막, 상기 충격 완충용 화학기상증착 산화막 및 상기 패드 열산화막을 선택 식각하고, 노출된 상기 실리콘 기판을 식각하여 트렌치를 형성하는 단계; 상기 트렌치가 형성된 전체구조 상부에 트렌치 매립 절연막을 형성하는 단계; 상기 패드 절연막을 연마정지막으로 하여 상기 트렌치 매립 절연막에 대한 화학·기계적 연마를 수행하는 단계; 및 상기 패드 질화막 및 상기 충격 완충용 화학 기상증착 산화막을 제거하는 단계를 포함하는 반도체 소자의 트렌치형 소자 분리막 형성방법이 제공된다.
본 발명은 트렌치 마스크층으로 사용되는 패드 열산화막과 산화 질화막 사이에 슬러리 연마제에 의한 기계적인 충격을 완화시킬 수 있는 충격 완충막을 삽입하여 공정을 진행한다. 이 경우, 후속 CMP 공정시 슬러리 연마제 입자에 의한 기계적 충격이 패드 방지막에 가해지며, 그에 따른 2차 충격이 충격 완충막에 의해 완화되므로 활성 영역에 유발되는 스크래치, 균열 등의 결함을 최소화할 수 있다. 충격 완충막으로는 화학기상증착(CVD) 산화막을 사용한다.
이하, 본 발명의 용이한 실시를 도모하기 위하여 본 발명의 바람직한 실시예를 소개한다.
첨부된 도면 도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 트렌치 소자분리 공정을 도시한 것으로, 이하 이를 참조하여 그 공정을 살펴본다.
우선, 도 2a에 도시된 바와 같이 실리콘 기판(20) 상에 패드 열산화막(21)을 10∼200Å 두께로 증착하고, 그 상부에 CVD 산화막(22)을 10～500Å 두께로 증착한다. 이어서, CVD 산화막(22) 상에 질화막(23)을 100～3000Å의 두께로 증착한다. 이때, CVD 산화막(22)은 후속 CMP 공정시 슬러리 연마제에 의한 기계적인 충격을 완충시키기 위한 것으로, 막 내에 붕소(B), 인(P) 등의 불순물을 20% 이하의 농도로 포함한 BPSG막을 사용할 수 있다.
이어서, 도 2b에 도시된 바와 같이 소자분리 마스크를 사용한 사진 식각 공정을 실시하여 질화막(23), CVD 산화막(22) 및 패드 열산화막(21)을 차례로 선택 식각하여 트렌치 마스크 패턴을 형성하고, 이를 식각 마스크로 사용하여 실리콘 기판(20)을 2000～5000Å 깊이로 건식 식각함으로써 트렌치를 형성한다. 이어서, 트렌치 측벽 희생산화 및 재산화 공정을 실시하고, 전체구조 상부에 트렌치 매립 산화막(24)을 4000～20000Å 두께로 증착한다.
계속하여, 도 2c에 도시된 바와 같이 트렌치 매립 산화막(24)의 화학·기계적 연마(CMP) 공정을 실시하여 질화막(23)을 노출시킨다. 이때, CMP 공정시 슬러리는 실리카(SiO2), 세리아(CeO2), 알루미나(Al2O3) 등의 연마제를 1～30wt%의 농도로 포함하는 산화막 연마용 슬러리를 사용하며, 연마 압력은 1～10psi 범위에서 최적화한다.
이후, 질화막(23) 및 CVD 산화막(22) 제거 공정 등을 진행하여 트렌치 소자분리 공정을 완료한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 트렌치 매립 산화막의 CMP 공정시 활성 영역에 가해지는 충격을 완충시킴으로써 스크래치, 균열 등의 결함 생성을 최소화할 수 있으며, 이로 인하여 반도체 소자의 전기적 특성 저하를 방지하는 효과가 있다.
도 1a 내지 도 1c는 종래기술에 따른 트렌치 소자분리(trench isolation) 공정도.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 트렌치 소자분리 공정도.
* 도면의 주요 부분에 대한 부호의 설명
20 : 실리콘 기판 21 : 패드 열산화막
22 : CVD 산화막 23 : 질화막
24 : 트렌치 매립 산화막

Claims (3)

  1. 실리콘 기판 상에 패드 열산화막을 형성하는 단계;
    상기 패드 열산화막 상에 화학·기계적 연마 공정시의 기계적인 충격을 완화시키기 위한 충격 완충용 화학기상증측 산화막을 형성하는 단계;
    상기 충격 완충용 화학기상증착 산화막 상부에 패드 질화막을 형성하는 단계;
    상기 패드 질화막, 상기 충격 완충막 화학기상증착 산화막 및 상기 패드 열산화막을 선택 식각하고, 노출된 상기 실리콘 기판을 식각하여 트렌치를 형성하는 단계;
    상기 트렌치가 형성된 전체구조 상부에 트렌치 매립 절연막을 형성하는 단계;
    상기 패드 질화막을 연마정지막으로 하여 상기 트렌치 매립 절연막에 대한 화학·기계적 연마를 수행하는 단계; 및
    상기 패드 질화막 및 상기 충격 완충용 화학기상증착 산화막을 제거하는 단계
    를 포함하는 반도체 소자의 트렌치형 소자 분리막 형성방법.
  2. 제 1 항에 있어서,
    상기 충격 완충용 화학기상증착 산화막은 10 내지 500Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 트렌치형 소자 분리막 형성방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 충격 완충용 화학기상증착 산화막은 20% 이하의 불순물 농도로 도핑된 BPSG막인 것을 특징으로 하는 반도체 소자의 트렌치형 소자 분리막 형성방법.
KR1019980042800A 1998-10-13 1998-10-13 반도체 소자의 트렌치형 소자 분리막 형성방법 KR100524676B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980042800A KR100524676B1 (ko) 1998-10-13 1998-10-13 반도체 소자의 트렌치형 소자 분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980042800A KR100524676B1 (ko) 1998-10-13 1998-10-13 반도체 소자의 트렌치형 소자 분리막 형성방법

Publications (2)

Publication Number Publication Date
KR20000025643A KR20000025643A (ko) 2000-05-06
KR100524676B1 true KR100524676B1 (ko) 2006-01-12

Family

ID=19553901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980042800A KR100524676B1 (ko) 1998-10-13 1998-10-13 반도체 소자의 트렌치형 소자 분리막 형성방법

Country Status (1)

Country Link
KR (1) KR100524676B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100469761B1 (ko) * 2002-07-11 2005-02-02 매그나칩 반도체 유한회사 소자분리막 형성 방법
KR100836766B1 (ko) * 2007-01-22 2008-06-10 삼성전자주식회사 고전압 반도체 소자의 제조방법 및 이를 이용한 고전압반도체 소자

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960001445B1 (ko) * 1992-11-27 1996-01-30 삼성전자주식회사 광섬유를 이용한 물침투 감지장치
US5817568A (en) * 1997-04-15 1998-10-06 Winbond Electronics Corp. Method of forming a trench isolation region
JPH10270542A (ja) * 1997-03-18 1998-10-09 Lg Semicon Co Ltd 半導体メモリ素子の隔離方法
KR19990032976A (ko) * 1997-10-22 1999-05-15 윤종용 반도체장치의 트렌치 소자분리방법
KR20000020910A (ko) * 1998-09-24 2000-04-15 윤종용 박막의 질화물 라이너를 갖는 트렌치 소자분리방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960001445B1 (ko) * 1992-11-27 1996-01-30 삼성전자주식회사 광섬유를 이용한 물침투 감지장치
JPH10270542A (ja) * 1997-03-18 1998-10-09 Lg Semicon Co Ltd 半導体メモリ素子の隔離方法
US5817568A (en) * 1997-04-15 1998-10-06 Winbond Electronics Corp. Method of forming a trench isolation region
KR19990032976A (ko) * 1997-10-22 1999-05-15 윤종용 반도체장치의 트렌치 소자분리방법
KR20000020910A (ko) * 1998-09-24 2000-04-15 윤종용 박막의 질화물 라이너를 갖는 트렌치 소자분리방법

Also Published As

Publication number Publication date
KR20000025643A (ko) 2000-05-06

Similar Documents

Publication Publication Date Title
KR970067826A (ko) 트렌치 소자 분리
US6159822A (en) Self-planarized shallow trench isolation
US6171929B1 (en) Shallow trench isolator via non-critical chemical mechanical polishing
KR100524676B1 (ko) 반도체 소자의 트렌치형 소자 분리막 형성방법
KR20000003352A (ko) 반도체 장치 제조방법
KR100444311B1 (ko) 반도체소자의소자분리막제조방법
KR100247940B1 (ko) 트렌치 소자분리방법
KR100245561B1 (ko) 반도체 장치의 트렌치 격리 형성 방법
KR20040059445A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100446286B1 (ko) 반도체장치의 트렌치 소자분리방법
KR100557533B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100444310B1 (ko) 반도체소자의소자분리막제조방법
KR100333714B1 (ko) 반도체장치의소자분리막형성방법
KR100422357B1 (ko) 반도체 소자의 트렌치 절연막 형성 방법
CN116417344A (zh) 半导体结构的形成方法
KR100800106B1 (ko) 반도체 소자의 트렌치 절연막 형성 방법
KR100312983B1 (ko) 반도체장치의소자분리막형성방법
KR20030054681A (ko) 반도체소자의 제조방법
KR19990004577A (ko) 반도체소자의 소자분리절연막 형성방법
KR20040004873A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR20020087557A (ko) 플래시 메모리 셀의 플로팅 게이트 형성 방법
KR20040059462A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR20020052677A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20000060946A (ko) 반도체장치의 제조방법
KR19990055157A (ko) 반도체 장치의 소자 분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee