JPWO2019097836A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2019097836A1
JPWO2019097836A1 JP2019553716A JP2019553716A JPWO2019097836A1 JP WO2019097836 A1 JPWO2019097836 A1 JP WO2019097836A1 JP 2019553716 A JP2019553716 A JP 2019553716A JP 2019553716 A JP2019553716 A JP 2019553716A JP WO2019097836 A1 JPWO2019097836 A1 JP WO2019097836A1
Authority
JP
Japan
Prior art keywords
region
gate
semiconductor device
contact portion
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019553716A
Other languages
English (en)
Other versions
JP6777245B2 (ja
Inventor
原田　祐一
祐一 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2019097836A1 publication Critical patent/JPWO2019097836A1/ja
Application granted granted Critical
Publication of JP6777245B2 publication Critical patent/JP6777245B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

トランジスタ領域を有する半導体基板と、半導体基板上に設けられたエミッタ電極と、半導体基板のトランジスタ領域に設けられ、エミッタ電極と電気的に接続するダミー導電部を有する第１のダミートレンチ部と、トランジスタ領域の一部の領域であって、第１のダミートレンチ部の長手部の端部と半導体基板の端部との間の一部の領域に設けられ、トランジスタ領域に設けられた第１導電型の半導体領域とエミッタ電極とが電気的に接続される第１のコンタクト部とを備える、半導体装置を提供する。

Description

本発明は、半導体装置に関する。
従来、フローティングｐ型領域の内部を横方向に流れて電流がエミッタ電極に到達するようにエミッタランナーを設ける半導体装置が知られている（例えば、特許文献１参照）。また、ターン・オン損失および放射ノイズの値を規格値内に収めるべく、エミッタ電極に電気的に接続するｐ型ベース領域の数と、エミッタ電極から絶縁されているｐ型ベース領域の数とを調節することが知られている（例えば、特許文献２参照）。
［先行技術文献］
［特許文献］
［特許文献１］ 特開２００９−１３５４０８号公報
［特許文献２］ 特開２００５−１７５４２５号公報
 解決しようとする課題
エミッタ電極と電気的に接続されたダミー導電部を有するダミートレンチ部を備える半導体装置においては、エミッタ電極とダミー導電部とのコンタクト部を活性領域の端部近傍に設ける場合がある。当該コンタクト部を設ける場合において、半導体基板内の領域であって、コンタクト部と基板主面の端部との間の領域に残留するキャリア（例えば、正孔）をエミッタ電極へ引き抜くことが望ましい。
一般的開示
本発明の第１の態様においては、半導体装置を提供する。半導体装置は、半導体基板と、エミッタ電極と、第１のダミートレンチ部と、第１のコンタクト部とを備えてよい。半導体基板は、トランジスタ領域を有してよい。エミッタ電極は、半導体基板上に設けられてよい。第１のダミートレンチ部は、半導体基板のトランジスタ領域に設けられてよい。第１のダミートレンチ部は、ダミー導電部を有してよい。ダミー導電部は、エミッタ電極と電気的に接続してよい。第１のコンタクト部において、トランジスタ領域に設けられた第１導電型の半導体領域とエミッタ電極とが電気的に接続されてよい。第１のコンタクト部は、第１のダミートレンチ部の長手部の端部と半導体基板の端部との間におけるトランジスタ領域の一部の領域に設けられてよい。
第２方向は、長手部が延伸する第１方向と直交してよい。第２方向における第１のコンタクト部の幅は、第１のダミートレンチ部の第２方向の幅よりも大きくてよい。
トランジスタ領域は、メサ部を有してよい。メサ部は、隣接する２個の第１のダミートレンチ部の間に位置する半導体基板の一部であってよい。長手部が延伸する第１方向と直交する第２方向における第１のコンタクト部の幅は、メサ部の第２方向の幅よりも大きくてよい。
第１のダミートレンチ部は、長手部と短手部とを含んでよい。長手部は、第１方向に延伸してよい。短手部は、第１方向と直交する第２方向に延伸してよい。短手部は、長手部の第１方向の端部において長手部と接続してよい。第２方向における第１のコンタクト部の幅は、第１のダミートレンチ部の短手部における第２方向の幅よりも大きくてよい。
半導体装置は、接続層をさらに備えてよい。接続層は、トランジスタ領域に設けられてよい。接続層は、少なくとも短手部のダミー導電部と電気的に接続してよい。接続層は、ポリシリコン層であってよい。第１のコンタクト部における第２方向の幅は、接続層における第２方向の幅よりも大きくてよい。
第１のコンタクト部は、主領域と副領域とを含んでよい。主領域は、第１方向と直交する第２方向に平行に延伸してよい。第１方向は、第１のダミートレンチ部の長手部が延伸する方向であってよい。副領域は、主領域に接続してよい。副領域は、主領域から第１のダミートレンチ部に向かう方向に延伸してよい。
第１のコンタクト部は、１個の主領域と、２個の副領域とを有してよい。２個の副領域は、第１の副領域と、第２の副領域とであってよい。第１の副領域は、主領域の第２方向の第１の端部に接続してよい。第１の副領域は、第１のダミートレンチ部に向かう方向に延伸してよい。第２の副領域は、主領域の第２の端部に接続してよい。第２の端部は、主領域の第１の端部とは異なる第２方向の端部であってよい。第２の副領域は、第１のダミートレンチ部に向かう方向に延伸してよい。
半導体基板は、ダイオード領域を有してよい。ダイオード領域は、トランジスタ領域に隣接してよい。半導体装置は、第２のダミートレンチ部と、第２のコンタクト部とをさらに備えてよい。第２のダミートレンチ部は、ダイオード領域に設けられてよい。第２のダミートレンチ部は、ダミー導電部を有してよい。ダミー導電部は、エミッタ電極と電気的に接続してよい。第２のコンタクト部は、ダイオード領域の一部の領域であって、第２のダミートレンチ部の長手部の端部と半導体基板の端部との間の領域に設けられてよい。第２のコンタクト部において、ダイオード領域に設けられた第１導電型の半導体領域とエミッタ電極とが電気的に接続されてよい。第２のコンタクト部における第２方向の幅は、第１のコンタクト部における第２方向の幅よりも長くてよい。
ダイオード領域は、メサ部を有してよい。メサ部は、隣接する２個の第１のダミートレンチ部の間に位置する半導体基板の一部であってよい。第２のコンタクト部は、第２方向に延伸してよい。第２のコンタクト部は、ダイオード領域における複数のメサ部に対応する長さに渡って設けられてよい。
トランジスタ領域は、第２導電型の電荷蓄積領域を含んでよい。電荷蓄積領域は、半導体基板の深さ方向において、第１のダミートレンチ部の底部と第１導電型の半導体領域の一部であるベース領域の底部との間に設けられてよい。電荷蓄積領域は、深さ方向に直交する平面方向において第１のコンタクト部よりも内側に設けられてよい。
半導体装置は、複数のトランジスタ領域と、ダイオード領域とを備えてよい。複数のトランジスタ領域は、第２方向において互いに離間して設けられてよい。ダイオード領域は、複数のトランジスタ領域のうち、第２方向において隣接する各２個のトランジスタ領域の間に設けられてよい。
半導体装置は、ゲートランナー部と、トランジスタ領域に各々位置する、ゲートトレンチ部と、１以上の周辺長手コンタクト部とをさらに備えてよい。ゲートランナー部は、トランジスタ領域が設けられる活性領域の外側に位置してよい。ゲートトレンチ部は、長手部が延伸する第１方向に延伸してよい。ゲートトレンチ部は、ゲート導電部を有してよい。ゲート導電部は、ゲートランナー部と電気的に接続してよい。１以上の周辺長手コンタクト部は、第１方向と直交する第２方向において最も外側に位置するゲートトレンチ部または第１のダミートレンチ部よりも外側に位置してよい。１以上の周辺長手コンタクト部は、第１方向に延伸してよい。１以上の周辺長手コンタクト部のうち第２方向において半導体基板の端部に最も近い周辺長手コンタクト部とゲートランナー部との離間距離は、第１のコンタクト部とゲートランナー部との離間距離に等しくてよい。
トランジスタ領域における半導体基板は、第１導電型のベース領域を有してよい。第１のコンタクト部によりエミッタ電極と接続される半導体領域は、ベース領域よりもドーピング濃度の高い高濃度領域であってよい。半導体装置は、トランジスタ領域が設けられる活性領域の外側に位置するゲート金属層を備えてよい。高濃度領域は、第１のコンタクト部の下方から、ゲート金属層の下方まで連続して設けられていてよい。
半導体装置は、トランジスタ領域に設けられ、ダミートレンチ部の長手部が延伸する第１方向に延伸する複数のゲートトレンチ部を備えてよい。それぞれのゲートトレンチ部は、トランジスタ領域から、ゲート金属層の下方まで延伸して設けられていてよい。高濃度領域は、２つのゲートトレンチ部の間において、第１のコンタクト部の下方から、ゲート金属層の下方まで延伸して設けられていてよい。
少なくとも一つのゲートトレンチ部は、第１方向における端部がゲート金属層の下方に配置されていてよい。高濃度領域は、ゲートトレンチ部の第１方向における端部よりも外側まで延伸していてよい。
複数の第１のコンタクト部のそれぞれに対して高濃度領域が設けられていてよい。それぞれの高濃度領域は、ゲートトレンチ部の第１方向における端部よりも外側において互いに接続されていてよい。
半導体装置は、ゲート金属層と、ゲートトレンチ部の端部との間に設けられ、ゲート金属層とゲートトレンチ部とを電気的に接続する、ポリシリコンで形成されたゲート接続部を備えてよい。高濃度領域は、ゲート接続部と重ならない領域に配置されていてよい。
ゲート金属層の下方において、複数のゲート接続部が離散的に配置されていてよい。高濃度領域は、２つのゲート接続部の間を通って、ゲートトレンチ部の端部よりも外側まで延伸していてよい。
少なくとも一部のゲートトレンチ部は、上面視における形状が直線であり、直線の端部がゲート金属層の下方に配置されていてよい。高濃度領域は、２つの直線の端部の間を通って、直線の端部よりも外側まで延伸していてよい。
少なくとも一部のゲートトレンチ部は、第１方向に延伸する２つの長手部と、ゲート金属層の下方に設けられ、２つの長手部を接続する短手部とを有してよい。高濃度領域は、２つの短手部の間を通って、短手部よりも外側まで延伸していてよい。
半導体基板は、トランジスタ領域に隣接するダイオード領域を有してよい。半導体装置は、ダイオード領域に設けられ、エミッタ電極と電気的に接続するダミー導電部を有する第２のダミートレンチ部を備えてよい。半導体装置は、第２のダミートレンチ部の長手部の端部と半導体基板の端部との間に設けられた第２のコンタクト部を備えてよい。第２のコンタクト部の下方からゲート金属層の下方まで、高濃度領域が設けられていてよい。第１方向と直交する第２方向において、ダイオード領域における高濃度領域の幅が、トランジスタ領域における高濃度領域の幅よりも大きくてよい。
高濃度領域は、第１方向において、ゲート金属層よりも外側まで設けられていてよい。半導体装置は、第１方向と直交する第２方向において最も外側に位置するゲートトレンチ部または第１のダミートレンチ部よりも外側に位置し、第１方向に延伸する１以上の周辺長手コンタクト部を備えてよい。高濃度領域は、周辺長手コンタクト部に対しても設けられていてよい。高濃度領域は、周辺長手コンタクト部の下方からゲート金属層の下方まで、第２方向に延伸して設けられていてよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置２００の上面を示す概略図である。 第１実施形態における図１の領域Ａを示す図である。 図２のＣ‐Ｃ断面を示す図である。 図２のＤ‐Ｄ断面を示す図である。 第１実施形態における図１の領域Ｂを示す図である。 図５のＥ‐Ｅ断面を示す図である。 下面９４における、ｐ＋型のコレクタ領域２２の範囲とｎ＋型のカソード領域８２の範囲とを示す図である。 領域Ａの第１変形例を示す図である。 領域Ａの第２変形例を示す図である。 第２実施形態における領域Ａを示す図である。 図１０のＤ‐Ｄ断面を示す図である。 第２実施形態における領域Ｂを示す図である。 図１２のＥ‐Ｅ断面を示す図である。 第３実施形態におけるＩＧＢＴ領域７０を示す図である。 図１４のＦ−Ｆ断面を示す図である。 図１４のＧ−Ｇ断面を示す図である。 領域Ｂの変形例を示す図である。 図１７のＨ−Ｈ断面を示す図である。 半導体基板１０の角部近傍における領域の上面図である。 領域Ａの他の例を示す図である。 高濃度領域１４０の他の例を示す上面図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、半導体装置２００の上面を示す概略図である。本例の半導体装置２００は、半導体基板１０を備える。半導体基板１０は、上面視において概略矩形の形状を有してよい。本例の半導体基板１０は、Ｚ軸正方向の端部にＸ‐Ｙ平面と平行な上面を有し、Ｚ軸負方向の端部にＸ‐Ｙ平面と平行な下面を有する。なお、本例において、上面は半導体基板１０のＺ軸正方向の主面であり、下面は半導体基板１０のＺ軸負方向の主面である。
本例において、Ｘ軸とＹ軸とは互いに直交し、Ｚ軸はＸ‐Ｙ平面に直交する。Ｘ軸、Ｙ軸およびＺ軸は、いわゆる右手系を成す。本例において、Ｙ軸方向は第１方向の一例であり、Ｘ軸方向は第２方向の一例である。なお、本明細書においては、Ｚ軸と平行な方向を半導体基板１０の深さ方向と称する場合がある。本明細書において、「上」および「下」の用語は、重力方向における上下方向に限定されない。これらの用語は、Ｚ軸に対する相対的な方向を指すに過ぎない。
本例の半導体装置２００は、活性領域１００と、ゲートランナー部１１０と、ゲートパッド領域１２０と、エッジ終端領域１３０とを有する。活性領域１００は、ゲートランナー部１１０の内側に設けられてよい。本例においては、ゲートランナー部１１０およびゲートパッド領域１２０の内側を活性領域１００とする。なお、活性領域１００は、エミッタ電極５２が設けられるＸ‐Ｙ平面の範囲に対応するとしてもよい。図１においては、半導体基板１０上においてエミッタ電極５２が設けられるＸ‐Ｙ平面の範囲を破線により示す。
本例の活性領域１００は、複数のＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）領域７０と複数のＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）領域８０とを有する。本例の半導体装置２００は、１個の半導体基板１０にＩＧＢＴ領域７０とＦＷＤ領域８０とが設けられたＲＣ‐ＩＧＢＴ（Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ‐ＩＧＢＴ）である。なお、ＩＧＢＴ領域７０はトランジスタ領域の一例であり、ＦＷＤ領域８０はダイオード領域の一例である。
活性領域１００において、複数のＩＧＢＴ領域７０は、Ｘ軸方向において互いに離間して設けられてよい。本例においては、３個のＩＧＢＴ領域７０が設けられる。なお、活性領域１００のＸ軸方向の両端部には、ＦＷＤ領域８０ではなくＩＧＢＴ領域７０が各々設けられてよい。１個のＦＷＤ領域８０は、Ｘ軸方向において隣接する２個のＩＧＢＴ領域７０の間に各々設けられてよい。それゆえ、活性領域１００において、ＦＷＤ領域８０の数はＩＧＢＴ領域７０の数よりも少なくてよい。本例の活性領域１００は、合計２個のＦＷＤ領域８０を有する。なお、ＩＧＢＴ領域７０およびＦＷＤ領域８０の数は例示であり、本例よりも多い数のＩＧＢＴ領域７０およびＦＷＤ領域８０を設けてもよい。
本例のゲートランナー部１１０およびゲートパッド領域１２０は、活性領域１００の外周を覆う。本例のゲートランナー部１１０は、角が丸い矩形形状を有する。ゲートランナー部１１０は、トレンチに埋め込まれたポリシリコン導電部と、導電部上に位置するポリシリコン層と、ポリシリコン層上に位置する金属層とを有してよい。ゲートランナー部１１０は、半導体基板１０の所定の範囲においては、ポリシリコン層および金属層のみを有してもよい。ゲートランナー部１１０は、ゲートパッド領域１２０と電気的に接続してよい。
ゲートランナー部１１０は、ゲートパッド領域１２０から伝達される制御信号（例えば、ゲート電位）をＩＧＢＴ領域７０に伝達する機能を有してよい。ゲートパッド領域１２０には、ボンディング等によりワイヤが電気的に接続されてよい。外部端子からワイヤを通じて、制御信号がゲートパッド領域１２０に入力されてよい。
エッジ終端領域１３０は、活性領域１００およびゲートランナー部１１０を囲むように設けられてよい。本例のエッジ終端領域１３０は、ゲートランナー部１１０の外周においてゲートランナー部１１０を囲むように設けられる。エッジ終端領域１３０は、半導体基板１０の上面側の電界集中を緩和する機能を有してよい。エッジ終端領域１３０は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
図２は、第１実施形態における図１の領域Ａを示す図である。領域Ａは、ＩＧＢＴ領域７０とＦＷＤ領域８０との境界７５と、活性領域１００に隣接するゲートランナー部１１０の一部とを含む。本例において、ＩＧＢＴ領域７０とＦＷＤ領域８０との境界７５は、ＩＧＢＴ領域７０のダミートレンチ部３０‐３を通るＹ‐Ｚ平面と平行な平面である。
本例の半導体基板１０は、ＩＧＢＴ領域７０において、複数のダミートレンチ部３０‐１と複数のゲートトレンチ部４０とを有する。なお、ダミートレンチ部３０‐１は、第１のダミートレンチ部の一例である。領域Ａにおいて、ダミートレンチ部３０‐１およびゲートトレンチ部４０の各々は、逆向きのＵ字に似た形状を有する。
本例のダミートレンチ部３０‐１は、各々Ｙ軸方向に延伸する２個の長手部３６‐１と、Ｘ軸方向に延伸する１個の短手部３８‐１とを有する。本例の短手部３８‐１は、長手部３６−１におけるＹ軸方向の端部３７‐１において、長手部３６‐１に接続する。本例の短手部３８‐１におけるＹ軸方向の端辺は、端部３７‐１とＹ軸方向の一致が一致する。また、同様に、本例のゲートトレンチ部４０も、各々Ｙ軸方向に延伸する２個の長手部４６と、Ｘ軸方向に延伸する１個の短手部４８とを有する。本例の短手部４８も、長手部４６におけるＹ軸正方向の端部４７において、長手部４６に接続する。
本例において、１個のゲートトレンチ部４０は、１個のダミートレンチ部３０‐１の外側に設けられる。本例において、１個のゲートトレンチ部４０は、１個のダミートレンチ部３０‐１を囲むように設けられる。本例において、ゲートトレンチ部４０の端部４７はダミートレンチ部３０‐１の端部３７‐１よりも外側に位置する。また、ゲートトレンチ部４０の短手部４８のＸ軸方向の長さは、ダミートレンチ部３０‐１の短手部３８‐１のＸ軸方向の長さよりも長い。
本例において、短手部３８‐１は、ダミートレンチ部３０‐１の端部３７‐１においてＸ軸方向に平行な部分である。本例において、Ｘ軸方向における短手部３８の長さ（即ち、Ｘ軸方向の幅）はＷＳである。ただし、他の例において、短手部３８‐１は、長手部３６‐１の直線部と長手部３６‐１の端部３７‐１近傍における曲線部分とを除いた、ダミートレンチ部３０‐１の一部であるとしてもよい。同様に、本例において、短手部４８は、ゲートトレンチ部４０の端部４７においてＸ軸方向に平行な部分である。ただし、他の例において、短手部４８は、長手部４６の直線部と長手部４６の端部４７近傍における曲線部分とを除いた、ゲートトレンチ部４０の一部であるとしてもよい。
本例においては、Ｘ‐Ｙ平面においてダミートレンチ部３０‐１を内包するゲートトレンチ部４０と、ゲートトレンチ部４０に内包されていないダミートレンチ部３０‐１とが、Ｘ軸方向において交互に設けられる。繰り返し単位の決め方には任意性があってよいが、ゲートトレンチ部４０の１個の長手部４６と、ダミートレンチ部３０‐１の２個の長手部３６‐１との組が、繰り返し単位の一例である。なお、境界７５は、ＩＧＢＴ領域７０において、ゲートトレンチ部４０に内包されていないダミートレンチ部３０‐３の長手部３６‐３に位置する。
本例のＩＧＢＴ領域７０において、長手部４６と長手部３６‐１とのＸ軸方向の離間距離と、長手部４６と長手部３６‐３とのＸ軸方向の離間距離と、長手部３６‐１同士のＸ軸方向の離間距離と、長手部３６‐３同士のＸ軸方向の離間距離とは互いに等しい。本例においては、Ｘ軸方向において２つの長手部（例えば、長手部４６および３６‐１、長手部４６および３６‐３、２つの長手部３６‐１、ならびに、２つの長手部３６‐３）により挟まれた半導体基板１０の一部を、各々メサ部９０と称する。
ＩＧＢＴ領域７０のメサ部９０は、ｎ＋型のエミッタ領域１２、ｐ−型のベース領域１４およびｐ＋型のコンタクト領域１５を有する。ただし、２個の長手部３６‐３に挟まれたメサ部９０は、例外的にエミッタ領域１２を有しない。ただし、本例においては、２個の長手部３６‐３に挟まれたメサ部９０以外のメサ部９０は、エミッタ領域１２およびコンタクト領域１５を有する。コンタクト領域１５を設けることにより、メサ部９０上に位置するメサ上コンタクト部５４を通じて正孔を引き抜くことができる。
本例において、ｐ型は第１導電型の一例であり、ｎ型は第２導電型の一例である。ただし、他の例においては、ｎ型を第１導電型とし、ｐ型を第２導電型としてもよい。また、本例において、ｎまたはｐは、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎまたはｐに記載した＋または−について、＋はそれが記載されていないものよりもキャリア濃度が高く、−はそれが記載されていないものよりもキャリア濃度が低いことを意味する。
エミッタ領域１２、ベース領域１４およびコンタクト領域１５の各々は、少なくとも一部が半導体基板１０の上面の露出し、且つ、半導体基板１０の上面から所定の深さ位置まで設けられてよい。本例において、エミッタ領域１２およびコンタクト領域１５は、Ｙ軸方向に延伸して設けられる。本例において、エミッタ領域１２は、Ｘ軸方向において各トレンチ部に接する。コンタクト領域１５は、２つのエミッタ領域１２の間において、上面に露出する。なお、本明細書においては、ダミートレンチ部３０およびゲートトレンチ部４０をまとめてトレンチ部と称する場合がある。
本例において、メサ部９０上には、Ｙ軸方向に延伸するメサ上コンタクト部５４が設けられる。本例のメサ上コンタクト部５４は、層間絶縁膜に設けられた開口部である。エミッタ電極５２は、メサ上コンタクト部５４内に設けられてよく、メサ上コンタクト部５４を通じてコンタクト領域１５およびエミッタ領域１２に電気的に接続してよい。なお、メサ上コンタクト部５４内には、タングステン（Ｗ）等の金属プラグが設けられてもよい。エミッタ電極５２は、当該金属プラグを通じてコンタクト領域１５およびエミッタ領域１２に電気的に接続してよい。
本例において、エミッタ領域１２およびコンタクト領域１５の終端部１９は、ダミートレンチ部３０‐１の短手部３８‐１よりもＹ軸負方向（即ち、内側）に位置する。本例の終端部１９は、島状の接続層５５‐１のＹ軸負方向の端部よりもＹ軸負方向に位置する。エミッタ領域１２およびコンタクト領域１５は、終端部１９よりもＹ軸負方向においてＹ軸方向に連続的に延伸してよい。
接続層５５‐１は、少なくともダミートレンチ部３０‐１の短手部３８‐１のダミー導電部と電気的に接続してよい。接続層５５‐１はポリシリコン層であってよい。接続層５５‐１は、ダミートレンチ部３０‐１のダミー導電部と同じ材料で形成されてよい。本例において、接続層５５‐１とダミートレンチ部３０‐１のダミー導電部とは、共にポリシリコンで形成される。
接続層５５‐１と半導体基板１０の上面とは、間に設けられる酸化膜等の絶縁膜により電気的に絶縁されてよい。ただし、接続層５５‐１とダミートレンチ部３０‐１のダミー導電部との重なり領域においては、酸化膜等の絶縁膜が設けられなくてよい。接続層５５‐１とダミートレンチ部３０‐１のダミー導電部との重なり領域においては、接続層５５‐１とダミー導電部とがポリシリコン材料により連続的に形成されてよい。例えば、ダミートレンチ部３０‐１のトレンチを埋め込むように、かつ、半導体基板１０の上面を覆う様に、ポリシリコン層をブランケット堆積し、その後、ポリシリコン層をパターニングする。
接続層５５‐１上には層間絶縁膜が設けられてよい。接続層５５‐１は、層間絶縁膜に設けられた接続層上コンタクト部５６‐１においてエミッタ電極５２と電気的に接続してよい。これにより、ダミートレンチ部３０‐１のダミー導電部は、接続層５５‐１を介してエミッタ電極５２と電気的に接続することができる。
本例では、終端部１９よりもＹ軸正方向において、主として、ｐ−型のベース領域１４、ｐ＋型のウェル領域１７が、半導体基板１０の上面に露出する。また、終端部１９よりもＹ軸正方向において、周辺コンタクト部６０‐１の直下には、ｐ＋型のコンタクト領域１５が半導体基板１０の上面に露出する。これに対して、ベース領域１４は、半導体基板１０の上面全体に設けられてよい。それゆえ、ｎ＋型のエミッタ領域１２またはｐ＋型のコンタクト領域１５およびウェル領域１７が設けられていない領域では、ベース領域１４が上面に露出してよい。
本例の半導体装置２００は、ＩＧＢＴ領域７０に設けられた周辺コンタクト部６０‐１を有する。周辺コンタクト部６０‐１は、第１のコンタクト部の一例である。周辺コンタクト部６０‐１は、ダミートレンチ部３０‐１の長手部３６‐１の端部３７‐１と半導体基板１０の端部１１との間の一部の領域に設けられてよい。本例の周辺コンタクト部６０‐１は、Ｘ‐Ｙ平面方向において、接続層５５‐１のＹ軸正方向の端部と、エミッタ電極５２のＹ軸正方向の端部との間に設けられる。例えば、周辺コンタクト部６０‐１のＹ軸負方向の端部は、接続層５５‐１のＹ軸正方向の端部から数μｍ離間し、周辺コンタクト部６０‐１のＹ軸正方向の端部は、エミッタ電極５２のＹ軸方向の端部から数μｍ離間する。
周辺コンタクト部６０‐１の直下には、ｐ＋型のコンタクト領域１５が設けられてよい。周辺コンタクト部６０‐１のＸ‐Ｙ平面方向の範囲は、周辺コンタクト部６０‐１の直下におけるコンタクト領域１５のＸ‐Ｙ平面方向の範囲と等しくてよい。本例においては、本例の周辺コンタクト部６０‐１は、Ｘ‐Ｙ平面においてＸ軸方向の辺がＹ軸方向の辺よりも長い矩形形状を有する。後に説明する図に示す様に、本例の周辺コンタクト部６０‐１のＸ‐Ｙ平面方向の範囲は、周辺コンタクト部６０‐１の直下におけるコンタクト領域１５のＸ‐Ｙ平面方向の範囲よりも小さく、且つ、コンタクト領域１５のＸ‐Ｙ平面方向の範囲に内包される。
本例の周辺コンタクト部６０‐１において、接続層５５‐１よりも外側に位置するＩＧＢＴ領域７０の一部に設けられたｐ＋型のコンタクト領域１５とエミッタ電極５２とが電気的に接続する。なお、周辺コンタクト部６０‐１直下のコンタクト領域１５については、Ｄ‐Ｄ断面を参照されたい。本例では、半導体基板１０の内部において、外周領域に残留するキャリア（例えば、正孔）を、周辺コンタクト部６０‐１を通じてエミッタ電極５２へ引き抜くことができる。
ＩＧＢＴ領域７０は、半導体基板１０の下面側において、ドリフト領域に正孔を供給するｐ＋型のコレクタ領域を有する。コレクタ領域は、ＩＧＢＴ領域７０よりも広い範囲に設けられてよい。コレクタ領域は、例えば、ゲートランナー部１１０の下方にも設けられる。ただし、ＩＧＢＴのオン時に、Ｘ‐Ｙ平面方向において活性領域１００の外側に位置する半導体基板１０の外周領域においても、コレクタ領域からドリフト領域へ正孔が注入される。
終端部１９よりもＹ軸正方向の領域（例えば、エミッタ電極５２のＹ軸正方向の端部）の下方に位置するコレクタ領域の近傍からドリフト領域へ注入された正孔は、ＩＧＢＴのオフ時に、メサ上コンタクト部５４からエミッタ電極５２へ引き抜くことができる。ただし、本例の周辺コンタクト部６０‐１を設けない場合には、半導体基板１０の外周領域においてコレクタ領域から注入された正孔は、エミッタ電極５２へ引き抜かれることなく半導体基板１０内に残留し得る。ＩＧＢＴがターン・オンする度に正孔が蓄積されると、半導体基板１０内部の電位差の増加、および、局所的な電界集中が生じ得る。これにより、半導体装置２００が部分的に破壊される場合がある。本例においては、周辺コンタクト部６０‐１を通じて、外周領域に残留するキャリアをエミッタ電極５２へ引き抜くことができるので、周辺コンタクト部６０‐１を設けない場合に比べて、電界集中および部分的な破壊を抑制することができる。周辺コンタクト部６０‐１を設けることにより、半導体基板１０中の電荷アンバランスが解消されるので、高破壊耐量および高信頼性を有する半導体装置２００を得ることができる。
Ｘ軸方向における周辺コンタクト部６０‐１の幅Ｗ１は、ダミートレンチ部３０‐１のＸ軸方向の幅ＷＤＴよりも大きくてよい。本例において、Ｘ軸方向の幅Ｗ１は、周辺コンタクト部６０‐１に対応する位置に設けられた、層間絶縁膜の開口におけるＸ軸方向の最大幅である。また、本例において、幅ＷＤＴは、ダミートレンチ部３０‐１における溝部（即ち、トレンチ）のＸ軸方向の最大幅である。周辺コンタクト部６０‐１の幅Ｗ１が大きいほど周辺コンタクト部６０‐１の面積が大きいので、外周領域に残留するキャリアを引き抜き易い点が有利である。
また、Ｘ軸方向における周辺コンタクト部６０‐１の幅Ｗ１は、メサ部９０のＸ軸方向の幅ＷＭＳよりも大きくてよい。本例において、幅ＷＭＳは、Ｘ軸方向において隣接する２つの溝部（即ち、トレンチ）のＸ軸方向の最短距離である。本例において幅ＷＭＳは、幅ＷＤＴよりも大きい。周辺コンタクト部６０‐１の面積が大きいほど、外周領域に残留するキャリアを引き抜き易いので有利である。さらに、Ｘ軸方向における周辺コンタクト部６０‐１の幅Ｗ１は、ダミートレンチ部３０‐１の短手部３８‐１におけるＸ軸方向の幅ＷＳよりも大きくてよい。本例においては、短手部３８‐１の幅ＷＳはメサ部９０の幅ＷＭＳに等しい。
境界７５に位置する長手部３６‐３を有するダミートレンチ部３０‐３は、ＦＷＤ領域８０に主として設けられる接続層５５‐２と部分的に重なってよい。本例のダミートレンチ部３０‐３において、長手部３６‐３の一部と短手部３８‐３の全てが接続層５５‐２と重なる。接続層５５‐２とダミートレンチ部３０‐３のダミー導電部との重なり領域においては、接続層５５‐２とダミートレンチ部３０‐３のダミー導電部とがポリシリコン材料により連続的に形成されてよい。接続層５５‐２自身も、ポリシリコン層であってよい。
本例においても、接続層５５‐２は、層間絶縁膜に設けられた接続層上コンタクト部５６‐２においてエミッタ電極５２と電気的に接続してよい。また、周辺コンタクト部６０‐１と同じＹ軸方向の位置に設けられた周辺コンタクト部６０‐２において、ｐ＋型のコンタクト領域１５とエミッタ電極５２とは電気的に接続する。周辺コンタクト部６０‐１および６０‐２は、Ｙ軸方向において所定の同じ長さを有してよい。
ＩＧＢＴ領域７０のゲートトレンチ部４０は、活性領域１００を超えて、活性領域１００の外側に位置するゲートランナー部１１０に達してよい。本例のゲートランナー部１１０は、ゲート金属層５０とポリシリコン層であるゲートランナー５１との積層構造である。ゲート金属層５０とゲートランナー５１との間には層間絶縁膜が設けられる。ただし、ゲート金属層５０とゲートランナー５１とは、層間絶縁膜に設けられたランナーコンタクト部５３において互いに電気的に接続する。
ゲートトレンチ部４０における長手部４６の一部と短手部４８の全体とは、ゲート金属層５０およびゲートランナー５１のいずれかまたは両方の下方に位置してよい。本例のゲートトレンチ部４０はゲートランナー部１１０と電気的に接続するゲート導電部を有する。本例のゲートランナー５１は、ゲートトレンチ部４０のゲート導電部と同じ材料で形成されてよい。本例において、ゲートランナー５１とゲート導電部とは、共にポリシリコンで形成される。例えば、ゲートトレンチ部４０のトレンチを埋め込むように、かつ、半導体基板１０の上面を覆う様に、ポリシリコン層をブランケット堆積し、その後、ポリシリコン層をパターニングする。
ゲートランナー５１と半導体基板１０の上面とは、これらの間に設けられる酸化膜等の絶縁膜により電気的に絶縁されてよい。ただし、ゲートランナー５１とゲート導電部との重なり領域においては、酸化膜等の絶縁膜が設けられない。ゲートランナー５１とゲート導電部との重なり領域においては、ゲートランナー５１とゲート導電部とがポリシリコン材料により連続的に形成されてよい。
本例の半導体基板１０は、ゲート金属層５０のＹ軸正方向の端部の直下の位置からＹ軸負方向の端部の直下よりも内側の位置までの範囲において、ｐ＋型のウェル領域１７を有する。ウェル領域１７は、深さ方向において最大で、半導体基板１０の上面からゲートトレンチ部４０の底部よりも深い位置まで設けられてよい。ウェル領域１７は、少なくとも短手部４８の底部を下方から覆ってよい。本例のウェル領域１７は、短手部４８の底部と、短手部４８近傍に位置する長手部４６の一部の底部とを下方から覆ってよい。なお、領域Ａにおいて示す様に、ゲート金属層５０とエミッタ電極５２とは互いに離間することで電気的に分離されている。
エミッタ電極５２およびゲート金属層５０は、金属を含む材料で形成される。例えば、各電極の少なくとも一部の領域は、アルミニウム（Ａｌ）、アルミニウム（Ａｌ）‐シリコン（Ｓｉ）合金、またはアルミニウム（Ａｌ）‐シリコン（Ｓｉ）‐銅（Ｃｕ）合金で形成される。各電極は、アルミニウム等で形成された領域の下層にチタンまたはチタン化合物等で形成されたバリアメタルを有してもよい。また、エミッタ電極５２と半導体基板１０の上面との間には上述のプラグが設けられてよい。
ＦＷＤ領域８０は、ダミートレンチ部３０‐１および３０‐３と同じ形状であるダミートレンチ部３０‐２を有する。ダミートレンチ部３０‐２は、第２のダミートレンチ部の一例である。ダミートレンチ部３０‐３の長手部３６‐３とダミートレンチ部３０‐２の長手部３６‐２との間のメサ部９０と、２つの長手部３６‐２との間のメサ部９０には、エミッタ領域１２およびコンタクト領域１５は設けられず、ベース領域１４が設けられる。
本例のダミートレンチ部３０‐２も、ダミートレンチ部３０‐１および３０‐３と同様にダミー導電部を有する。当該ダミー導電部と接続層５５‐２とがポリシリコン材料により連続的に形成されることにより、ダミー導電部とエミッタ電極５２とは電気的に接続する。
本例の半導体装置２００は、ＦＷＤ領域８０に設けられた周辺コンタクト部６０‐２を有する。周辺コンタクト部６０‐２は、第２のコンタクト部の一例である。周辺コンタクト部６０‐２は、ダミートレンチ部３０‐２の長手部３６‐２の端部３７‐２と半導体基板１０の端部１１との間の領域に設けられてよい。本例の周辺コンタクト部６０‐２は、接続層５５‐２のＹ軸正方向の端部と、エミッタ電極５２のＹ軸正方向の端部との間に設けられる。本例において、周辺コンタクト部６０‐２のＹ軸方向の長さは、周辺コンタクト部６０‐１と同じである。
周辺コンタクト部６０‐２の直下には、ｐ＋型のコンタクト領域１５が設けられてよい。本例において、周辺コンタクト部６０‐２のＸ‐Ｙ平面方向の範囲は、周辺コンタクト部６０‐２の直下におけるコンタクト領域１５のＸ‐Ｙ平面方向の範囲と等しい。ただし、周辺コンタクト部６０‐２に対応して設けられたコンタクト領域１５は、周辺コンタクト部６０‐１に対応して設けられたコンタクト領域１５よりも十分に長い。
周辺コンタクト部６０‐２においても、ＩＧＢＴ領域７０に設けられたｐ＋型のコンタクト領域１５とエミッタ電極５２とが電気的に接続される。周辺コンタクト部６０‐２におけるＸ軸方向の幅Ｗ２は、周辺コンタクト部６０‐１におけるＸ軸方向の幅Ｗ１よりも長くてよい。本例の周辺コンタクト部６０‐２は、Ｘ軸方向に延伸して、ＦＷＤ領域８０における複数のメサ部９０に対応する長さに渡って設けられる。
特に、本例の周辺コンタクト部６０‐２は、ＩＧＢＴ領域７０において境界７５に隣接するメサ部９０のＸ軸負方向の端部から、ＦＷＤ領域８０全てのメサ部９０に渡って設けられる。本例では、ＩＧＢＴ領域７０の外周領域からＦＷＤ領域８０へ回り込んで流入する正孔を、周辺コンタクト部６０‐２を通じてエミッタ電極５２へ引き抜くことができる。したがって、周辺コンタクト部６０‐２を設けない場合に比べて、より確実に半導体基板１０に残留する正孔の数を低減することができる。
本例においては、接続層５５‐２および接続層上コンタクト部５６‐２は、Ｘ軸方向に沿って、ＩＧＢＴ領域７０の一部から境界７５を超えてＦＷＤ領域８０全体に設けられる。なお、接続層５５‐２のＸ軸方向長さは、接続層上コンタクト部５６‐２のＸ軸方向長さよりも長い。接続層上コンタクト部５６‐２のＸ軸方向長さは、周辺コンタクト部６０‐２のＸ軸方向長さと同じである。
図３は、図２のＣ‐Ｃ断面を示す図である。Ｃ‐Ｃ断面は、Ｘ‐Ｚ平面に平行であり、ＩＧＢＴ領域７０およびＦＷＤ領域８０に渡る。Ｃ‐Ｃ断面は、ＩＧＢＴ領域７０におけるメサ部９０のエミッタ領域１２およびコンタクト領域１５を通る。Ｃ‐Ｃ断面においては、半導体基板１０と、酸化膜２８および層間絶縁膜２６と、エミッタ電極５２と、コレクタ電極２４とを示す。本例の酸化膜２８および層間絶縁膜２６は、半導体基板１０の上面９２上に各々設けられる。酸化膜２８は、二酸化シリコン（ＳｉＯ２）膜であってよい。層間絶縁膜２６は、ＢＰＳＧ（Ｂｏｒｏ‐Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）およびＢＳＧ （Ｂｏｒｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）のうち、一種類以上の材料で形成されてよい。
本例のエミッタ電極５２は、上面９２および層間絶縁膜２６に接して、ＩＧＢＴ領域７０およびＦＷＤ領域８０に渡って設けられる。コレクタ電極２４は、半導体基板１０の下面９４に接して、下面９４の全体に設けられる。エミッタ電極５２およびコレクタ電極２４の材料は、アルミニウム（Ａｌ）であってよく、アルミニウム（Ａｌ）‐シリコン（Ｓｉ）合金またはアルミニウム（Ａｌ）‐シリコン（Ｓｉ）‐銅（Ｃｕ）合金であってよく、アルミニウム（Ａｌ）‐ニッケル（Ｎｉ）合金であってもよい。
本例の半導体基板１０は、ゲートトレンチ部４０、ダミートレンチ部３０‐１、３０‐２および３０‐３、ｎ＋型のエミッタ領域１２、ｐ＋型のコンタクト領域１５、ｐ−型のベース領域１４、ｎ−型のドリフト領域１８、ｎ＋型のバッファ領域２０、ｐ＋型のコレクタ領域２２、ｎ＋型のカソード領域８２を有する。
ＩＧＢＴ領域７０において、エミッタ領域１２は、上面９２に露出し、且つ、トレンチ部に接する。Ｘ軸方向におけるエミッタ領域１２の間において、コンタクト領域１５は、上面９２に露出し、且つ、エミッタ領域１２よりも深い位置まで設けられる。ベース領域１４は、上面９２から、エミッタ領域１２およびコンタクト領域１５よりも深い位置まで設けられてよい。
ただし、エミッタ領域１２およびコンタクト領域１５が設けられる範囲においては、ベース領域１４は上面９２に露出しなくてよい。ベース領域１４は、ゲートトレンチ部４０の近傍においてチャネル形成領域として機能し得る。メサ部９０上のメサ上コンタクト部５４において、エミッタ領域１２がコンタクト領域１５に接する。なお、ダミートレンチ部３０‐３の間においては、コンタクト領域１５が上面９２に露出する。
ＩＧＢＴ領域７０において、半導体基板１０の下面９４にはｐ＋型のコレクタ領域２２が露出する。本例のコレクタ領域２２は、Ｘ軸方向において連続して、境界７５の位置まで設けられる。本例において、ＩＧＢＴ領域７０は、活性領域１００の一部であって、Ｚ軸方向と平行に下面９４から上面９２にコレクタ領域２２を投影した場合の仮想的な領域を意味する。
ＦＷＤ領域８０において、ベース領域１４は、上面９２の露出し、且つ、トレンチ部に接して設けられる。本例のＦＷＤ領域８０は、メサ部９０においてコンタクト領域１５を有しないが、正孔の引き抜きを向上するべく、メサ部９０にコンタクト領域１５を有してもよい。なお、ＦＷＤ領域８０のベース領域１４は、ダイオードにおけるアノード領域とみなしてよい。ＦＷＤ領域８０のベース領域１４は、ＩＧＢＴ領域７０と連続的に設けられてよい。一例において、ベース領域１４は、半導体基板１０の全面にボロン（Ｂ）をイオン注入することにより形成してよい。
ＦＷＤ領域８０において、半導体基板１０の下面９４にはｎ＋型のカソード領域８２が露出する。本例のカソード領域８２は、Ｘ軸方向において連続して、境界７５の位置まで設けられる。本例において、ＦＷＤ領域８０は、活性領域１００の一部であって、Ｚ軸方向と平行に下面９４から上面９２にカソード領域８２を投影した場合の仮想的な領域を意味する。
本例のゲートトレンチ部４０は、ゲート絶縁膜４２、ゲート導電部４３およびゲートトレンチ４４を有する。ゲート絶縁膜４２は、ゲートトレンチ４４の内壁に接して設けられてよい。ゲート絶縁膜４２は、ゲートトレンチ４４の内壁の半導体を酸化または窒化することにより形成してよい。本例のゲート導電部４３は、ゲート絶縁膜４２に接してゲート絶縁膜４２よりも内側に設けられる。ゲート絶縁膜４２は、ゲート導電部４３と半導体基板１０とを絶縁してよい。ゲート導電部４３は、ポリシリコン等の導電材料で形成されてよい。
本例のダミートレンチ部３０‐１、３０‐２および３０‐３は、ダミートレンチ絶縁膜３２、ダミー導電部３３およびダミートレンチ３４を有する。ダミートレンチ絶縁膜３２およびダミー導電部３３は、ゲート絶縁膜４２およびゲート導電部４３と同様の手法で形成されてよい。
Ｃ‐Ｃ断面において、層間絶縁膜２６は、ダミー導電部３３およびゲート導電部４３の各々とエミッタ電極５２とを電気的に絶縁する。各トレンチ部は、ベース領域１４を貫通し、ドリフト領域１８に達してよい。バッファ領域２０は、Ｚ軸方向において、ドリフト領域１８と、コレクタ領域２２およびカソード領域８２との間に位置してよい。
バッファ領域２０は、半導体装置２００のターン・オフ時に、ＩＧＢＴ領域７０のベース領域１４の底部から下面９４へ広がる空乏層がコレクタ領域２２に到達することを防ぐ機能を有してよい。バッファ領域２０は、深さ方向において、ｎ型のドーピング濃度分布が離散的なピーク値を有するフィールドストップ（Ｆｉｅｌｄ Ｓｔｏｐ）領域であってよい。
図４は、図２のＤ‐Ｄ断面を示す図である。Ｄ‐Ｄ断面は、Ｙ‐Ｚ平面に平行である。Ｄ‐Ｄ断面は、ＩＧＢＴ領域７０およびゲートランナー部１１０を通る。より詳細には、Ｄ‐Ｄ断面は、ゲートトレンチ部４０の短手部４８と、周辺コンタクト部６０‐１と、ダミートレンチ部３０の短手部３８‐１と、メサ部９０上のメサ上コンタクト部５４とを通る。
Ｄ‐Ｄ断面に示す様に、ゲートトレンチ部４０の短手部４８の底部は、ウェル領域１７により下方から覆われる。ウェル領域１７はエミッタ電極５２と電気的に接続していないので、活性領域１００の外周領域に残留する正孔は、ウェル領域１７の底部に沿ってドリフト領域１８内を移動し得る。Ｄ‐Ｄ断面においては、移動する正孔を「ｈ」で示す。図示する様に、外周領域に残留する正孔は、周辺コンタクト部６０‐１のエミッタ電極５２を通じて引き抜かれてよい。
本例において周辺コンタクト部６０‐１とゲートランナー部１１０との離間距離をＬ１とする。より厳密には、周辺コンタクト部６０‐１のＹ軸正方向の端部から、ゲートランナー部１１０におけるポリシリコンのゲートランナー５１のＹ軸負方向の端部までの長さが、Ｌ１である。コレクタ領域２２は、ゲートランナー部１１０の直下にも設けられている。正孔を引き抜くための周辺コンタクト部６０‐１等のコンタクト部とゲートランナー部１１０との離間距離を、活性領域１００の外周領域において略均一にすることにより、外周領域において略均一に正孔を引き抜くことができる。
図５は、第１実施形態における図１の領域Ｂを示す図である。ＩＧＢＴ領域７０は、Ｙ軸方向に延伸する１以上の周辺長手コンタクト部６６を有してよい。周辺長手コンタクト部６６は、Ｘ軸方向において最も外側に位置するゲートトレンチ部４０またはダミートレンチ部３０‐１よりも外側に位置してよい。本例においては、Ｘ軸方向において最も外側に位置するゲートトレンチ部４０よりも外側に５個の周辺長手コンタクト部６６を有する。なお、ゲートトレンチ部４０およびダミートレンチ部３０‐１の間のメサ部９０上、および、２つのダミートレンチ部３０‐１の間のメサ部９０上には、メサ上コンタクト部５４が設けられる。
ゲートランナー部１１０は、領域Ａと同様に、ランナーコンタクト部５３を通じて互いに電気的に接続された、ポリシリコンのゲートランナー５１とゲート金属層５０との積層構造である。また、領域Ａと同様に、ゲートランナー部１１０の下方には、ウェル領域１７が設けられる。ただし、活性領域１００のＸ軸方向の外周領域において、ゲートランナー５１の下方にトレンチ部は設けられない。係る点が、領域Ａとは異なる。
図６は、図５のＥ‐Ｅ断面を示す図である。Ｅ‐Ｅ断面は、Ｘ‐Ｚ平面に平行である。Ｅ‐Ｅ断面は、ゲートランナー部１１０および複数の周辺長手コンタクト部６６を通る。ゲートランナー部１１０のゲート金属層５０は、Ｘ軸方向においてエミッタ電極５２から離間しており、これによりエミッタ電極５２から電気的に絶縁されている。活性領域１００の外周領域に残留する正孔は、ドリフト領域１８内を移動して、ＩＧＢＴ領域７０の周辺長手コンタクト部６６を通じて引き抜かれる。
本例において、１以上の周辺長手コンタクト部６６のうちＸ軸方向において半導体基板１０の端部１１に最も近い周辺長手コンタクト部６６とゲートランナー部１１０との離間距離をＬ２とする。より厳密には、最も外側に位置する周辺長手コンタクト部６６のＸ軸負方向の端部から、ゲートランナー部１１０におけるポリシリコンのゲートランナー５１のＸ軸正方向の端部までの長さが、Ｌ２である。本例において、距離Ｌ１は距離Ｌ２に等しい。これにより、活性領域１００の外周領域全体に渡って略均一に正孔を引き抜くことができる。
図７は、下面９４における、ｐ＋型のコレクタ領域２２の範囲とｎ＋型のカソード領域８２の範囲とを示す図である。図７においては、ＩＧＢＴ領域７０およびＦＷＤ領域８０の範囲を実線で示す。また、コレクタ領域２２が設けられる範囲を破線および斜線により示す。本例の下面９４においては、カソード領域８２の範囲内に、離散的にコレクタ領域２２が設けられる。コレクタ領域２２はＩＧＢＴ領域７０よりも広い範囲に設けられる。なお、ＩＧＢＴ領域７０の実線とコレクタ領域２２の破線とが重なる部分は、実線で示す。
本例では、ＩＧＢＴのオン時においてＩＧＢＴ領域７０の外周部（即ち、ＩＧＢＴ領域７０がゲートランナー部１１０に接する部分）に注入された正孔を、オフ時において周辺コンタクト部６０‐１および６０‐２を通じて引き抜くことができる。また、Ｘ軸方向において隣接するＩＧＢＴ領域７０からＦＷＤ領域８０に回り込んで流入する正孔は、ＦＷＤ領域８０の周辺コンタクト部６０‐２からエミッタ電極５２へ引き抜くことができる。
図８は、領域Ａの第１変形例を示す図である。本例において、周辺コンタクト部６０‐１におけるＸ軸方向の幅Ｗ１は、接続層５５‐１におけるＸ軸方向の幅ＷＣＮよりも大きい。本例において、接続層５５‐１のＸ軸方向の幅ＷＣＮは、接続層５５‐１のＸ軸方向における最大幅である。周辺コンタクト部６０‐１の幅Ｗ１が大きいほど周辺コンタクト部６０‐１の面積が大きいので、外周領域に残留するキャリアを引き抜き易い点が有利である。
なお、周辺コンタクト部６０‐１の直下に設けられるｐ＋型のコンタクト領域１５は、本例の周辺コンタクト部６０‐１の形状に対応して設けられてよい。本例の周辺コンタクト部６０‐１のＸ‐Ｙ平面方向の範囲は、周辺コンタクト部６０‐１の直下におけるコンタクト領域１５のＸ‐Ｙ平面方向の範囲よりも小さく、且つ、コンタクト領域１５のＸ‐Ｙ平面方向の範囲に内包される。コンタクト領域１５の範囲をこれに対応する周辺コンタクト部６０‐１の範囲よりも大きくすることにより、拡張された周辺コンタクト部６０‐１の全範囲を有効に活用することができる。
図９は、領域Ａの第２変形例を示す図である。本例の周辺コンタクト部６０‐１は、主領域６２と副領域６４とを有する。主領域６２は、ダミートレンチ部３０‐１の短手部３８が延伸するＸ軸方向に平行に延伸する領域である。これに対して、副領域６４は、主領域６２に接続し、且つ、主領域６２からダミートレンチ部３０‐１に向かう方向に延伸する領域である。なお、理解を容易にすることを目的として、主領域６２と副領域６４との境界に破線を付す。
本例の周辺コンタクト部６０‐１は、１個の主領域６２と、２個の副領域６４とを有する。本例の副領域６４は、主領域６２のＸ軸方向の両端部に接続する。２個の副領域６４は、第１の副領域６４‐１と、第２の副領域６４‐２とである。本例において、第１の副領域６４‐１は、主領域６２のＸ軸方向の第１の端部６１に接続し、ダミートレンチ部３０‐１に向かう方向に延伸する。また、第２の副領域６４‐２は、主領域６２のＸ軸方向の第２の端部６３に接続し、ダミートレンチ部３０‐１に向かう方向に延伸する。なお、第２の端部６３は、主領域６２における第１の端部６１とは異なるＸ軸方向の端部である。本例の副領域６４はＹ軸方向に平行に延伸するが、他の例の副領域６４はＹ軸方向に平行に延伸しなくてもよい。本例においては、主領域６２のみを設ける場合に比べて、周辺コンタクト部６０‐１の面積を増加させることができる。それゆえ、外周領域に残留するキャリアをより引き抜き易い点が有利である。
なお、副領域６４は本例の形状に限定されない。副領域６４は、ダミートレンチ部３０、ゲートトレンチ部４０および接続層５５とＺ軸方向において重ならないような任意の形状を有してよい。一例において、副領域６４は、Ｘ軸方向およびＹ軸方向のいずれにも平行でない斜め方向に延伸してもよい。
本例においても、周辺コンタクト部６０‐１の直下に設けられるｐ＋型のコンタクト領域１５は、本例の周辺コンタクト部６０‐１の形状に対応して設けられる。本例の周辺コンタクト部６０‐１のＸ‐Ｙ平面方向の範囲は、周辺コンタクト部６０‐１の直下におけるコンタクト領域１５のＸ‐Ｙ平面方向の範囲よりも小さく、且つ、コンタクト領域１５のＸ‐Ｙ平面方向の範囲に内包される。これにより、拡張された周辺コンタクト部６０‐１の全範囲を有効に活用することができる。
図１０は、第２実施形態における領域Ａを示す図である。本例のＩＧＢＴ領域７０は、ｎ＋型の電荷蓄積領域４５を含む。係る点が、第１実施形態と異なる。他の点は、第１実施形態と同じである。ＩＧＢＴ領域７０にドリフト領域１８よりも高濃度のｎ型のドーピング濃度を有する電荷蓄積領域４５を設けることにより、キャリア注入促進効果（Ｉｎｊｅｃｔｉｏｎ Ｅｎｈａｎｃｅｍｅｎｔ効果：ＩＥ効果）を高めることができる。これにより、電荷蓄積領域４５を設けない場合に比べて、ＩＧＢＴのオン電圧を低減することができる。
図１１は、図１０のＤ‐Ｄ断面を示す図である。Ｄ‐Ｄ断面は、図４と同様に、Ｙ‐Ｚ平面に平行であり、ＩＧＢＴ領域７０およびゲートランナー部１１０を通る。電荷蓄積領域４５は、半導体基板１０の深さ方向において、ダミートレンチ部３０‐１の底部３５とベース領域１４の底部１３との間に設けられてよい。また、電荷蓄積領域４５は、深さ方向に直交するＸ‐Ｙ平面方向において、周辺コンタクト部６０‐１よりも内側に設けられてよい。本例の電荷蓄積領域４５は、Ｙ軸正方向の端部から連続的に設けられてよい。ただし、電荷蓄積領域４５は、トレンチ部の底部よりも浅い所定の深さ範囲に設けられるので、トレンチ部が設けられる部分においては設けられない。
本例の電荷蓄積領域４５のＹ軸正方向の端部は、周辺コンタクト部６０‐１のＹ軸負方向の端部よりもＹ軸負方向に位置し、接続層５５‐１のＹ軸負方向の端部よりもＹ軸負方向に位置する。本例においては、周辺コンタクト部６０‐１の下方には電荷蓄積領域４５を設けない。これにより、周辺コンタクト部６０‐１の下方において電荷蓄積領域４５が正孔を捕捉する事態を回避し、かつ、ＩＥ効果によりオン電圧を低減することができる。
図１２は、第２実施形態における領域Ｂを示す図である。本例の電荷蓄積領域４５は、破線で示すＸ軸負方向の端部から矢印方向において連続的に設けられてよい。ただし、電荷蓄積領域４５は、上述のようにトレンチ部が設けられる部分においては設けられない。
図１３は、図１２のＥ‐Ｅ断面を示す図である。Ｅ‐Ｅ断面は、図５と同様に、Ｘ‐Ｚ平面に平行であり、ゲートランナー部１１０および複数の周辺長手コンタクト部６６を通る。電荷蓄積領域４５のＸ軸負方向の端部は、最も内側（即ち、Ｘ軸正方向）の周辺長手コンタクト部６６よりもＸ軸正方向に位置してよい。本例において、最も外側（即ち、Ｘ軸負方向）に位置する電荷蓄積領域４５のＸ軸負方向の端部は、最も外側のゲートトレンチ部４０の内側端部と一致してよい。本例においても、周辺長手コンタクト部６６の下方には電荷蓄積領域４５を設けない。これにより、周辺長手コンタクト部６６の下方において電荷蓄積領域４５が正孔を捕捉する事態を回避し、かつ、ＩＥ効果によりオン電圧を低減することができる。
図１４は、第３実施形態におけるＩＧＢＴ領域７０を示す図である。本例のＩＧＢＴ領域７０は、図１の領域Ａに含まれる。本例のＩＧＢＴ領域７０は、第１のコンタクト部６０−１によりエミッタ電極５２と接続する高濃度領域１４０を備える。図１４においては、ＸＹ面において高濃度領域１４０が設けられる範囲に斜線のハッチングを付している。高濃度領域１４０以外の構造は、図１から図１３において説明したいずれかの態様のＩＧＢＴ領域７０と同様であってよい。
高濃度領域１４０は、ベース領域１４よりもドーピング濃度の高い第１導電型の領域である。本例の高濃度領域１４０はｐ＋型である。高濃度領域１４０は、図１から図１３において説明したコンタクト領域１５と同一のドーピング濃度であってよい。高濃度領域１４０は、ベース領域１４と、半導体基板１０の上面９２との間に設けられる。本例の高濃度領域１４０は、半導体基板１０の上面９２に露出している。高濃度領域１４０が設けられる深さは、コンタクト領域１５が設けられる深さと同一であってよい。
高濃度領域１４０は、半導体基板１０の上面９２において、第１のコンタクト部６０−１に接続する。高濃度領域１４０は、第１のコンタクト部６０−１の下方から、ゲート金属層５０の下方まで連続して設けられている。このような構成により、ＩＧＢＴ領域７０のターン・オフ時等において、ゲート金属層５０よりも外側（つまり、エッジ終端領域１３０側）から活性領域１００に流れるホール等のキャリアを、比較的に抵抗の低い高濃度領域１４０を通過させて、エミッタ電極５２に引き抜くことができる。また、第１のコンタクト部６０−１に高濃度領域１４０を接続しているので、高濃度領域１４０を通過したキャリアを、活性領域１００の端部において、エミッタ電極５２に引き抜くことができる。このため、活性領域１００に形成したトランジスタ等の素子を保護できる。
本例の高濃度領域１４０は、１つ以上の延伸部１４４を有する。また、少なくとも一つのゲートトレンチ部４０は、Ｙ軸方向における端部４７−１が、ゲート金属層５０の下方に配置されている。それぞれの延伸部１４４は、２つのゲートトレンチ部４０の間において、第１のコンタクト部６０−１の下方から、ゲート金属層５０の下方まで、Ｙ軸方向に延伸して設けられている。なお、延伸部１４４は、上面視においてゲートトレンチ部４０とは離れて配置されている。
それぞれの延伸部１４４は、ゲートトレンチ部４０の端部４７−１よりも外側まで延伸して設けられていてよい。なお外側とは、半導体基板１０の端部１１に近い側を指す。本例では、延伸部１４４は、ゲートトレンチ部４０の端部４７−１よりも、エッジ終端領域１３０側まで延伸している。このような構成により、高濃度領域１４０をより外側まで設けることができ、キャリアが通過する経路を低抵抗化できる。
高濃度領域１４０は、複数の第１のコンタクト部６０−１に対して設けられていてよい。それぞれの延伸部１４４は、ゲートトレンチ部４０の端部４７−１よりも外側まで延伸してよい。高濃度領域１４０は、複数の延伸部１４４を接続する外側接続部１４２を有してよい。外側接続部１４２は、Ｙ軸方向において、端部４７−１よりも外側に設けられている。このような構成により、端部４７−１よりも外側において、ホール等のキャリアの通過経路を低抵抗化できる。また、外側接続部１４２は、活性領域１００を囲むように環状に設けられていてよい。これにより、エッジ終端領域１３０等から活性領域１００に向かうホールのほとんどを、高濃度領域１４０を通過させることができる。
本例の半導体装置２００は、ゲートトレンチ部４０の端部４７−１と、ゲート金属層５０とを接続するゲート接続部５７を有する。本例のゲート接続部５７は、不純物が添加されたポリシリコンである。ゲート接続部５７は、ゲートトレンチ部４０の端部４７−１毎に設けられている。それぞれのゲート接続部５７は、互いに離れて配置されている。つまりゲート接続部５７は、Ｘ軸方向に離散的に配置されている。
Ｚ軸方向においてゲート接続部５７と半導体基板１０との間には、酸化膜等のゲート絶縁膜が設けられている。ゲート絶縁膜には、ゲート接続部５７と、ゲートトレンチ部４０のゲート導電部４３とを接続する開口が設けられている。
また、Ｚ軸方向においてゲート接続部５７とゲート金属層５０との間には、層間絶縁膜２６が設けられている。層間絶縁膜２６には、ランナーコンタクト部５３が設けられている。ゲート金属層５０は、ランナーコンタクト部５３を通って、ゲート接続部５７と接続する。
高濃度領域１４０は、上面視においてゲート接続部５７と重ならない領域に配置されている。延伸部１４４は、それぞれの２つのゲート接続部５７の間を通って、ゲートトレンチ部４０の端部４７−１およびゲート接続部５７よりも外側まで延伸している。外側接続部１４２は、ゲート接続部５７よりも外側において、それぞれの延伸部１４４を接続している。高濃度領域１４０は、上面視において、ゲート接続部５７と離れて配置されている。
ゲート接続部５７を離散的に配置することで、ゲート接続部５７と重ならずに、延伸部１４４をゲート接続部５７よりも外側まで延伸させることができる。ゲート接続部５７の下方にはゲート絶縁膜が設けられている。ゲート絶縁膜の下方に高濃度領域１４０を設けると、ゲート絶縁膜の耐圧が低下してしまう場合がある。本例によれば、ゲート絶縁膜の耐圧を維持しつつ、延伸部１４４をゲート接続部５７の外側まで延伸させることができる。上面視においてゲート絶縁膜がゲート接続部５７よりも広い領域に設けられている場合、高濃度領域１４０は、ゲート絶縁膜と重ならないように配置されていることが好ましい。
少なくとも一部のゲートトレンチ部４０は、上面視における形状が直線であってよい。当該直線の端部が、ゲート金属層５０の下方に配置されている。本例では、全てのゲートトレンチ部４０が直線形状である。一例として、それぞれのゲートトレンチ部４０は、長手部４６を有しており、図２等において説明した短手部４８を有していない。それぞれのゲートトレンチ部４０は、Ｙ軸方向に延伸して設けられている。
高濃度領域１４０の延伸部１４４は、ゲートトレンチ部４０の２つの直線（つまり、２つの長手部４６）の間に配置されている。延伸部１４４は、２つの長手部４６の端部４７−１の間を通って、端部４７−１よりも外側まで延伸している。このように、ゲートトレンチ部４０が直線形状を有することで、それぞれの長手部４６の間に高濃度領域１４０を配置できる。このため、それぞれの第１のコンタクト部６０−１に延伸部１４４を設け、且つ、それぞれの延伸部１４４をゲートトレンチ部４０の端部４７−１よりも外側まで延伸させることができる。
図１５は、図１４のＦ−Ｆ断面を示す図である。Ｆ−Ｆ断面は、第１のコンタクト部６０−１を通過するＹＺ面である。図１５においては、ゲート金属層５０から、ＩＧＢＴ領域７０のメサ上コンタクト部５４までの断面を示している。
図１４においても示したように、高濃度領域１４０は、第１のコンタクト部６０−１から、ゲート金属層５０の下方まで、Ｙ軸方向に延伸して設けられている。これにより、ゲート金属層５０の下方において、ホールを、抵抗の低い高濃度領域１４０を通過させることができる。
高濃度領域１４０は、Ｙ軸方向において、ゲート金属層５０の中央よりも外側まで設けられてよい。高濃度領域１４０は、Ｙ軸方向において、ゲート金属層５０の外側の端部まで設けられてもよく、ゲート金属層５０の外側の端部よりも外側まで設けられてもよい。高濃度領域１４０は、エッジ終端領域１３０の下方まで設けられてよい。
なお図１５に示すウェル領域１７は、ＩＧＢＴ領域７０の下方まで設けられている。より具体的には、ウェル領域１７は、ダミートレンチ部３０の端部３７−１よりも内側（すなわち、活性領域１００の中心側）まで延伸している。ダミートレンチ部３０の端部３７−１は、ウェル領域１７に囲まれていてよい。
なお、図４に示した例においては、Ｙ軸方向において、ゲートトレンチ部４０の端部４７−１と、ダミートレンチ部３０の端部３７−１との間で、ウェル領域１７が終端していた。各実施形態において、ウェル領域１７は、図１および図４に示した形態であってよく、図１４および図１５に示した形態であってもよい。高濃度領域１４０は、ウェル領域１７よりもドーピング濃度が高い領域であってよい。
図１６は、図１４のＧ−Ｇ断面を示す図である。Ｇ−Ｇ断面は、ゲート接続部５７、ランナーコンタクト部５３およびゲートトレンチ部４０を通過するＹＺ面である。図１６においては、ゲート金属層５０から、ＩＧＢＴ領域７０までの断面を示している。
上述したように、ゲート接続部５７と半導体基板１０との間には、ゲート絶縁膜としての酸化膜２８が設けられている。高濃度領域１４０は、ゲート接続部５７および酸化膜２８と、Ｚ軸方向において重ならないように配置されている。これにより、高濃度領域１４０を設けてホールの引き抜きを促進しつつ、酸化膜２８の耐圧を維持できる。
図１７は、領域Ｂの変形例を示す図である。上述したように、領域Ｂには、Ｘ軸方向において最も外側に位置するゲートトレンチ部４０または第１のダミートレンチ部３０−１よりも外側に位置し、Ｙ軸方向に延伸する１以上の周辺長手コンタクト部６６を備える。
本例の高濃度領域１４０は、周辺長手コンタクト部６６に対しても設けられている。つまり高濃度領域１４０は、周辺長手コンタクト部６６の下方に設けられ、周辺長手コンタクト部６６と接続されている。高濃度領域１４０は、Ｘ軸方向に配列された複数の周辺長手コンタクト部６６のうち、一部の周辺長手コンタクト部６６と接続されていてよく、全部の周辺長手コンタクト部６６と接続されていてもよい。
高濃度領域１４０は、少なくとも一部の周辺長手コンタクト部６６の下方から、ゲート金属層５０の下方まで、Ｘ軸方向に延伸して設けられている。高濃度領域１４０は、Ｘ軸方向において、ゲート金属層５０の中央よりも外側まで設けられてよい。高濃度領域１４０は、Ｘ軸方向において、ゲート金属層５０の外側の端部まで設けられてもよく、ゲート金属層５０の外側の端部よりも外側まで設けられてもよい。高濃度領域１４０は、エッジ終端領域１３０の下方まで設けられてもよい。
本例では、Ｙ軸方向に延伸するゲート金属層５０の下方には、ゲート接続部５７およびランナーコンタクト部５３が設けられていない。このような構成により、ゲート金属層５０の下方において、高濃度領域１４０をＹ軸方向に連続して設けることができる。このため、エッジ終端領域１３０からのホールのほとんどを、高濃度領域１４０を通過させることができる。
図１７における高濃度領域１４０は、ゲートトレンチ部４０または第１のダミートレンチ部３０−１よりも外側に配置されている。他の例では、少なくとも一つのゲートトレンチ部４０、または、少なくとも一つの第１のダミートレンチ部３０−１よりも内側まで、高濃度領域１４０が設けられていてもよい。
図１８は、図１７のＨ−Ｈ断面を示す図である。Ｈ−Ｈ断面は、ゲート金属層５０から、最も外側のトレンチ部（本例ではゲートトレンチ部４０）までのＸ−Ｚ断面である。上述したように、高濃度領域１４０は、少なくとも一部の周辺長手コンタクト部６６の下方から、ゲート金属層５０の下方まで、Ｘ軸方向に延伸して設けられている。これにより、Ｘ軸方向において、ゲート金属層５０の外側から活性領域１００に向かうホールを、高濃度領域１４０を通過させることができる。
ウェル領域１７は、ゲート金属層５０の下方において、ゲート金属層５０よりも広い範囲に設けられている。ウェル領域１７は、高濃度領域１４０よりも狭い範囲に設けられていてよい。本例のウェル領域１７は、内側の端部がＩＧＢＴ領域７０に配置されている。
図１９は、半導体基板１０の角部近傍における領域の上面図である。当該領域においては、ゲート金属層５０は、円弧等の曲線の帯状に設けられている。当該領域においては、それぞれのゲート接続部５７、ランナーコンタクト部５３、第１のコンタクト部６０−１、延伸部１４４は、ゲート金属層５０の曲線に沿って、Ｙ軸上における位置が順次変化して配置されている。延伸部１４４は、それぞれの第１のコンタクト部６０−１から、ゲート金属層５０の下方まで延伸して配置されている。また、外側接続部１４２は、ゲート金属層５０に沿って曲線の帯状に設けられてよい。
このような構成により、上面視において活性領域１００を囲んで高濃度領域１４０を配置できる。また、ゲート金属層５０がＹ軸方向に直線状に延伸する領域１５０においては、高濃度領域１４０は、Ｘ軸方向において均一な幅Ｗ５を有してよい。
図２０は、領域Ａの他の例を示す図である。本例のゲートトレンチ部４０は、図２に示した例と同様に、長手部４６と短手部４８とを有している。ただし、本例のＩＧＢＴ領域７０は、図２に示したゲートランナー５１に代えて、ゲート接続部５７を有している。ゲート接続部５７は、短手部４８毎に設けられている。複数のゲート接続部５７は、互いに離れて配置されている。
半導体装置２００は、図１４から図１９において説明した高濃度領域１４０を備える。ただし本例の高濃度領域１４０は、ゲートトレンチ部４０の２つの短手部４８の間を通って、第１のコンタクト部６０−１の下方から、短手部４８よりも外側まで延伸している。
２つの長手部４６および短手部４８に囲まれた第１のコンタクト部６０−１には、図４に示したコンタクト領域１５が設けられていてよい。当該コンタクト領域１５は、ゲート金属層５０と重ならない範囲に設けられていてよい。他の例では、当該コンタクト領域１５は、ゲート金属層５０と重なる範囲に設けられていてもよい。この場合、コンタクト領域１５は、第１のコンタクト部６０−１の下方から、ゲート金属層５０の下方まで、Ｙ軸方向に延伸して設けられる。ただしコンタクト領域１５は、短手部４８よりも内側に設けられる。図２０において説明したゲートトレンチ部４０および高濃度領域１４０の構成は、図１４から図１９において説明したいずれの態様に適用してもよい。
また、ＦＷＤ領域８０においては、第２のコンタクト部６０−２に対しても、高濃度領域１４０が設けられている。高濃度領域１４０は、第２のコンタクト部６０−２の下方から、ゲート金属層５０の下方まで延伸する延伸部１４６を有する。本例の延伸部１４６は、外側接続部１４２と接続している。Ｙ軸方向において、ＦＷＤ領域８０の延伸部１４６の幅Ｗ４が、ＩＧＢＴ領域７０の延伸部１４４の幅Ｗ３よりも大きくてよい。
これにより、延伸部１４６を、第２のコンタクト部６０−２の全体と重なるように設けることができる。延伸部１４６は、ＦＷＤ領域８０のＹ軸方向の全体にわたって設けられてよい。本例の延伸部１４６の構成は、図１４から図１９において説明したいずれの態様に適用してもよい。
図２１は、高濃度領域１４０の他の例を示す上面図である。本例の高濃度領域１４０は、Ｙ軸方向において、ゲート金属層５０よりも外側まで設けられている。これにより、ゲート金属層５０の外側から活性領域１００に流れるホールを、更に効率よく引き抜くことができる。なお、Ｘ軸方向においても、高濃度領域１４０は、ゲート金属層５０よりも外側まで設けられていてよい。
図１４から図２１において説明した高濃度領域１４０は、図１から図１３において説明したいずれの態様に適用してもよい。
それぞれの周辺コンタクト部６０および周辺長手コンタクト部６６の内部には、タングステンプラグが設けられていてよい。エミッタ電極５２は、タングステンプラグを介して、半導体基板１０の上面９２と接続されてよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順序で実施することが必須であることを意味するものではない。
１０・・半導体基板、１１・・端部、１２・・エミッタ領域、１３・・底部、１４・・ベース領域、１５・・コンタクト領域、１７・・ウェル領域、１８・・ドリフト領域、１９・・終端部、２０・・バッファ領域、２２・・コレクタ領域、２４・・コレクタ電極、２６・・層間絶縁膜、２８・・酸化膜、３０・・ダミートレンチ部、３２・・ダミートレンチ絶縁膜、３３・・ダミー導電部、３４・・ダミートレンチ、３５・・底部、３６・・長手部、３７・・端部、３８・・短手部、４０・・ゲートトレンチ部、４２・・ゲート絶縁膜、４３・・ゲート導電部、４４・・ゲートトレンチ、４５・・電荷蓄積領域、４６・・長手部、４７・・端部、４８・・短手部、５０・・ゲート金属層、５１・・ゲートランナー、５２・・エミッタ電極、５３・・ランナーコンタクト部、５４・・メサ上コンタクト部、５５・・接続層、５６・・接続層上コンタクト部、５７・・・ゲート接続部、６０・・周辺コンタクト部、６１・・第１の端部、６２・・主領域、６３・・第２の端部、６４・・副領域、６６・・周辺長手コンタクト部、７０・・ＩＧＢＴ領域、７５・・境界、８０・・ＦＷＤ領域、８２・・カソード領域、９０・・メサ部、９２・・上面、９４・・下面、１００・・活性領域、１１０・・ゲートランナー部、１２０・・ゲートパッド領域、１３０・・エッジ終端領域、１４０・・・高濃度領域、１４２・・・外側接続部、１４４・・・延伸部、１４６・・・延伸部、１５０・・・領域、２００・・半導体装置
本例のダミートレンチ部３０‐１は、各々Ｙ軸方向に延伸する２個の長手部３６‐１と、Ｘ軸方向に延伸する１個の短手部３８‐１とを有する。本例の短手部３８‐１は、長手部３６−１におけるＹ軸方向の端部３７‐１において、長手部３６‐１に接続する。本例の短手部３８‐１におけるＹ軸方向の端辺は、端部３７‐１とＹ軸方向の位置が一致する。また、同様に、本例のゲートトレンチ部４０も、各々Ｙ軸方向に延伸する２個の長手部４６と、Ｘ軸方向に延伸する１個の短手部４８とを有する。本例の短手部４８も、長手部４６におけるＹ軸正方向の端部４７において、長手部４６に接続する。
本例において、短手部３８‐１は、ダミートレンチ部３０‐１の端部３７‐１においてＸ軸方向に平行な部分である。本例において、Ｘ軸方向における短手部３８−１の長さ（即ち、Ｘ軸方向の幅）はＷＳである。ただし、他の例において、短手部３８‐１は、長手部３６‐１の直線部と長手部３６‐１の端部３７‐１近傍における曲線部分とを除いた、ダミートレンチ部３０‐１の一部であるとしてもよい。同様に、本例において、短手部４８は、ゲートトレンチ部４０の端部４７においてＸ軸方向に平行な部分である。ただし、他の例において、短手部４８は、長手部４６の直線部と長手部４６の端部４７近傍における曲線部分とを除いた、ゲートトレンチ部４０の一部であるとしてもよい。

Claims (23)

  1. トランジスタ領域を有する半導体基板と、
    前記半導体基板上に設けられたエミッタ電極と、
    前記半導体基板の前記トランジスタ領域に設けられ、前記エミッタ電極と電気的に接続するダミー導電部を有する第１のダミートレンチ部と、
    前記トランジスタ領域の一部の領域であって、前記第１のダミートレンチ部の長手部の端部と前記半導体基板の端部との間の前記一部の領域に設けられ、前記トランジスタ領域に設けられた第１導電型の半導体領域と前記エミッタ電極とが電気的に接続される第１のコンタクト部と
    を備える、半導体装置。
  2. 前記長手部が延伸する第１方向と直交する第２方向における前記第１のコンタクト部の幅は、前記第１のダミートレンチ部の前記第２方向の幅よりも大きい
    請求項１に記載の半導体装置。
  3. 前記トランジスタ領域は、隣接する２個の前記第１のダミートレンチ部の間に位置する前記半導体基板の一部であるメサ部を有し、
    前記長手部が延伸する第１方向と直交する第２方向における第１のコンタクト部の幅は、前記メサ部の前記第２方向の幅よりも大きい
    請求項１または２に記載の半導体装置。
  4. 前記第１のダミートレンチ部は、
    第１方向に延伸する前記長手部と、
    前記第１方向と直交する第２方向に延伸し、前記長手部の前記第１方向の端部において前記長手部と接続する短手部と
    を含み、
    前記第２方向における前記第１のコンタクト部の幅は、前記第１のダミートレンチ部の前記短手部における前記第２方向の幅よりも大きい
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記トランジスタ領域に設けられ、少なくとも前記短手部の前記ダミー導電部と電気的に接続するポリシリコン層である接続層をさらに備え、
    前記第１のコンタクト部における前記第２方向の幅は、前記接続層における前記第２方向の幅よりも大きい
    請求項４に記載の半導体装置。
  6. 前記第１のコンタクト部は、
    前記第１のダミートレンチ部の前記長手部が延伸する第１方向と直交する第２方向に平行に延伸する主領域と、
    前記主領域に接続し、前記主領域から前記第１のダミートレンチ部に向かう方向に延伸する副領域と
    を含む、請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記第１のコンタクト部は、
    １個の前記主領域と、
    ２個の前記副領域と
    を有し、
    ２個の前記副領域は、
    前記主領域の前記第２方向の第１の端部に接続し、前記第１のダミートレンチ部に向かう方向に延伸する、第１の副領域と、
    前記主領域の前記第１の端部とは異なる前記第２方向の第２の端部に接続し、前記第１のダミートレンチ部に向かう方向に延伸する、第２の副領域と
    である
    請求項６に記載の半導体装置。
  8. 前記半導体基板は、前記トランジスタ領域に隣接するダイオード領域を有し、
    前記ダイオード領域に設けられ、前記エミッタ電極と電気的に接続するダミー導電部を有する第２のダミートレンチ部と、
    前記ダイオード領域の一部の領域であって、前記第２のダミートレンチ部の長手部の端部と前記半導体基板の端部との間の前記領域において、前記ダイオード領域に設けられた第１導電型の半導体領域と前記エミッタ電極とが電気的に接続される第２のコンタクト部と
    をさらに備え、
    前記第２のコンタクト部における前記第２方向の幅は、前記第１のコンタクト部における前記第２方向の幅よりも長い
    請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記ダイオード領域は、隣接する２個の前記第１のダミートレンチ部の間に位置する前記半導体基板の一部であるメサ部を有し、
    前記第２のコンタクト部は、前記第２方向に延伸して、前記ダイオード領域における複数の前記メサ部に対応する長さに渡って設けられる
    請求項８に記載の半導体装置。
  10. 前記トランジスタ領域は、前記半導体基板の深さ方向において、前記第１のダミートレンチ部の底部と第１導電型のベース領域の底部との間に設けられ、且つ、前記深さ方向に直交する平面方向において前記第１のコンタクト部よりも内側に設けられた、第２導電型の電荷蓄積領域を含む
    請求項８または９に記載の半導体装置。
  11. 前記半導体装置は、
    前記第２方向において互いに離間して設けられた複数の前記トランジスタ領域と、
    複数の前記トランジスタ領域のうち、前記第２方向において隣接する各２個の前記トランジスタ領域の間に設けられた前記ダイオード領域と
    を備える
    請求項８から１０のいずれか一項に記載の半導体装置。
  12. 前記半導体装置は、
    前記トランジスタ領域が設けられる活性領域の外側に位置するゲートランナー部と、
    前記トランジスタ領域に各々位置する、
    前記長手部が延伸する第１方向に延伸し、且つ、前記ゲートランナー部と電気的に接続するゲート導電部を有する、ゲートトレンチ部と、
    前記第１方向と直交する第２方向において最も外側に位置する前記ゲートトレンチ部または前記第１のダミートレンチ部よりも外側に位置し、前記第１方向に延伸する１以上の周辺長手コンタクト部と
    をさらに備え、
    前記１以上の周辺長手コンタクト部のうち前記第２方向において前記半導体基板の端部に最も近い周辺長手コンタクト部と前記ゲートランナー部との離間距離は、前記第１のコンタクト部と前記ゲートランナー部との離間距離に等しい
    請求項１から１１のいずれか一項に記載の半導体装置。
  13. 前記トランジスタ領域における前記半導体基板は、第１導電型のベース領域を有し、
    前記第１のコンタクト部により前記エミッタ電極と接続される前記半導体領域は、前記ベース領域よりもドーピング濃度の高い高濃度領域であり、
    前記半導体装置は、前記トランジスタ領域が設けられる活性領域の外側に位置するゲート金属層を備え、
    前記高濃度領域は、前記第１のコンタクト部の下方から、前記ゲート金属層の下方まで連続して設けられている
    請求項１から１２のいずれか一項に記載の半導体装置。
  14. 前記半導体装置は、前記トランジスタ領域に設けられ、前記第１のダミートレンチ部の前記長手部が延伸する第１方向に延伸する複数のゲートトレンチ部を備え、
    それぞれのゲートトレンチ部は、前記トランジスタ領域から、前記ゲート金属層の下方まで延伸して設けられており、
    前記高濃度領域は、２つの前記ゲートトレンチ部の間において、前記第１のコンタクト部の下方から、前記ゲート金属層の下方まで延伸して設けられている
    請求項１３に記載の半導体装置。
  15. 少なくとも一つの前記ゲートトレンチ部は、前記第１方向における端部が前記ゲート金属層の下方に配置されており、
    前記高濃度領域は、前記ゲートトレンチ部の前記第１方向における前記端部よりも外側まで延伸している
    請求項１４に記載の半導体装置。
  16. 複数の前記第１のコンタクト部のそれぞれに対して前記高濃度領域が設けられており、
    それぞれの前記高濃度領域は、前記ゲートトレンチ部の前記第１方向における前記端部よりも外側において互いに接続されている
    請求項１５に記載の半導体装置。
  17. 前記半導体装置は、前記ゲート金属層と、前記ゲートトレンチ部の前記端部との間に設けられ、前記ゲート金属層と前記ゲートトレンチ部とを電気的に接続する、ポリシリコンで形成されたゲート接続部を備え、
    前記高濃度領域は、前記ゲート接続部と重ならない領域に配置されている
    請求項１５または１６に記載の半導体装置。
  18. 前記ゲート金属層の下方において、複数の前記ゲート接続部が離散的に配置されており、
    前記高濃度領域は、２つの前記ゲート接続部の間を通って、前記ゲートトレンチ部の前記端部よりも外側まで延伸している
    請求項１７に記載の半導体装置。
  19. 少なくとも一部の前記ゲートトレンチ部は、上面視における形状が直線であり、前記直線の端部が前記ゲート金属層の下方に配置されており、
    前記高濃度領域は、２つの前記直線の端部の間を通って、前記直線の端部よりも外側まで延伸している
    請求項１５から１８のいずれか一項に記載の半導体装置。
  20. 少なくとも一部の前記ゲートトレンチ部は、
    第１方向に延伸する２つの長手部と、
    前記ゲート金属層の下方に設けられ、２つの前記長手部を接続する短手部と
    を有し、
    前記高濃度領域は、２つの前記短手部の間を通って、前記短手部よりも外側まで延伸している
    請求項１５から１９のいずれか一項に記載の半導体装置。
  21. 前記半導体基板は、前記トランジスタ領域に隣接するダイオード領域を有し、
    前記半導体装置は、
    前記ダイオード領域に設けられ、前記エミッタ電極と電気的に接続するダミー導電部を有する第２のダミートレンチ部と、
    前記第２のダミートレンチ部の長手部の端部と前記半導体基板の端部との間に設けられた第２のコンタクト部と
    を備え、
    前記第２のコンタクト部の下方から前記ゲート金属層の下方まで、前記高濃度領域が設けられており、
    前記第１方向と直交する第２方向において、前記ダイオード領域における前記高濃度領域の幅が、前記トランジスタ領域における前記高濃度領域の幅よりも大きい
    請求項１４から２０のいずれか一項に記載の半導体装置。
  22. 前記高濃度領域は、前記第１方向において、前記ゲート金属層よりも外側まで設けられている
    請求項１３から２１のいずれか一項に記載の半導体装置。
  23. 前記半導体装置は、前記第１方向と直交する第２方向において最も外側に位置する前記第１のダミートレンチ部よりも外側に位置し、前記第１方向に延伸する１以上の周辺長手コンタクト部を備え、
    前記高濃度領域は、前記周辺長手コンタクト部に対しても設けられており、
    前記高濃度領域は、前記周辺長手コンタクト部の下方から前記ゲート金属層の下方まで、前記第２方向に延伸して設けられている
    請求項１４から２２のいずれか一項に記載の半導体装置。
JP2019553716A 2017-11-16 2018-09-20 半導体装置 Active JP6777245B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017221127 2017-11-16
JP2017221127 2017-11-16
JP2018113413 2018-06-14
JP2018113413 2018-06-14
PCT/JP2018/034933 WO2019097836A1 (ja) 2017-11-16 2018-09-20 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2019097836A1 true JPWO2019097836A1 (ja) 2020-04-02
JP6777245B2 JP6777245B2 (ja) 2020-10-28

Family

ID=66538574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019553716A Active JP6777245B2 (ja) 2017-11-16 2018-09-20 半導体装置

Country Status (4)

Country Link
US (3) US11158631B2 (ja)
JP (1) JP6777245B2 (ja)
CN (1) CN110574169B (ja)
WO (1) WO2019097836A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6909666B2 (ja) * 2017-07-27 2021-07-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6946219B2 (ja) * 2018-03-23 2021-10-06 株式会社東芝 半導体装置
JP7085975B2 (ja) * 2018-12-17 2022-06-17 三菱電機株式会社 半導体装置
US11276686B2 (en) * 2019-05-15 2022-03-15 Fuji Electric Co., Ltd. Semiconductor device
WO2021070252A1 (ja) * 2019-10-08 2021-04-15 三菱電機株式会社 半導体装置
JP7471192B2 (ja) 2020-10-01 2024-04-19 三菱電機株式会社 半導体装置
JP7456349B2 (ja) 2020-10-08 2024-03-27 三菱電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07135315A (ja) 1993-11-11 1995-05-23 Rohm Co Ltd 半導体装置
JP4765000B2 (ja) 2003-11-20 2011-09-07 富士電機株式会社 絶縁ゲート型半導体装置
JP5596278B2 (ja) 2007-07-10 2014-09-24 富士電機株式会社 トレンチ型絶縁ゲートｍｏｓ半導体装置
JP5973730B2 (ja) 2012-01-05 2016-08-23 ルネサスエレクトロニクス株式会社 Ｉｅ型トレンチゲートｉｇｂｔ
US10217738B2 (en) * 2015-05-15 2019-02-26 Smk Corporation IGBT semiconductor device
US10529839B2 (en) * 2015-05-15 2020-01-07 Fuji Electric Co., Ltd. Semiconductor device
WO2017006711A1 (ja) * 2015-07-07 2017-01-12 富士電機株式会社 半導体装置
US10332990B2 (en) * 2015-07-15 2019-06-25 Fuji Electric Co., Ltd. Semiconductor device
US10056370B2 (en) * 2015-07-16 2018-08-21 Fuji Electric Co., Ltd. Semiconductor device
CN107112358B (zh) * 2015-07-16 2020-10-20 富士电机株式会社 半导体装置及半导体装置的制造方法
CN107636835B (zh) * 2015-12-11 2021-03-19 富士电机株式会社 半导体装置及制造方法
JP6676947B2 (ja) * 2015-12-14 2020-04-08 富士電機株式会社 半導体装置
WO2017141998A1 (ja) * 2016-02-15 2017-08-24 富士電機株式会社 半導体装置
CN107086217B (zh) * 2016-02-16 2023-05-16 富士电机株式会社 半导体装置
WO2017146148A1 (ja) * 2016-02-23 2017-08-31 富士電機株式会社 半導体装置
WO2017155122A1 (ja) * 2016-03-10 2017-09-14 富士電機株式会社 半導体装置
CN107180855B (zh) * 2016-03-11 2022-07-22 富士电机株式会社 半导体装置
JP6834156B2 (ja) * 2016-03-16 2021-02-24 富士電機株式会社 半導体装置および製造方法
CN108604594B (zh) * 2016-08-12 2021-10-08 富士电机株式会社 半导体装置及半导体装置的制造方法
CN108604602B (zh) * 2016-08-12 2021-06-15 富士电机株式会社 半导体装置及半导体装置的制造方法
JP6805655B2 (ja) * 2016-09-07 2020-12-23 富士電機株式会社 半導体装置
JP6881463B2 (ja) * 2016-09-14 2021-06-02 富士電機株式会社 Ｒｃ−ｉｇｂｔおよびその製造方法
DE112017000689T5 (de) * 2016-09-14 2018-10-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren dafür
US10559663B2 (en) * 2016-10-14 2020-02-11 Fuji Electric Co., Ltd. Semiconductor device with improved current flow distribution
US10636877B2 (en) * 2016-10-17 2020-04-28 Fuji Electric Co., Ltd. Semiconductor device
WO2018074425A1 (ja) * 2016-10-17 2018-04-26 富士電機株式会社 半導体装置
CN109075199B (zh) * 2016-10-17 2021-08-31 富士电机株式会社 半导体装置
EP3324443B1 (en) * 2016-11-17 2019-09-11 Fuji Electric Co., Ltd. Semiconductor device
JP6648838B2 (ja) * 2016-11-17 2020-02-14 富士電機株式会社 半導体装置
CN109891595B (zh) * 2017-05-31 2022-05-24 富士电机株式会社 半导体装置
JP6958093B2 (ja) * 2017-08-09 2021-11-02 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
WO2019097836A1 (ja) 2019-05-23
US20220045047A1 (en) 2022-02-10
US20230307446A1 (en) 2023-09-28
US20200058645A1 (en) 2020-02-20
JP6777245B2 (ja) 2020-10-28
CN110574169B (zh) 2023-06-23
US11631665B2 (en) 2023-04-18
US11158631B2 (en) 2021-10-26
CN110574169A (zh) 2019-12-13

Similar Documents

Publication Publication Date Title
JP7010275B2 (ja) 半導体装置
JP6777245B2 (ja) 半導体装置
US10700059B2 (en) Semiconductor device
JP6844147B2 (ja) 半導体装置
JP6801324B2 (ja) 半導体装置
JP6881599B2 (ja) 半導体装置
JP6406454B2 (ja) 半導体装置
JP2024073632A (ja) 半導体装置
JP6958011B2 (ja) 半導体装置および半導体装置の製造方法
JP6540906B2 (ja) 半導体装置
JP6679892B2 (ja) 半導体装置
JP7435672B2 (ja) 半導体装置
US9111990B1 (en) Semiconductor device
JPWO2018074425A1 (ja) 半導体装置
JP2017028236A (ja) 半導体装置
US20220045048A1 (en) Semiconductor apparatus
JP2020191441A (ja) 超接合半導体装置および超接合半導体装置の製造方法
JP7327672B2 (ja) 半導体装置
US20240047541A1 (en) Semiconductor device
WO2023145071A1 (ja) 半導体装置および半導体装置の製造方法
JP2024029584A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191023

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200921

R150 Certificate of patent or registration of utility model

Ref document number: 6777245

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250