JPWO2016093178A1 - 離型フィルムおよび半導体パッケージの製造方法 - Google Patents

離型フィルムおよび半導体パッケージの製造方法 Download PDF

Info

Publication number
JPWO2016093178A1
JPWO2016093178A1 JP2016563660A JP2016563660A JPWO2016093178A1 JP WO2016093178 A1 JPWO2016093178 A1 JP WO2016093178A1 JP 2016563660 A JP2016563660 A JP 2016563660A JP 2016563660 A JP2016563660 A JP 2016563660A JP WO2016093178 A1 JPWO2016093178 A1 JP WO2016093178A1
Authority
JP
Japan
Prior art keywords
release film
resin
mold
antistatic
release
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016563660A
Other languages
English (en)
Other versions
JP6515934B2 (ja
Inventor
渉 笠井
渉 笠井
政己 鈴木
政己 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd filed Critical Asahi Glass Co Ltd
Publication of JPWO2016093178A1 publication Critical patent/JPWO2016093178A1/ja
Application granted granted Critical
Publication of JP6515934B2 publication Critical patent/JP6515934B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C33/00Moulds or cores; Details thereof or accessories therefor
    • B29C33/56Coatings, e.g. enameled or galvanised; Releasing, lubricating or separating agents
    • B29C33/60Releasing, lubricating or separating agents
    • B29C33/62Releasing, lubricating or separating agents based on polymers or oligomers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Laminated Bodies (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

高温環境下であっても優れた帯電防止作用があり、透明性に優れる離型フィルムおよび該離型フィルムを用いた半導体パッケージの製造方法の提供。半導体素子を金型内に配置し、硬化性樹脂で封止して樹脂封止部を形成する半導体パッケージの製造において、金型の硬化性樹脂が接する面に配置される離型フィルムであって、樹脂封止部の形成時に硬化性樹脂と接する離型性基材2(ただし、帯電防止剤を含まない。)と、樹脂封止部の形成時に金型と接する帯電防止層3とを備え、帯電防止層3が、導電性重合体および導電性金属酸化物からなる群から選ばれる少なくとも1種の帯電防止剤を含み、全光線透過率が80%以上である離型フィルム。

Description

本発明は、半導体素子を金型内に配置し、硬化性樹脂で封止して樹脂封止部を形成する半導体パッケージの製造において、金型のキャビティ面に配置される離型フィルムおよび該離型フィルムを用いた半導体パッケージの製造方法に関する。
半導体素子は通常、外気からの遮断・保護のため樹脂で封止され、パッケージと呼ばれる成形品として基板上に実装されている。半導体素子の封止には、エポキシ樹脂等の熱硬化性樹脂等の硬化性樹脂が用いられる。半導体素子の封止方法としては、たとえば、半導体素子が実装された基板を、該半導体素子が金型のキャビティ内の所定の場所に位置するように配置し、キャビティ内に硬化性樹脂を充填して硬化させる、いわゆるトランスファ成形法または圧縮成形法が知られている。
従来、パッケージは、硬化性樹脂の流路であるランナーを介して連結した1素子毎のパッケージ成形品として成形されている。この場合、金型からのパッケージの離型性向上は、金型構造の調整、硬化性樹脂への離型剤の添加等によりなされることが多い。一方、パッケージの小型化、多ピン化の要請からBGA方式やQFN方式、さらにはウエハレベルCSP(WL−CSP)方式のパッケージが増加している。QFN方式では、スタンドオフの確保および端子部への樹脂バリ発生を防止するため、またBGA方式およびWL−CSP方式では、金型からのパッケージの離型性向上のため、金型のキャビティ面に離型フィルムが配置されることが多い。
金型のキャビティ面への離型フィルムの配置は、一般的に、巻き重ねられた状態の長尺の離型フィルムを巻出ロールから巻き出し、巻出ロールおよび巻取ロールによって引っ張られた状態で金型上に供給し、真空でキャビティ面に吸着せしめることによって行われる。また、最近では、予め金型に合わせてカットした短尺の離型フィルムを金型に供給することも行われている(特許文献1)。
離型フィルムとしては、樹脂フィルムが一般的に用いられている。しかし、かかる離型フィルムは帯電しやすい問題がある。たとえばロール状に巻き取られた状態の離型フィルムを巻き出して使用する場合、離型フィルムの剥離時に静電気が発生し、離型フィルムが帯電する。この場合、製造雰囲気下に存在する粉塵等の異物が帯電した離型フィルムに付着してパッケージの形状異常(バリ発生、異物付着等)や金型汚れの原因になる。また、帯電した離型フィルムが半導体素子に接触した際に、放電により半導体素子が破壊される懸念がある。とりわけ、半導体素子の封止装置として顆粒樹脂を採用する装置が増えており(たとえば特許文献2)、離型フィルムに顆粒樹脂から発生する粉じんが付着することによる形状異常や金型汚れは無視できなくなっている。
また、近年はパッケージの薄型化や、放熱性の向上の要請から、半導体素子をフリップチップ接合し、半導体素子の背面を露出させるパッケージが増えてきている。この工程はモールドアンダーフィル(Molded Underfill;MUF)工程と呼ばれる。MUF工程では、半導体素子の保護とマスキングのために、離型フィルムと半導体素子とが直接接触した状態で封止が行われる(たとえば特許文献3)。離型フィルムが帯電しやすいと、硬化した硬化性樹脂と離型フィルムとを剥離する際に、離型フィルムが帯電し、次いで放電が生じて、半導体素子が破壊される懸念がある。
この対策として、(1)離型フィルムが金型に運ばれる前に、高電圧が印加された電極間を通して、イオン化されたエアーを離型フィルムに吹き付けて除電する方法(特許文献4)、(2)カーボンブラックを含有させて離型フィルムの表面抵抗値を下げる方法(特許文献5)、(3)離型フィルムを構成する基材に帯電防止剤を塗工し、さらに架橋型アクリル系粘着剤を塗工し架橋させて、離型フィルムに離型層を設ける方法(特許文献6)等が提案されている。(3)の方法において、帯電防止剤としては、第4級アンモニウム塩を有するカチオン性帯電防止剤が、帯電防止性に優れるため好適であるとされている。
特開2009−272398号公報 特開2008−279599号公報 特開2013−123063号公報 特開2000−252309号公報 特開2002−280403号公報 特開2005−166904号公報
しかし、(1)の方法では、離型フィルムは除電されるが、エアーによる埃の巻き上げのリスクが高まるうえ、離型フィルムと半導体素子との接触時に離型フィルムが帯電するために、剥離時の帯電−放電を防ぐことはできない。
(2)の方法では、表面抵抗値を充分に下げるだけのカーボンブラックを含有すると、離型フィルムの透明性が失われ、離型フィルム越しの金型視認ができなくなる、カーボンブラックが脱落して金型を汚す、等の問題がある。離型フィルム越しの金型視認ができないと、金型上での離型フィルムの位置ずれやそれに伴う吸着不良が生じやすい。
(3)の方法では、封止工程(たとえば180℃)で、離型フィルムの帯電防止作用が失われる問題がある。
本発明の目的は、高温環境下(たとえば180℃)であっても優れた帯電防止作用があり、透明性に優れる離型フィルムおよび該離型フィルムを用いた半導体パッケージの製造方法を提供することにある。
本発明は、以下の[1]〜[15]の構成を有する離型フィルムおよび半導体パッケージの製造方法を提供する。
[1]半導体素子を金型内に配置し、硬化性樹脂で封止して樹脂封止部を形成する半導体パッケージの製造において、金型の硬化性樹脂が接する面に配置される離型フィルムであって、
樹脂封止部の形成時に硬化性樹脂と接する離型性基材と、前記樹脂封止部の形成時に金型と接する帯電防止層とを備え、
前記帯電防止層が、導電性重合体および導電性金属酸化物からなる群から選ばれる少なくとも1種の帯電防止剤を含み、
全光線透過率が80%以上であることを特徴とする離型フィルム。
[2]以下の測定方法で測定される封止後フィルム帯電圧が200V以下である、[1]の離型フィルム。
(封止後フィルム帯電圧の測定方法)
13cm×13cmの第一のステンレス板上に、13cm×13cm、厚さ100μmのアルミニウム箔(JIS H4000:2006のAIN30P)を乗せ、その上に、スペーサとして、10cm×12cm、厚さ125μmのポリイミドフィルムの中央を8cm×10cmの大きさでくりぬいたものを乗せ、さらに前記ポリイミドフィルムのくりぬいた部分に、硬化性樹脂として半導体封止用エポキシ樹脂 スミコンEME G770H typeF ver.GR(住友ベークライト社製)の2.7gを播く。その上に、13cm×13cmの前記離型フィルムを、事前に除電をしてから、帯電防止層側と反対面が前記硬化性樹脂に接触するように載置し、その上にさらに13cm×13cmの第二のステンレス板を乗せ、サンプルとする。
以上の手順で作製したサンプルを、プレス機にて、温度180℃、圧力1MPa、時間3分間でプレスし、プレス機から取り出したのち、全体を180℃のホットプレートに乗せ、第二のステンレス板を取り除いた後、離型フィルムを5秒かけて剥離する。その後5秒以内に、剥離した離型フィルムの、硬化性樹脂に接触していた側の帯電圧を、表面電位計を用い、離型フィルムと測定端子の距離を3cmに固定して測定する。
[3]前記帯電防止層の表面抵抗値が1010Ω/□以下である、[1]または[2]の離型フィルム。
[4]前記帯電防止層側の表面の算術平均粗さRaが0.2〜2.5μmである、[1]〜[3]のいずれかの離型フィルム。
[5]前記帯電防止層の厚さが100〜1,000nmである、[1]〜[4]のいずれかの離型フィルム。
[6]前記帯電防止層が、前記帯電防止剤と樹脂バインダとを含む、[1]〜[5]のいずれかの離型フィルム。
[7]前記樹脂バインダが、アクリル樹脂、シリコーン樹脂、ウレタン樹脂、ポリエステル樹脂、ポリアミド樹脂、酢酸ビニル樹脂、エチレン−酢酸ビニル共重合体、エチレン−ビニルアルコール共重合体、クロロトリフロロエチレン−ビニルアルコール共重合体およびテトラフロロエチレン−ビニルアルコール共重合体からなる群から選ばれる少なくとも1種からなる、[6]の離型フィルム。
[8]前記帯電防止剤の含有量が、前記樹脂バインダに対して3〜50質量%である、[6]または[7]の離型フィルム。
[9]前記離型性基材側の表面の算術平均粗さRaが0.1〜2.5μmである、[1]〜[8]のいずれかの離型フィルム。
[10]前記離型性基材の厚さが12〜100μmである、[1]〜[9]のいずれかの離型フィルム。
[11]前記離型性基材が単層または多層構造の透明樹脂体からなり、少なくとも硬化性樹脂と接する表面を構成する層が離型性透明樹脂からなる、[1]〜[10]のいずれかの離型フィルム。
[12]前記離型性基材が、離型性透明樹脂からなる単層構造体である、[11]の離型フィルム。
[13]前記離型性透明樹脂が、フッ素樹脂、ポリメチルペンテン、シンジオタクチックポリスチレンまたはシリコーン樹脂である、[11]または[12]の離型フィルム。
[14]前記離型性透明樹脂がエチレン−テトラフルオロエチレン共重合体である、[11]または[12]の離型フィルム。
[15]半導体素子と、前記半導体素子を封止する、硬化した硬化性樹脂からなる樹脂封止部とを有する半導体パッケージの製造方法であって、
金型の硬化性樹脂が接する面に、[1]〜[14]のいずれかの離型フィルムを配置する工程と、
半導体素子が実装された基板を前記金型内に配置し、前記金型内の空間に硬化性樹脂を満たして硬化させて樹脂封止部を形成することにより、前記半導体素子が実装された基板と前記樹脂封止部とを有する封止体を得る工程と、
前記封止体を前記金型から離型する工程と、
を含むことを特徴とする半導体パッケージの製造方法。
本発明の離型フィルムは、高温環境下(たとえば180℃)であっても優れた帯電防止作用があり、透明性に優れる。
本発明の離型フィルムの第1実施形態を示す概略断面図である。 本発明の離型フィルムの第2実施形態を示す概略断面図である。 本発明の半導体パッケージの製造方法により製造する半導体パッケージの一例を示す略断面図である。 本発明の半導体パッケージの製造方法により製造する半導体パッケージの他の一例を示す概略断面図である。 本発明の半導体パッケージの製造方法の第1実施形態における工程(α1)〜(α3)を模式的に説明する断面図である。 本発明の半導体パッケージの製造方法の第1実施形態における工程(α4)を模式的に説明する断面図である。 本発明の半導体パッケージの製造方法の第1実施形態における工程(α4)を模式的に説明する断面図である。 本発明の半導体パッケージの製造方法の第2実施形態における工程(β1)を示す断面図である。 本発明の半導体パッケージの製造方法の第2実施形態における工程(β2)〜(β3)を示す断面図である。 本発明の半導体パッケージの製造方法の第2実施形態における工程(β4)を示す断面図である。 本発明の半導体パッケージの製造方法の第2実施形態における工程(β5)を示す断面図である。
以下の用語の定義は、本明細書および特許請求の範囲にわたって適用される。
樹脂における「単位」は、当該樹脂を構成する構成単位(モノマー単位)を示す。
「フッ素樹脂」とは、構造中にフッ素原子を含む樹脂を示す。
本発明の離型フィルムは、半導体素子を金型内に配置し、硬化性樹脂で封止して樹脂封止部を形成する半導体パッケージの製造において、金型の硬化性樹脂が接する面に配置されるフィルムである。本発明の離型フィルムは、たとえば、半導体パッケージの樹脂封止部を形成する際に、該樹脂封止部の形状に対応する形状のキャビティを有する金型のキャビティ面を覆うように配置され、形成した樹脂封止部と金型のキャビティ面との間に配置されることによって、得られた半導体パッケージの金型からの離型を容易にする。
以下、本発明の離型フィルムの詳細を説明する。
本発明の離型フィルムは、樹脂封止部の形成時に硬化性樹脂と接する離型性基材と、前記樹脂封止部の形成時に金型と接する帯電防止層とを備える。
離型性基材は、単層構造または多層構造の透明樹脂体からなり、少なくとも硬化性樹脂と接する表面を構成する層が離型性透明樹脂からなる。本発明において、「離型性透明樹脂」とは、離型性があり、かつ離型フィルムの全光線透過率が80%以上となるに十分な透明性がある樹脂をいう。また、「離型性がある」とは、当該樹脂のみからなる層が離型層として機能し得ることを意味する。
帯電防止層は、帯電防止剤である導電性重合体のみから構成されていてもよいが、帯電防止剤と樹脂バインダを含む層からなることが好ましい。帯電防止剤と樹脂バインダを含む帯電防止層は、帯電防止剤と樹脂バインダと溶剤等の液状媒体とを含む塗工液を離型性基材の片面に塗布し、液状媒体を除去して、形成されることが好ましい。また、帯電防止剤と樹脂バインダとを含むフィルムを離型性基材の片面に積層して形成することもできる。
〔第1実施形態の離型フィルム〕
図1は、本発明の離型フィルムの第1実施形態を示す概略断面図である。
第1実施形態の離型フィルム1は、樹脂封止部の形成時に硬化性樹脂と接する離型性基材2と、前記樹脂封止部の形成時に金型と接する帯電防止層3とを備える。離型性基材2は、単層構造である。
離型フィルム1は、半導体パッケージの製造時に、離型性基材2側の表面2aを金型のキャビティに向けて配置され、樹脂封止部の形成時に硬化性樹脂と接触する。また、この時、帯電防止層3側の表面3aは金型のキャビティ面に密着する。この状態で硬化性樹脂を硬化させることにより、金型のキャビティの形状に対応した形状の樹脂封止部が形成される。
(全光線透過率)
離型フィルム1の全光線透過率は、80%以上であり、85%以上が好ましい。全光線透過率が80%以上であれば、実際に半導体封止装置に離型フィルム1をセットする際に、離型フィルム1越しに金型の位置を認識しやすい。そのため、離型フィルム1と金型との位置合わせが容易であり、離型フィルムを固定する真空吸着孔と離型フィルムの位置とがずれる吸着エラーが生じにくい。また、金型と離型フィルム1との間に異物を噛みこんだ場合に目視で確認できるため、離型フィルム1越しに異物の形状が樹脂封止部に転写された不良品が出る確率が低くなる。
該全光線透過率の上限は特に設定されないが、99%以下であるとよい。
(離型性基材)
離型性基材2としては、離型性透明樹脂を含むもの(ただし、帯電防止剤を含まない。)が挙げられる。
離型性透明樹脂としては、離型性、半導体パッケージの封止温度(たとえば180℃)における耐熱性、金型追従性に優れる点で、フッ素樹脂、ポリメチルペンテン、シンジオタクチックポリスチレン、離型性のシリコーン樹脂等が好ましい。中でも、離型性に優れる点で、フッ素樹脂、ポリメチルペンテン、シンジオタクチックポリスチレンが好ましく、フッ素樹脂が特に好ましい。これらの樹脂は、1種を単独で用いてもよく、2種以上を併用してもよい。
フッ素樹脂としては、離型性および耐熱性に優れる点から、フルオロオレフィン系重合体が好ましい。フルオロオレフィン系重合体は、フルオロオレフィンに基づく単位を有する重合体である。フルオロオレフィン系重合体は、フルオロオレフィンに基づく単位以外の単位をさらに有してもよい。
フルオロオレフィンとしては、テトラフルオロエチレン(以下、「TFE」ともいう。)、フッ化ビニル、フッ化ビニリデン、トリフルオロエチレン、ヘキサフルオロプロピレン、クロロトリフルオロエチレン等が挙げられる。フルオロオレフィンは、1種を単独で用いてもよく、2種以上を併用してもよい。
フルオロオレフィン系重合体としては、エチレン−テトラフルオロエチレン共重合体(ETFE)、テトラフルオロエチレン−ヘキサフルオロプロピレン共重合体(FEP)、テトラフルオロエチレン−ペルフルオロ(アルキルビニルエーテル)共重合体(PFA)、テトラフルオロエチレン−ヘキサフルオロプロピレン−ビニリデンフルオリド共重合体(THV)等が挙げられる。フルオロオレフィン系重合体は、1種を単独で用いてもよく、2種以上を併用してもよい。
フルオロオレフィン系重合体としては、高温での伸びが大きい点から、ETFEが特に好ましい。ETFEは、TFEに基づく単位(以下、「TFE単位」ともいう。)と、エチレンに基づく単位(以下、「E単位」ともいう。)とを有する共重合体である。
ETFEとしては、TFE単位と、E単位と、TFEおよびエチレン以外の第3のモノマーに基づく単位とを有する重合体が好ましい。第3のモノマーに基づく単位の種類や含有量によってETFEの結晶化度、ひいては離型性基材2の引張特性を調整しやすい。たとえば第3のモノマー(特にフッ素原子を有するモノマー)に基づく単位を有することで、高温(特に180℃前後)における引張強伸度が向上する。
第3のモノマーとしては、フッ素原子を有するモノマーと、フッ素原子を有しないモノマーとが挙げられる。
フッ素原子を有するモノマーとしては、下記のモノマー(a1)〜(a5)が挙げられる。
モノマー(a1):炭素数2または3のフルオロオレフィン類。
モノマー(a2):X(CFCY=CH(ただし、X、Yは、それぞれ独立に水素原子またはフッ素原子であり、nは2〜8の整数である。)で表される含フッ素モノマー。
モノマー(a3):フルオロビニルエーテル類。
モノマー(a4):官能基含有フルオロビニルエーテル類。
モノマー(a5):脂肪族環構造を有する含フッ素モノマー。
モノマー(a1)としては、フルオロエチレン類(トリフルオロエチレン、フッ化ビニリデン、フッ化ビニル、クロロトリフルオロエチレン等)、フルオロプロピレン類(ヘキサフルオロプロピレン(以下、「HFP」ともいう。)、2−ヒドロペンタフルオロプロピレン等)等が挙げられる。
モノマー(a2)としては、nが2〜6のモノマーが好ましく、nが2〜4のモノマーが特に好ましい。また、Xがフッ素原子、Yが水素原子であるモノマー、すなわち(ペルフルオロアルキル)エチレンが特に好ましい。
モノマー(a2)の具体例としては、下記の化合物が挙げられる。
CFCFCH=CH
CFCFCFCFCH=CH((ペルフルオロブチル)エチレン。以下、「PFBE」ともいう。)、
CFCFCFCFCF=CH
CFHCFCFCF=CH
CFHCFCFCFCF=CH等。
モノマー(a3)の具体例としては、下記の化合物が挙げられる。なお、下記のうちジエンであるモノマーは環化重合し得るモノマーである。
CF=CFOCF
CF=CFOCFCF
CF=CF(CFCF(ペルフルオロ(プロピルビニルエーテル)。以下、「PPVE」ともいう。)、
CF=CFOCFCF(CF)O(CFCF
CF=CFO(CFO(CFCF
CF=CFO(CFCF(CF)O)(CFCF
CF=CFOCFCF(CF)O(CFCF
CF=CFOCFCF=CF
CF=CFO(CFCF=CF等。
モノマー(a4)の具体例としては、下記の化合物が挙げられる。
CF=CFO(CFCOCH
CF=CFOCFCF(CF)O(CFCOCH
CF=CFOCFCF(CF)O(CFSOF等。
モノマー(a5)の具体例としては、ペルフルオロ(2,2−ジメチル−1,3−ジオキソール)、2,2,4−トリフルオロ−5−トリフルオロメトキシ−1,3−ジオキソール、ペルフルオロ(2−メチレン−4−メチル−1,3−ジオキソラン)等が挙げられる。
フッ素原子を有しないモノマーとしては、下記のモノマー(b1)〜(b4)が挙げられる。
モノマー(b1):オレフィン類。
モノマー(b2):ビニルエステル類。
モノマー(b3):ビニルエーテル類。
モノマー(b4):不飽和酸無水物。
モノマー(b1)の具体例としては、プロピレン、イソブテン等が挙げられる。
モノマー(b2)の具体例としては、酢酸ビニル等が挙げられる。
モノマー(b3)の具体例としては、エチルビニルエーテル、ブチルビニルエーテル、シクロヘキシルビニルエーテル、ヒドロキシブチルビニルエーテル等が挙げられる。
モノマー(b4)の具体例としては、無水マレイン酸、無水イタコン酸、無水シトラコン酸、無水ハイミック酸(5−ノルボルネン−2,3−ジカルボン酸無水物)等が挙げられる。
第3のモノマーは、1種を単独で用いてもよく、2種以上を併用してもよい。
第3のモノマーとしては、結晶化度を調整しやすい点、第3のモノマー(特にフッ素原子を有するモノマー)に基づく単位を有することで高温(特に180℃前後)における引張強伸度に優れる点から、モノマー(a2)、HFP、PPVE、酢酸ビニルが好ましく、HFP、PPVE、CFCFCH=CH、PFBEがより好ましく、PFBEが特に好ましい。すなわち、ETFEとしては、TFE単位と、E単位と、PFBEに基づく単位とを有する共重合体が特に好ましい。
ETFEにおいて、TFE単位と、E単位とのモル比(TFE単位/E単位)は、80/20〜40/60が好ましく、70/30〜45/55がより好ましく、65/35〜50/50が特に好ましい。TFE単位/E単位が前記範囲内であれば、ETFEの耐熱性および機械的強度に優れる。
ETFE中の第3のモノマーに基づく単位の割合は、ETFEを構成する全単位の合計(100モル%)に対して0.01〜20モル%が好ましく、0.10〜15モル%がより好ましく、0.20〜10モル%が特に好ましい。第3のモノマーに基づく単位の割合が前記範囲内であれば、ETFEの耐熱性および機械的強度に優れる。
第3のモノマーに基づく単位がPFBEに基づく単位を含む場合、PFBEに基づく単位の割合は、ETFEを構成する全単位の合計(100モル%)に対して0.5〜4.0モル%が好ましく、0.7〜3.6モル%がより好ましく、1.0〜3.6モル%が特に好ましい。PFBEに基づく単位の割合が前記範囲内であれば、離型フィルムの180℃における引張弾性率を前記範囲内に調整できる。また、高温(特に180℃前後)における引張強伸度が向上する。
ETFEの溶融流量(MFR)は、2〜40g/10分が好ましく、5〜30g/10分がより好ましく、10〜20g/10分が特に好ましい。MFRは、分子量の目安であり、MFRが大きいほど、分子量が小さい傾向がある。ETFEのMFRが前記範囲内であれば、ETFEの成形性が向上し、離型フィルムの機械的強度に優れる。
ETFEのMFRは、ASTM D3159に準拠して、荷重49N、297℃にて測定される値である。
離型性基材2は、離型性透明樹脂のみからなるものでもよく、離型性透明樹脂に加えて、離型性透明樹脂以外の成分をさらに含有してもよい。
たとえば、透明性、および離型性基材2と帯電防止層3との密着性を損なわない範囲で、離型性透明樹脂以外の離型成分を含有してもよい。該離型成分としては、シリコーンオイル、フッ素系界面活性剤等が挙げられる。
本発明の有用性の点では、離型性基材2は、帯電防止剤を含まないことが好ましい。
離型性基材2としては、フッ素樹脂を含む層が好ましく、フッ素樹脂のみからなる層が特に好ましい。この場合、離型フィルム1は、離型性に優れ、また、成形時の金型の温度(典型的には150〜180℃)に耐え得る耐熱性、硬化性樹脂の流動や加圧力に耐え得る強度等を充分に有し、高温における伸びにも優れる。
離型性基材2の、樹脂封止部の形成時に硬化性樹脂と接する面、すなわち離型フィルム1の離型性基材2側の表面2aは、平滑でもよく凹凸が形成されていてもよい。離型性に優れる点では、凹凸が形成されていることが好ましい。
凹凸が形成されている場合の表面形状は、複数の凸部および/または凹部がランダムに分布した形状でもよく、複数の凸部および/または凹部が規則的に配列した形状でもよい。複数の凸部および/または凹部の形状や大きさは、同じでもよく異なってもよい。
凸部としては、離型フィルムの表面に延在する長尺の凸条、点在する突起等が挙げられ、凹部としては、離型フィルムの表面に延在する長尺の溝、点在する穴等が挙げられる。
凸条または溝の形状としては、直線、曲線、折れ曲がり形状等が挙げられる。離型フィルム表面においては、複数の凸条または溝が平行に存在して縞状をなしていてもよい。凸条または溝の、長手方向に直交する方向の断面形状としては、三角形(V字形)等の多角形、半円形等が挙げられる。
突起または穴の形状としては、三角錐形、四角錐形、六角錐形等の多角錐形、円錐形、半球形、多面体形、その他各種不定形等が挙げられる。
表面2aの算術平均粗さRaは、0.1〜2.5μmが好ましく、0.2〜2.0μmが特に好ましい。表面2aの算術平均粗さRaが前記範囲の下限値以上であれば、形成される樹脂封止部の樹脂流れ跡(フローマーク)が目立たない。表面2aの算術平均粗さRaが前記範囲の上限値以下であれば、樹脂封止部の形成後に、樹脂封止部に施すマーキングの視認性がより優れる。
離型性基材2の帯電防止層3側の表面の算術平均粗さRaは、0.2〜2.5μmが好ましく、0.2〜2.0μmが特に好ましい。帯電防止層3側の表面の算術平均粗さRaが前記の範囲内であれば、離型性基材2上に帯電防止層3を形成した場合に、帯電防止層3の離型性基材2側とは反対側の表面、つまり離型フィルム1の帯電防止層3側の表面3aの算術平均粗さRaが後述の範囲内となりやすい。
算術平均粗さRaは、JIS B0601:2013(ISO 4287:1997,Amd.1:2009)に基づき測定される値である。粗さ曲線用の基準長さlr(カットオフ値λc)は0.8mmとする。
離型性基材2の厚さは、12〜100μmであることが好ましく、25〜75μmが特に好ましい。離型性基材2の厚さが前記範囲の下限値以上であれば、離型性基材2の「折れ」による帯電防止層3の「割れ」が発生しにくく、帯電防止性が損なわれにくい。また、離型フィルム1の取り扱い(たとえばロール・トゥ・ロールでの扱い)が容易であり、離型フィルム1を引っ張りながら金型のキャビティを覆うように配置する際に、しわが発生しにくい。離型性基材2の厚さが前記範囲の上限値以下であれば、帯電防止層3による帯電防止効果が、離型性基材2側の表面(封止面)まで充分に及ぶ。また、離型フィルム1が容易に変形可能で、金型追従性に優れる。
(帯電防止層)
帯電防止層3は、導電性重合体および導電性金属酸化物からなる群から選ばれる少なくとも1種の帯電防止剤(以下、「帯電防止剤(I)」ともいう。)を含む。
導電性重合体とは、重合体の骨格を伝って、電子が移動し、拡散する重合体である。導電性重合体としては、たとえばポリアニリン系重合体、ポリアセチレン系重合体、ポリパラフェニレン系重合体、ポリピロール系重合体、ポリチオフェン系重合体、ポリビニルカルバゾール系重合体等が挙げられる。
導電性重合体の質量平均分子量は、20,000〜500,000が好ましく、40,000〜200,000が特に好ましい。導電性重合体の質量平均分子量が前記範囲外であると(すなわち、20,000未満または500,000を超える場合)、導電性重合体の水に対する分散安定性が低下する場合がある。質量平均分子量は、たとえば、ウォーターズ社製ultrahydrogel500カラム等を使用したゲル透過クロマトグラフィ(GPC)で測定される。
導電性金属酸化物としては、たとえば錫ドープ酸化インジウム、アンチモンドープ酸化錫、リンドープ酸化錫、アンチモン酸亜鉛、酸化アンチモン等が挙げられる。
帯電防止剤(I)は、1種を単独で用いてもよく、2種以上を併用してもよい。
帯電防止剤(I)としては、耐熱性および導電性に優れる点で、ポリアニリン系重合体、ポリピロール系重合体、ポリチオフェン系重合体が好ましい。
帯電防止層3において、帯電防止剤(I)は、樹脂バインダ中に分散していることが好ましい。すなわち、帯電防止層3は、樹脂バインダ中に帯電防止剤(I)が分散した層であることが好ましい。
樹脂バインダとしては、封止工程での熱(たとえば180℃)に耐えられる耐熱性を有するものであれば特に制限されない。耐熱性に優れることから、樹脂バインダは、アクリル樹脂、シリコーン樹脂、ウレタン樹脂、ポリエステル樹脂、ポリアミド樹脂、酢酸ビニル樹脂、エチレン−酢酸ビニル共重合体、エチレン−ビニルアルコール共重合体、クロロトリフロロエチレン−ビニルアルコール共重合体およびテトラフロロエチレン−ビニルアルコール共重合体からなる群から選ばれる少なくとも1種を含むことが好ましい。中でも、機械的強度に優れる点で、アクリル樹脂、シリコーン樹脂、ウレタン樹脂、ポリエステル樹脂、ポリアミド樹脂、酢酸ビニル樹脂、エチレン−酢酸ビニル共重合体、エチレン−ビニルアルコール共重合体、クロロトリフロロエチレン−ビニルアルコール共重合体、テトラフロロエチレン−ビニルアルコール共重合体のいずれか1種(たとえばアクリル樹脂のみ)からなることが好ましい。
樹脂バインダとしては、耐熱性や帯電防止剤(I)の分散性に優れる点から、ポリエステル樹脂、アクリル樹脂が特に好ましい。
帯電防止層3において、樹脂バインダは、架橋されていてもよい。樹脂バインダが架橋されていると、架橋されていない場合に比べて、耐熱性が優れる。
帯電防止層3は、本発明の効果を損なわない範囲で、帯電防止剤(I)以外の帯電防止剤をさらに含んでもよい。
他の帯電防止剤としては、たとえば湿度依存性の帯電防止剤が挙げられる。湿度依存性の帯電防止剤は、それ自体は導電性を有しない帯電防止剤であり、たとえば側基に4級アンモニウム塩基を有するカチオン系共重合体、ポリスチレンスルホン酸を含むアニオン系高分子、ポリエーテルエステルアミド、エチレンオキサイド−エピクロルヒドリンオリゴマー、ポリエーテルエステル等を含む非イオン系高分子、シリケートオリゴマー等が挙げられる。これらは、空気中の水分を吸着し、水分を介して電荷を逃がすことで帯電を防止している。しかし、100℃以上の高温においては、吸着していた水分が脱離するため、電荷を逃がすことができずに帯電防止性が失われる。
一方、帯電防止剤(I)は、それ自体が導電性を有するため、帯電防止剤(I)によって得られる帯電防止作用は、湿度に依存せず(非湿度依存性)、100℃以上の高温においても発揮される。
帯電防止層3には、帯電防止性および透明性を損なわない範囲で、帯電防止剤以外の添加剤が含まれていてもよい。該添加剤としては、金型との離型性を向上させる滑剤、着色剤、カップリング剤等が挙げられる。滑剤としては、熱可塑性樹脂からなるマイクロビーズ、ヒュームドシリカ、ポリテトラフルオロエチレン(PTFE)微粒子等が挙げられる。着色剤としては、各種の有機、無機の着色剤を用いることができ、たとえばコバルトブルー、べんがら、シアニンブルー等が挙げられる。カップリング剤としては、シランカップリング剤、チタネートカップリング剤等が挙げられる。
帯電防止層3中の帯電防止剤(I)の含有量は、帯電防止層3の表面抵抗値が1010Ω/□以下となる量が好ましい。帯電防止層3の表面抵抗値は、10Ω/□以下が特に好ましい。該表面抵抗値が前記の上限値以下であると、半導体パッケージと離型フィルム1とを剥離する際の離型性基材2の帯電を充分に中和し、見掛け上の帯電を0にできる。帯電防止層3の下限は特に制限されないが、10Ω/□以上が好ましい。
帯電防止層3が、樹脂バインダ中に帯電防止剤(I)が分散した層である場合、帯電防止剤(I)の含有量は、樹脂バインダ(100質量%)に対し、3〜50質量%が好ましく、5〜20質量%が特に好ましい。帯電防止剤(I)の含有量が前記範囲の下限値以上であれば、帯電防止剤(I)の種類にもよるが、帯電防止層3の表面抵抗値が前記の上限値以下となりやすい。帯電防止剤(I)の含有量が前記範囲の上限値以下であれば、帯電防止層3と離型性基材との密着性が優れる。
帯電防止層3中の湿度依存性の帯電防止剤の含有量は、特に限定されないが、コスト、分散性等を考慮すると、帯電防止剤(I)(100質量%)に対し、10質量%以下が好ましく、0質量%が特に好ましい。すなわち、帯電防止層3は、湿度依存性の帯電防止剤を含まないことが特に好ましい。
帯電防止層3の厚さは、100〜1,000nmが好ましく、200〜800nmが特に好ましい。帯電防止層3の厚さが前記範囲の下限値以上であれば、帯電防止層3が連続した塗膜となりやすく、優れた帯電防止性が得られやすい。該厚さが前記範囲の上限値以下であれば、帯電防止層3のはがれが起きにくい。
帯電防止層3の、離型性基材2側とは反対側の表面、つまり離型フィルム1の帯電防止層3側の表面3aの算術平均粗さRaは、0.2〜2.5μmが好ましく、0.2〜2.0μmが特に好ましい。表面3aの算術平均粗さRaが前記範囲の下限値以上であれば、表面3aと金型がブロッキングを起こしにくく、ブロッキングによるシワが生じにくい。表面3aの算術平均粗さRaが前記範囲の上限値以下であれば、帯電防止層3を形成する際に、帯電防止層3の表面付近に樹脂バインダの膜(帯電防止剤(I)を含まない膜)が形成されにくく、帯電防止性が充分に発揮されやすい。
(封止後フィルム帯電圧)
離型フィルム1は、以下の測定方法で測定される封止後フィルム帯電圧が200V以下であることが好ましく、100V以下が特に好ましい。
該封止後フィルム帯電圧は、樹脂封止部を形成した後に樹脂封止部と離型フィルムとを剥離する際の離型フィルムの帯電しにくさを示す指標である。封止後フィルム帯電圧が小さいほど、樹脂封止部と離型フィルムとを剥離する際に帯電しにくい。
<封止後フィルム帯電圧の測定方法>
13cm×13cmの第一のステンレス(以下、「SUS」ともいう。)板上に、13cm×13cm、厚さ100μmのアルミニウム箔(JIS H4000:2006のAIN30P)を乗せ、その上に、スペーサとして、10cm×12cm、厚さ125μmのポリイミドフィルムの中央を8cm×10cmの大きさでくりぬいたものを乗せ、さらに前記ポリイミドフィルムのくりぬいた部分に、硬化性樹脂として半導体封止用エポキシ樹脂 スミコンEME G770H typeF ver.GR(住友ベークライト社製)の2.7gを播く。その上に、13cm×13cmの前記離型フィルムを、事前に除電をしてから、帯電防止層側と反対面が前記硬化性樹脂に接触するように載置し、その上にさらに13cm×13cmの第二のSUS板を乗せ、サンプルとする。
以上の手順で作製したサンプルを、プレス機にて、温度180℃、圧力1MPa、時間3分間でプレスし、プレス機から取り出したのち、全体を180℃のホットプレートに乗せ、第二のSUS板を取り除いた後、離型フィルムを5秒かけて剥離する。その後5秒以内に、剥離した離型フィルムの、硬化性樹脂に接触していた側の帯電圧を、表面電位計を用い、離型フィルムと測定端子の距離を3cmに固定して測定する。
(離型フィルムの製造方法)
離型フィルム1は、たとえば、以下の工程(i)を有する製造方法により製造できる。
(i)離型性基材2の一方の面上に、帯電防止剤(I)と樹脂バインダと液状媒体とを含む塗液(以下、「帯電防止液」ともいう。)を塗工し、乾燥し、必要に応じて前記樹脂バインダを架橋させて、帯電防止層3を形成する工程。
乾燥後、必要に応じて、前記樹脂バインダを架橋させてもよい。
離型性基材2の帯電防止液を塗工する表面においては、帯電防止層3との密着性を向上させるために、表面処理が施されてもよい。表面処理としては、コロナ処理、プラズマ処理、シランカップリング剤塗工、接着剤の塗布等が挙げられる。
<帯電防止液>
帯電防止剤(I)、樹脂バインダはそれぞれ前記と同様である。
液状媒体としては、水、有機溶剤等が挙げられる。有機溶剤としては、アルコール化合物、エステル化合物等が挙げられる。
前記樹脂バインダを架橋させる場合、前記帯電防止液は、架橋剤をさらに含んでもよい。架橋剤としては、公知のものを用いることができ、たとえばイソシアネート化合物、エポキシ樹脂、メラミン樹脂、アジリジン化合物等が挙げられる。
帯電防止液の固形分濃度は、1〜10質量%が好ましく、2〜8質量%が特に好ましい。固形分濃度が前記範囲の下限値以上であれば、塗工性に優れ、上限値以下であれば、帯電防止剤(I)等の分散性に優れる。
<工程(i)>
帯電防止液の塗工方法としては、公知の各種ウェットコート法を用いることができ、たとえばグラビアコート法、ダイコート法等が挙げられる。乾燥温度は、50〜100℃が好ましい。
樹脂バインダの架橋方法としては、紫外線(UV)架橋、熱架橋等が挙げられる。乾燥工程が、熱架橋工程を兼ねてもよい。
(作用効果)
離型フィルム1にあっては、樹脂封止部の形成時に金型と接する帯電防止層が帯電防止剤(I)を含むため、高温環境下(たとえば180℃)であっても優れた帯電防止作用を発揮する。具体的には、離型フィルム1によれば、半導体パッケージの製造方法で半導体素子を封止する樹脂封止部を形成する時、離型フィルムと半導体素子が接触する際に離型フィルムが帯電しにくくなる。また、半導体パッケージの製造方法で半導体素子を封止する樹脂封止部を形成した後に樹脂封止部と離型フィルムとを剥離する際に離型フィルムが帯電しにくくなる。その結果、剥離時の帯電−放電を充分に抑制でき、半導体素子が破壊されにくくなる。
また、離型フィルム1にあっては、全光線透過率が80%以上であり、透明度が高い。そのため、半導体パッケージの製造時に、離型フィルムを金型へ吸着する際の吸着エラーが生じにくい。
高温環境下(たとえば180℃)であっても優れた帯電防止作用を得るためには、離型フィルムにおける帯電防止層の位置と、帯電防止層に含まれる帯電防止剤の種類とが重要である。
樹脂封止部の形成時に金型と接する層が帯電防止層3であることで、帯電防止層3が金型の金属部と接触する。そのため、剥離により離型性基材2に滞留している電荷を速やかに拡散させ、帯電圧を0とすることが可能となる。離型フィルムが、帯電防止層3が直接金型に接しない構造となっている場合、発生したわずかな電荷は長時間徐電されずに残り続ける。特に静電気に敏感な半導体素子が露出する構造の半導体パッケージの生産においては、半導体素子と離型フィルムが接触する瞬間に離型フィルムがわずかでも静電気を帯びていると、その静電気より半導体素子にも電荷が誘起され、容易に破壊してしまう。そのため、離型フィルムが金型に吸着して接触している際の帯電圧は0であることが好ましい。
また、帯電防止剤(I)は、前述のとおり、非湿度依存性の帯電防止剤であり、高温(たとえば180℃)である半導体パッケージの封止温度下においても帯電防止作用を発揮する。帯電防止剤が湿度依存性のもの(たとえば第4級アンモニウム塩を有するカチオン性帯電防止剤)である場合、その帯電防止作用は、空気中の水分を吸着して電荷を逃がすという原理によるため、半導体パッケージの封止温度では、吸着していた水分が脱離して帯電防止作用が失われる。
〔第2実施形態の離型フィルム〕
図2は、本発明の離型フィルムの第2実施形態を示す概略断面図である。なお、以下において、第1実施形態に対応する構成要素には同一の符号を付してその詳細な説明を省略する。
第2実施形態の離型フィルム4は、樹脂封止部の形成時に硬化性樹脂と接する離型性基材5と、前記樹脂封止部の形成時に金型と接する帯電防止層3とを備える。離型性基材5は、基材本体5Aの片面(帯電防止層3側とは反対側の面)に、離型層形成剤を塗工して形成された離型層5Bを備えるものである。
離型フィルム4は、半導体パッケージの製造時に、離型性基材5側の表面5aを金型のキャビティに向けて配置され、樹脂封止部の形成時に硬化性樹脂と接触する。また、この時、帯電防止層3側の表面3aは金型のキャビティ面に密着する。この状態で硬化性樹脂を硬化させることにより、金型のキャビティの形状に対応した形状の樹脂封止部が形成される。
(離型性基材)
基材本体5Aとしては、透明で、半導体パッケージの封止温度(たとえば180℃)で使用可能ないかなる材質のものも選択可能である。基材本体5Aの材質としては、たとえばポリエステル樹脂、ポリアミド樹脂、ポリカーボネート樹脂、ポリウレタンエラストマー、ポリエステルエラストマー等が挙げられる。
離型層5Bを形成する離型層形成剤としては、たとえば、前記離型性透明樹脂の溶液、離型性のシリコーン樹脂となる液状の硬化性シリコーン樹脂等が挙げられる。
離型性基材5の、樹脂封止部の形成時に硬化性樹脂と接する面、すなわち離型フィルム4の離型性基材5側の表面5aは、平滑でもよく凹凸が形成されていてもよい。離型性の点では、凹凸が形成されていることが好ましい。凹凸について好ましい様態は前述の離型性基材2と同様であり、表面5aについて好ましい様態は前述の表面2aと同様である。
離型性基材5の厚さの好ましい範囲は、離型性基材2と同様である。
離型層5Bの厚さは、0.2〜5μmが好ましく、0.5〜2μmが特に好ましい。離型層5Bの厚さが前記範囲の下限値以上であれば、離型性がより優れ、上限値以下であれば、帯電防止性に優れる。
(離型フィルムの製造方法)
離型フィルム4は、離型性基材2の代わりに離型性基材5を用いる以外は、第1実施形態の離型フィルム1と同様にして製造できる。
離型性基材5としては、市販のものを用いてもよく、公知の方法により製造したものを用いてもよい。
(封止後フィルム帯電圧)
離型フィルム4の、前記の測定方法で測定される封止後フィルム帯電圧は、離型フィルム1と同様に、200V以下であることが好ましく、100V以下が特に好ましい。
(作用効果)
離型フィルム4にあっては、第1実施形態の離型フィルム1と同様に、高温環境下(たとえば180℃)であっても優れた帯電防止作用を発揮する。また、透明性に優れる。
以上、本発明の離型フィルムについて、第1〜2実施形態を示して説明したが、本発明は上記実施形態に限定されない。上記実施形態における各構成およびそれらの組み合わせ等は一例であり、本発明の趣旨を逸脱しない範囲内で、構成の付加、省略、置換、およびその他の変更が可能である。
第1実施形態における離型性基材2は、複数の透明樹脂フィルムを積層して得られる多層構造体でもよい。この場合、少なくとも硬化性樹脂と接する表面を構成する層は離型性透明樹脂からなる。複数の層それぞれを構成する透明樹脂は同一でもよく異なってもよく、複数の層がすべて離型性透明樹脂からなっていてもよい。離型性透明樹脂以外の透明樹脂としては、たとえば、アクリル樹脂、ポリエステル樹脂、ポリアミド樹脂、ポリカーボネート樹脂、ポリウレタンエラストマー、ポリエステルエラストマー等が挙げられる。
金型追従性、引張伸度、製造コスト等の点からは、離型性基材2は、前記離型性透明樹脂の単層構造体であることが好ましい。
第1〜2実施形態では、離型性基材と帯電防止層とが直接積層したものを示したが、本発明の離型フィルムは、離型性基材と帯電防止層との間に他の層を備えてもよい。
他の層としては、たとえば、ガスバリア層、着色層、剛性層(PETフィルム等)等が挙げられる。これらの層はいずれか1種を単独で用いてもよく、2種以上を併用してもよい。
本発明の離型フィルムとしては、樹脂封止部の形成時に硬化性樹脂と接する側から、離型性基材/帯電防止層、離型性基材/ガスバリア層/帯電防止層、離型性基材/着色層/帯電防止層のいずれかの層構成を有するものが好ましい。中でも、帯電防止性に優れる点で、帯電防止層と離型性基材とが直接接する離型性基材/帯電防止層の層構成のものが好ましく、第1実施形態のように、単層構造の離型性基材/帯電防止層の2層構成のものが特に好ましい。
〔半導体パッケージ〕
本発明の離型フィルムを用いて、後述の本発明の半導体パッケージの製造方法により製造される半導体パッケージとしては、トランジスタ、ダイオード等の半導体素子を集積した集積回路;発光素子を有する発光ダイオード等が挙げられる。
集積回路のパッケージ形状としては、集積回路全体を覆うものでも集積回路の一部を覆う(集積回路の一部を露出させる)ものでもよい。具体例としては、BGA(Ball Grid Array)、QFN(Quad Flat Non−leaded package)、SON(Small Outline Non−leaded package)等が挙げられる。
半導体パッケージとしては、生産性の点から、一括封止およびシンギュレーションを経て製造されるものが好ましく、たとえば、封止方式がMAP(Moldied Array Packaging)方式、またはWL(Wafer Lebel packaging)方式である集積回路等が挙げられる。
図3は、半導体パッケージの一例を示す概略断面図である。
この例の半導体パッケージ110は、基板10と、基板10の上に実装された、半導体チップ12と、半導体チップ12を封止する樹脂封止部14と、樹脂封止部14の上面14aに形成されたインク層16とを有する。
半導体チップ12は、表面電極(図示略)を有し、基板10は、半導体チップ12の表面電極に対応する基板電極(図示略)を有し、表面電極と基板電極とはボンディングワイヤ18によって電気的に接続されている。
樹脂封止部14の厚さ(基板10の半導体チップ12設置面から樹脂封止部14の上面14aまでの最短距離)は、特に限定されないが、「半導体チップ12の厚さ」以上「半導体チップ12の厚さ+1mm」以下が好ましく、「半導体チップ12の厚さ」以上「半導体チップ12の厚さ+0.5mm」以下が特に好ましい。
図4は、半導体パッケージの他の一例を示す概略断面図である。
この例の半導体パッケージ120は、基板70と、基板70の上に実装された半導体チップ72と、アンダーフィル(樹脂封止部)74とを有する。
アンダーフィル74は、基板70と半導体チップ72の主面(基板70側の表面)との間の間隙を充填しており、半導体チップ72の背面(基板70側とは反対側の表面)は露出している。
〔半導体パッケージの製造方法〕
本発明の半導体パッケージの製造方法は、本発明の離型フィルムを用いること以外は、公知の製造方法を採用できる。たとえば樹脂封止部の形成方法としては、圧縮成形法またはトランスファ成形法が挙げられ、この際に使用する装置としては、公知の圧縮成形装置またはトランスファ成形装置を用いることができる。製造条件も、公知の半導体パッケージの製造方法における条件と同じ条件とすればよい。
(第1実施形態)
図5〜7を用いて、本発明の半導体パッケージの製造方法の第1実施形態を説明する。本実施形態は、離型フィルムとして前述の離型フィルム1を用いて、図3に示した半導体パッケージ110を圧縮成形法により製造する例である。
本実施形態の半導体パッケージの製造方法は下記の工程(α1)〜(α7)を含む。
(α1)固定上型20と、キャビティ底面部材22と、キャビティ底面部材22の周縁に配置された枠状の可動下型24とを有する金型において、離型フィルム1が前記金型のキャビティ26を覆い且つ離型フィルム1の離型性基材2側の表面2aがキャビティ26内の空間に向くように(帯電防止層3側の表面3aが金型のキャビティ面と接するように)離型フィルム1を配置する工程(図5)。
(α2)離型フィルム1を金型のキャビティ面の側に真空吸引する工程(図5)。
(α3)離型フィルム1でキャビティ面が覆われたキャビティ26内に硬化性樹脂40を充填する工程(図5)。
(α4)半導体チップ12等を備える半導体素子が複数実装された基板10をキャビティ26内の所定の位置に配置して金型を型締めし(図6)、硬化性樹脂40によって前記半導体素子を一括封止して樹脂封止部14を形成する(図7)ことにより、基板10と基板10上に実装された複数の半導体素子と前記複数の半導体素子を一括封止する樹脂封止部14とを有する一括封止体を得る工程。
(α5)金型内から前記一括封止体を取り出す工程。
(α6)前記複数の半導体素子が分離するように、前記一括封止体の基板10および樹脂封止部14を切断することにより、基板10と基板10上に実装された少なくとも1つの半導体素子と、該半導体素子を封止する樹脂封止部14とを有する個片化封止体を得る工程。
(α7)個片化封止体の樹脂封止部14の上面14aに、インクを用いてインク層16を形成し、半導体パッケージ110を得る工程。
(第2実施形態)
図8〜11を用いて、本発明の半導体パッケージの製造方法の第2実施形態を説明する。本実施形態は、離型フィルムとして前述の離型フィルム1を用いて、図4に示した半導体パッケージ120をトランスファ法により製造する例である。
本実施形態の半導体パッケージの製造方法は下記の工程(β1)〜(β5)を含む。
(β1)離型フィルム1が、上型50と下型52とを有する金型の上型50のキャビティ54を覆い且つ離型フィルム1の離型性基材2側の表面2aがキャビティ54内の空間に向くように(帯電防止層3側の表面3aが上型50のキャビティ面56と接するように)離型フィルム1を配置する工程(図8)。
(β2)離型フィルム1を上型50のキャビティ面56の側に真空吸引する工程(図9)。
(β3)半導体チップ72等を備える半導体素子が実装された基板70を下型52の基板設置部58に配置し、上型50と下型52とを型締めして、半導体チップ72の背面(基板70側とは反対側の表面)に離型フィルム1を密着させる工程(図9)。
(β4)下型52の樹脂配置部62のプランジャ64を押し上げて、樹脂配置部62に予め配置された硬化性樹脂40を、上型50の樹脂導入部60を通じてキャビティ54内に充填し、硬化させてアンダーフィル74を形成することにより、基板70と半導体素子とアンダーフィル74とを有する半導体パッケージ120(封止体)を得る工程(図10)。
(β5)金型内から半導体パッケージ120を取り出す工程(図11)。このとき取り出された半導体パッケージ120のアンダーフィル74には、樹脂導入部60内で硬化性樹脂40が硬化した硬化物76が付着している。硬化物76を切除して半導体パッケージ120を得る。
以上、本発明の半導体パッケージの製造方法について、第1〜2実施形態を示して説明したが、本発明は上記実施形態に限定されない。上記実施形態における各構成およびそれらの組み合わせ等は一例であり、本発明の趣旨を逸脱しない範囲内で、構成の付加、省略、置換、およびその他の変更が可能である。
第1実施形態においては、工程(α5)の後、工程(α6)、工程(α7)をこの順で行う例を示したが、工程(α6)、工程(α7)を逆の順番で行ってもよい。すなわち、金型から取り出した一括封止体の樹脂封止部の表面に、インクを用いてインク層を形成し、その後、一括封止体の前記基板および前記樹脂封止部を切断してもよい。
離型フィルムから樹脂封止部を剥離するタイミングは、金型から樹脂封止部を取り出す時に限定されず、金型から離型フィルムとともに樹脂封止部を取り出し、その後、樹脂封止部から離型フィルムを剥離してもよい。
一括封止する複数の半導体素子各々の間の距離は均一でも不均一でもよい。封止を均質にでき、複数の半導体素子各々にかかる負荷が均一になる(負荷が最も小さくなる)点から、複数の半導体素子各々の間の距離を均一にすることが好ましい。
半導体パッケージ110を、第2実施形態のように、トランスファ成形法により製造してもよく、半導体パッケージ120を、第1実施形態のように、圧縮成形法により製造してもよい。
離型フィルムは、本発明の離型フィルムであればよく、離型フィルム1に限定されない。たとえば離型フィルム4を用いてもよい。
第1実施形態における金型としては、図5に示すものに限定されず、圧縮成形法に用いる金型として公知のものを使用できる。第2実施形態における金型としては、図8に示すものに限定されず、トンラスファ法に用いられる金型として公知のものを使用できる。
本発明の半導体パッケージの製造方法により製造する半導体パッケージは、半導体パッケージ110、120に限定されない。製造する半導体パッケージによっては、第1実施形態における工程(α6)〜(α7)は行わなくてもよい。たとえば樹脂封止部の形状は、図3〜4に示すものに限定されず、段差等があってもよい。樹脂封止部に封止される半導体素子は1つでも複数でもよい。インク層は必須ではない。半導体パッケージとして発光ダイオードを製造する場合、樹脂封止部はレンズ部としても機能するため、通常、樹脂封止部の表面にはインク層は形成されない。レンズ部である場合、樹脂封止部の形状は、略半球型、砲弾型、フレネルレンズ型、蒲鉾型、略半球レンズアレイ型等の各種のレンズ形状が採用できる。
以下、実施例を示して本発明を詳細に説明する。ただし、本発明は以下の記載によっては限定されない。
後述の例1〜18のうち、例1〜13は実施例であり、例14〜18は比較例である。
各例で使用した評価方法および材料を以下に示す。
〔評価方法〕
(厚さ)
基材の厚さ(μm)は、ISO 4591:1992(JIS K7130:1999のB1法、プラスチックフィルムまたはシートから採った試料の質量法による厚さの測定方法)に準拠して測定した。
帯電防止層の厚さ(nm)は、透過型赤外線膜厚計RX−100(倉敷紡績社製)により測定した。
(算術平均粗さRa)
表面の算術平均粗さRa(μm)は、JIS B0601:2013(ISO 4287:1997,Amd.1:2009)に基づき測定した。基準長さlr(カットオフ値λc)は0.8mm、測定長さは8mmとした。測定に際しては、SURFCOM 480A(東京精密社製)を用い、フィルムの製造時の流れ方向に対して直交する方向について3か所、および平行な方向について3か所の計6か所についてRaを求め、それらの平均値を当該表面のRaとした。
(表面抵抗値)
表面抵抗値(Ω/□)は、IEC 60093、二重リング電極法に準拠して測定した。測定機器は超高抵抗計R8340(Advantec社製)を使用し、印加電圧500V、印加時間1分間で測定を行った。
(封止後フィルム帯電圧(封止後の剥離帯電))
剥離してすぐの離型フィルムの帯電圧を測定することで、剥離時における離型フィルムの帯電防止性を確認する。
13cm×13cmの第一のSUS板上に、厚さ100μmのアルミニウム箔(JIS H4000:2006のAIN30P)を13cm×13cmに切って乗せた。その上に、10cm×12cmから8cm×10cmをくりぬいた厚さ125μmのポリイミドフィルム(ユーピレックス125S、宇部興産社製)をスペーサとして乗せた。さらに前記ポリイミドフィルムのくりぬいた部分に、硬化性樹脂として半導体封止用エポキシ樹脂 スミコンEME G770H typeF ver.GR(住友ベークライト社製)を適量播いた。その上に、13cm×13cmに切り出した離型フィルムを、事前に除電をしてから、帯電防止層側と反対面が硬化性樹脂に接触するように載置した。最後に13cm×13cmの第二のSUS板を乗せた。
以上の手順で作製したサンプルを、プレス機にて、温度180℃、圧力1MPa、時間3分間でプレスした。プレス機から取り出したのち、全体を180℃のホットプレートに乗せ、第二のSUS板を取り除いた後、離型フィルムを5秒かけてめくり、剥離した。
剥離した離型フィルムの、硬化性樹脂に接触していた側の帯電圧を速やかに測定した。測定機器は表面電位計MP−520−1(ミドリ安全社製)を使用し、離型フィルムと測定端子の距離を3cmに固定した。また、測定値は1Vの桁を四捨五入して求めた(装置の測定上限は2,000Vである)。その結果を以下の基準で評価した。
A(良好):0〜100V。
B(可):101〜200V。
×(不良):201V以上。
なお、前記エポキシ樹脂(スミコンEME G770H type F ver. GR、住友ベークライト社製。)は、以下の原材料をスーパーミキサにより5分間粉砕混合し、顆粒化したものである。
フェニレン骨格含有フェノールアラルキル型エポキシ樹脂(日本化薬社製、NC−3000。軟化点58℃、エポキシ当量277。):8質量部。
ビスフェノールA型エポキシ樹脂(ジャパンエポキシレジン社製、YL6810。融点45℃、エポキシ当量172。):2質量部。
フェニレン骨格含有フェノールアラルキル樹脂(三井化学社製、XLC−4L。軟化点65℃、水酸基当量165。):2質量部。
フェノールノボラック樹脂(住友ベークライト社製、PR−HF−3。軟化点80℃、水酸基当量105。):2質量部。
硬化促進剤(トリフェニルホスフィン):0.2質量部。
無機充填材(平均粒子径16μmの溶融球状シリカ):84質量部。
カルナバワックス:0.1質量部。
カーボンブラック:0.3質量部。
カップリング剤(3−グリシドキシプロピルトリメトキシシラン):0.2質量部。
(全光線透過率)
離型フィルムの全光線透過率(%)は、ヘーズメーターNDH5000(日本電色工業社製)を使用し、ISO 14782:1999に準拠して測定した。
(金型吸着試験)
3インチプラスチックコアに巻取られた200mm幅の各離型フィルムを、トランスファーモールド装置YPS60(TOWA社製)にセットした。離型フィルムは、帯電防止層側の表面が金型面と対向するように配置(ただし、帯電防止層を設けなかった離型フィルムに関しては、Raが大きい面を金型面に対向するように配置)して送り出し、180℃に加熱した金型へ真空吸着させた。その際のフィルム送り方向と直行する方向の位置合わせは、カメラによる自動調整とした。その後、真空を解除することにより離型フィルムを開放し、使用済みの離型フィルムの回収および未使用の離型フィルムの金型への送り出しを行った。これら一連の工程(真空吸着、開放、フィルム送り)を100回繰り返し、離型フィルム位置ずれによる吸着エラーの回数を測定した。その結果を以下の基準で評価した。
A(良好):0回。
×(不良):1回以上。
(金型吸着時帯電圧)
離型フィルムが金型に吸着した際の離型フィルムの帯電圧を測定することで、半導体素子と離型フィルムとの接触時における離型フィルムの帯電防止性を確認する。
上述の金型吸着試験において、離型フィルムが金型に吸着した際の帯電圧を、接触式表面電位計MODEL821HH(トレックジャパン社製)で測定した。
(金型ブロッキング試験)
金型温度を175℃とし、キャビティを幅70mm、長さ200mm、深さ0.5mmとした以外は上述の金型吸着試験と同様に、離型フィルムの真空吸着、開放、フィルム送りを100回繰り返し、金型吸着時に離型フィルムにシワが発生した回数をカウントした。その結果を以下の基準で評価した。
A(良好):0回。
B(可):1〜5回。
×(不良):5回超。
〔使用材料〕
(離型性基材)
ETFEフィルム1:
Fluon(登録商標) ETFE C−88AXP(旭硝子社製)を、Tダイを備えた押出機にフィードし、表面に凹凸が形成された押し当てロールと、鏡面の金属ロールの間に引き取り、厚さ50μmのフィルムを製膜した。押出機、およびTダイの温度は320℃、押し当てロール、金属ロールの温度は100℃であった。
得られたフィルムの表面のRaは、押し当てロール側が2.0μm、鏡面側が0.2μmであった。帯電防止液塗工面には、ISO 8296:1987(JIS K6768:1999)に基づく濡れ張力が40mN/m以上となるように、コロナ処理を施した。
なお、フィルムの「帯電防止液塗工面」とは、帯電防止液を塗工した面であり、後述の表1〜3に示す「塗工面Ra」を有する面である。
ETFEフィルム2:
Fluon(登録商標) ETFE C−88AXP(旭硝子社製)を、Tダイを備えた押出機にフィードし、表面に凹凸が形成された押し当てロールと、鏡面の金属ロールの間に引き取り、厚さ50μmのフィルムを製膜した。押出機、およびTダイの温度は320℃、押し当てロール、金属ロールの温度は50℃であった。
得られたフィルムの表面のRaは、押し当てロール側が1.3μm、鏡面側が0.1μmであった。帯電防止液塗工面には、ETFEフィルム1と同様にしてコロナ処理を施した。
ETFEフィルム3:
Fluon(登録商標) ETFE C−88AXP(旭硝子社製)を、Tダイを備えた押出機にフィードし、表面に凹凸が形成された押し当てロールと、鏡面の金属ロールの間に引き取り、厚さ100μmのフィルムを製膜した。押出機、およびTダイの温度は320℃、押し当てロール、金属ロールの温度は100℃であった。
得られたフィルムの表面のRaは、押し当てロール側が2.2μm、鏡面側が0.3μmであった。帯電防止液塗工面には、ETFEフィルム1と同様にしてコロナ処理を施した。
ETFEフィルム4:
Fluon(登録商標) ETFE C−88AXP(旭硝子社製)を、Tダイを備えた押出機にフィードし、表面に凹凸が形成された押し当てロールと、鏡面の金属ロールの間に引き取り、厚さ50μmのフィルムを製膜した。押出機、およびTダイの温度は330℃、押し当てロール、金属ロールの温度は150℃であった。
得られたフィルムの表面のRaは、押し当てロール側が2.7μm、鏡面側が0.3μmであった。帯電防止液塗工面には、ETFEフィルム1と同様にしてコロナ処理を施した。
LM−ETFEフィルム:
Fluon(登録商標) LM−ETFE LM−720AP(旭硝子社製)を、Tダイを備えた押出機にフィードし、表面に凹凸が形成された押し当てロールと、鏡面の金属ロールの間に引き取り、厚さ50μmのフィルムを製膜した。押出機、およびTダイの温度は320℃、押し当てロール、金属ロールの温度は100℃であった。
得られたフィルムの表面のRaは、押し当てロール側が2.0μm、鏡面側が0.2μmであった。帯電防止液塗工面には、ETFEフィルム1と同様にしてコロナ処理を施した。
PMP(ポリメチルペンテン)フィルム:
TPX(登録商標) MX004(三井化学社製)を、Tダイを備えた押出機にフィードし、表面に凹凸が形成された押し当てロールと、鏡面の金属ロールの間に引き取り、厚さ50μmのフィルムを製膜した。押出機、およびTダイの温度は300℃、押し当てロール、金属ロールの温度は100℃であった。
得られたフィルムの表面のRaは、押し当てロール側が2.0μm、鏡面側が0.2μmであった。
SPS(シンジオタクチックポリスチレン)フィルム:
ザレック(登録商標)142ZE(出光興産社製)を、Tダイを備えた押出機にフィードし、鏡面の金属ロールの間に引き取り、フィルムの流れ方向、および流れ方向に直行する方向に同時に延伸を行い、厚さ50μmのフィルムを製膜した。押出機、およびTダイの温度は270℃、冷却ロールの温度は100℃、延伸温度は115℃、延伸倍率は流れ方向、流れ方向に直行する方向、ともに3.3倍、延伸速度は500%/分であった。また、延伸工程ののち、215℃で熱処理を行った。さらにフィルムの片面に凸凹を形成するため、砂を吹き付けるいわゆるサンドマット処理を行った。
得られたフィルムの表面のRaは、サンドマット処理面が1.3μm、未処理面が0.1μmであった。帯電防止液塗工面には、ISO8296:1987(JIS K6768:1999)に基づく濡れ張力が40mN/m以上となるように、コロナ処理を施した。
シリコーン塗工PETフィルム:
NSセパレータ MA100(中本パックス社製、厚さ100μm)を使用した。このフィルムは、PETフィルムの片面に離型性のシリコーン塗工層が設けられたもので、シリコーン塗工層の厚さは5μmである。
離型層付きTPU(ポリウレタンエラストマー)フィルム:
パンデックス(登録商標)T8166DN(ディーアイシーバイエルポリマー社製)の100質量部に対して、3−(2−ペルフルオロヘキシルエトキシ)−1,2−ジヒドロキシプロパン(商品名:エフトップ(登録商標)MF100)の0.1質量部を添加し、Tダイを備えた押出機にフィードして押出し、引取機内で、押し当てロール側からマット加工PETフィルムをセパレータとし、金属冷却ロール側から鏡面加工PETフィルムをセパレータとして供給し、それらを押し当てロールと金属冷却ロールとの間に挟んで冷却した。押出機、およびTダイの温度は220℃、ロールの温度はともに50℃であった。その後、このフィルムを80℃で24時間、次いで40℃で150時間エージングしたのち、両面のPETセパレータを剥離した。フィルムの厚さは50μmであった。
次いで、鏡面加工PETフィルムが貼られていた面に、以下の離型層用材料を塗工し、乾燥して厚さ1μmの離型層を形成し、離型層付きTPUフィルムを得た。塗工は、グラビアコート法により行った。乾燥は、熱風の送風により行った。
離型層用材料:反応性シリコーンを共重合単位として含むフッ素含有共重合体 エフクリア(登録商標)KD270(関東電化工業社製)と、ヘキサメチレンジイソシアネート系イソシアヌレート型化合物 デュラネート(登録商標)TSE−100(旭化成社製)とを、NCO/OH比が1になるように混合し、固形分濃度が7質量%となるように酢酸エチルで希釈したもの。
得られたフィルムの表面のRaは、マット加工PETフィルム貼り付け面が2.1μm、鏡面加工PETフィルム貼り付け面(離型面)が0.2μmであった。
(帯電防止層用材料)
帯電防止液1:
以下の各材料(部数は固形分の質量)を混合した。得られた混合物を、メチルエチルケトン/トルエン=1/1(質量比)の混合溶剤にて、固形分5質量%となるように希釈して帯電防止液1を得た。
ポリピロール系導電性重合体分散液 CDP−310M(固形分5質量%、日本カーリット社製)2部。
アクリル樹脂 テイサンレジン(登録商標)WS−023(固形分30質量%、ナガセケムテックス社製)10部。
イソシアネート系硬化剤 コロネート(登録商標)L(固形分70質量%、日本ポリウレタン工業社製)0.5部。
帯電防止液2:
以下の各材料(部数は固形分の質量)を混合した。得られた混合物を、イソプロパノール/トルエン/水=50/40/10(質量比)の混合溶剤にて、固形分5質量%となるように希釈して帯電防止液2を得た。
導電性酸化スズゾル(リンドープ酸化錫) セルナックス(登録商標)CX−S204IP(固形分20質量%、日産化学工業社製)2部。
ポリアミド樹脂 マクロメルト6827(ペレット、ヘンケル社製)5部。
帯電防止液3:
以下の各材料(部数は液の質量)を混合した。得られた混合物を、イソプロパノール/トルエン/水=50/40/10(質量比)の混合溶剤にて、固形分5質量%となるように希釈して帯電防止液2を得た。
アクリル樹脂含有、ポリチオフェン系導電性重合体分散液 アラコート(登録商標)AS601D(固形分4質量%、荒川化学工業社製)10部。
多官能アジリジン化合物硬化剤 アラコートCL910(固形分10質量%、荒川化学工業社製)1部。
帯電防止液4:
以下の各材料(部数は固形分の質量)を混合した。得られた混合物を、酢酸エチルにて、固形分5質量%となるように希釈して帯電防止液4を得た。
ポリアニリン系導電性重合体分散液 CORERON YE(固形分10質量%、Porymerits corporation製)2部。
ポリエステル樹脂 ポリエスター(登録商標)SP181(ペレット、日本合成化学社製)5部。
イソシアネート系硬化剤、コロネートL(固形分70質量%、日本ポリウレタン工業社製)0.5部。
帯電防止液5:
シリコーン樹脂含有、ポリチオフェン系導電性重合体塗料 セプルジーダ(登録商標)AS−F(固形分15質量%、信越ポリマー社製)を、メチルエチルケトンにて、固形分3質量%となるように希釈して帯電防止液5を得た。
帯電防止液6:
以下の各材料(部数は液の質量)を混合した。得られた混合物を、イソプロパノール/水=40/30(質量比)の混合溶剤にて、固形分7質量%となるように希釈して帯電防止液6を得た。
四級アンモニウム塩モノマー含有アクリル樹脂 ボンディップ(登録商標)PA100主剤(固形分30質量%、コニシ社製)1部。
アミン系硬化剤 ボンディップPA100硬化剤(固形分10質量%、コニシ社製)1部。
帯電防止液7:
以下の各材料(部数は固形分の質量)を混合した。得られた混合物を、酢酸エチルにて、固形分5質量%となるように希釈して帯電防止液7を得た。
カーボンブラック1.3部。
ポリエステル樹脂 ポリエスターMSP640(ペレット、日本合成化学社製)5部。
イソシアネート系硬化剤 コロネートL(日本ポリウレタン工業社製)0.5部。
〔例1〕
ETFEフィルム1のRa0.2μm側の表面に、帯電防止液1を、グラビアコーターを用いて塗工し、乾燥して厚さ200nmの帯電防止層を形成した。塗工は、グラビア版として、Φ100mm×250mm幅の格子150#−深度40μmロールを使用し、ダイレクトグラビア方式で行い、塗工速度は4m/分とした。乾燥は、100℃で1分間、ロールサポート乾燥炉を通し、風量15m/秒で行った。その後、40℃のオーブン内で3日間養生をして離型フィルムを得た。
〔例2〜13、例15〜17〕
帯電防止液の種類、離型性基材の塗工面、離型性基材の種類または帯電防止層の厚さを表1〜3に記載のように変更した以外は例1と同様にして離型フィルムを得た。
〔例14〕
ETFEフィルム1をそのまま例14の離型フィルムとした。
〔例18〕
以下の各材料(部数は固形分の質量)を混合した。得られた混合物を、メチルエチルケトン/トルエン=1/1(質量比)の混合溶剤にて、固形分5質量%となるように希釈してオーバーコート液1(帯電防止液1からポリピロール分散液を除いた組成の液)を得た。
アクリル樹脂 テイサンレジンWS−023(ナガセケムテックス社製)10部。
コロネートL(日本ポリウレタン工業社製)0.5部。
例1と同様にしてETFEフィルム1上に帯電防止層を形成した後、さらにその上に、オーバーコート液1を、グラビアコーターを用いて塗工し、乾燥して厚さ2μmのオーバーコート層を形成した。乾燥は、熱風の送風により行った。その後、40℃のオーブン内で3日間養生をして離型フィルムを得た。
例1〜18の離型フィルムについて、用いた離型性基材の種類、厚さおよび塗工面のRa、帯電防止液の種類、帯電防止層の厚さ、離型フィルムの帯電防止層側(例18のみオーバーコート層側)の表面抵抗値、封止後フィルム帯電圧、全光線透過率、金型吸着試験の結果、金型吸着時帯電圧、金型ブロッキング試験の結果を表1〜3に示す。
Figure 2016093178
Figure 2016093178
Figure 2016093178
例1〜13、例15〜17の離型フィルムについて、帯電防止層側の表面のRaを測定したところ、離型性基材の塗工面のRaと同じであった。
上記結果に示すとおり、例1〜13の離型フィルムは、帯電防止層側の表面抵抗値が低く、金型吸着時帯電圧がゼロであり、優れた帯電防止作用を有していた。また、封止後フィルム帯電圧が低く、高温に曝された後も充分に優れた帯電防止作用を保持していた。
また、例1〜13の離型フィルムは、全光線透過率が80%以上であり、透明性に優れることから、金型吸着試験で吸着エラーが生じなかった。
さらに、例1〜13の離型フィルムは、金型吸着時に離型フィルムにシワが発生した回数が少なく、特に帯電防止層側の表面のRaが0.2〜2.5μmの例では、該回数がゼロであった。
一方、帯電防止層を有しない例14の離型フィルムは帯電防止作用が不充分であった。
帯電防止剤が四級アンモニウム塩含有アクリル樹脂である例15の離型フィルムは、製造直後の帯電防止作用は優れていたが、封止後フィルム帯電圧が高く、高温により帯電防止作用が大きく低下していた。これは、四級アンモニウム塩の基を含有するカチオン系帯電防止剤の帯電防止作用が、空気中の水分を吸着して電荷を逃がすという原理によるものであり、半導体素子の封止温度である150℃以上という高温環境下では、吸着していた水分が脱離し、電荷を逃がすことができなくなるためと考えられる。
全光線透過率が80%未満の例16〜17の離型フィルムは、透明性が低いため、金型吸着試験で吸着エラーが生じた。例17の帯電防止層は例1の帯電防止層と同じ液を使用しているが、帯電防止層の厚さが500nmと厚いために透過率が低かったと考える。
帯電防止層上にオーバーコート層が設けられ、帯電防止層が直接金型に接しない構造である例18の離型フィルムは、表面抵抗値は例10と同じであったが、金型吸着時帯電圧が90Vであった。これは、滞留している電荷が速やかに拡散しなかったためと考えられる。
なお、2014年12月9日に出願された日本特許出願2014−248936号の明細書、特許請求の範囲、要約書および図面の全内容をここに引用し、本発明の明細書の開示として、取り入れるものである。
1 離型フィルム、2 離型性基材、3 帯電防止層、4 離型フィルム、5 離型性基材、5A 基材本体、5B 離型層、10 基板、12 半導体チップ、14 樹脂封止部、14a 樹脂封止部14の上面、16 インク層、18 ボンディングワイヤ、20 固定上型、22 キャビティ底面部材、24 可動下型、26 キャビティ、40 硬化性樹脂、50 上型、52 下型、54 キャビティ、56 キャビティ面、58 基板設置部、60 樹脂導入部、62 樹脂配置部、64 プランジャ、70 基板、72 半導体チップ、74 アンダーフィル(樹脂封止部)、76 硬化物、110 半導体パッケージ、120 半導体パッケージ

Claims (15)

  1. 半導体素子を金型内に配置し、硬化性樹脂で封止して樹脂封止部を形成する半導体パッケージの製造において、金型の硬化性樹脂が接する面に配置される離型フィルムであって、
    樹脂封止部の形成時に硬化性樹脂と接する離型性基材と、前記樹脂封止部の形成時に金型と接する帯電防止層とを備え、
    前記帯電防止層が、導電性重合体および導電性金属酸化物からなる群から選ばれる少なくとも1種の帯電防止剤を含み、
    全光線透過率が80%以上であることを特徴とする離型フィルム。
  2. 以下の測定方法で測定される封止後フィルム帯電圧が200V以下である、請求項1に記載の離型フィルム。
    (封止後フィルム帯電圧の測定方法)
    13cm×13cmの第一のステンレス板上に、13cm×13cm、厚さ100μmのアルミニウム箔(JIS H4000:2006のAIN30P)を乗せ、その上に、スペーサとして、10cm×12cm、厚さ125μmのポリイミドフィルムの中央を8cm×10cmの大きさでくりぬいたものを乗せ、さらに前記ポリイミドフィルムのくりぬいた部分に、硬化性樹脂として半導体封止用エポキシ樹脂 スミコンEME G770H typeF ver.GR(住友ベークライト社製)の2.7gを播く。その上に、13cm×13cmの前記離型フィルムを、事前に除電をしてから、帯電防止層側と反対面が前記硬化性樹脂に接触するように載置し、その上にさらに13cm×13cmの第二のステンレス板を乗せ、サンプルとする。
    以上の手順で作製したサンプルを、プレス機にて、温度180℃、圧力1MPa、時間3分間でプレスし、プレス機から取り出したのち、全体を180℃のホットプレートに乗せ、第二のステンレス板を取り除いた後、離型フィルムを5秒かけて剥離する。その後5秒以内に、剥離した離型フィルムの、硬化性樹脂に接触していた側の帯電圧を、表面電位計を用い、離型フィルムと測定端子の距離を3cmに固定して測定する。
  3. 前記帯電防止層の表面抵抗値が1010Ω/□以下である、請求項1または2に記載の離型フィルム。
  4. 前記帯電防止層側の表面の算術平均粗さRaが0.2〜2.5μmである、請求項1〜3のいずれか一項に記載の離型フィルム。
  5. 前記帯電防止層の厚さが100〜1,000nmである、請求項1〜4のいずれか一項に記載の離型フィルム。
  6. 前記帯電防止層が、前記帯電防止剤と樹脂バインダとを含む、請求項1〜5のいずれか一項に記載の離型フィルム。
  7. 前記樹脂バインダが、アクリル樹脂、シリコーン樹脂、ウレタン樹脂、ポリエステル樹脂、ポリアミド樹脂、酢酸ビニル樹脂、エチレン−酢酸ビニル共重合体、エチレン−ビニルアルコール共重合体、クロロトリフロロエチレン−ビニルアルコール共重合体およびテトラフロロエチレン−ビニルアルコール共重合体からなる群から選ばれる少なくとも1種からなる、請求項6に記載の離型フィルム。
  8. 前記帯電防止剤の含有量が、前記樹脂バインダに対して3〜50質量%である、請求項6または7に記載の離型フィルム。
  9. 前記離型性基材側の表面の算術平均粗さRaが0.1〜2.5μmである、請求項1〜8のいずれか一項に記載の離型フィルム。
  10. 前記離型性基材の厚さが12〜100μmである、請求項1〜9のいずれか一項に記載の離型フィルム。
  11. 前記離型性基材が単層または多層構造の透明樹脂体からなり、少なくとも硬化性樹脂と接する表面を構成する層が離型性透明樹脂からなる、請求項1〜10のいずれか一項に記載の離型フィルム。
  12. 前記離型性基材が、離型性透明樹脂からなる単層構造体である、請求項11に記載の離型フィルム。
  13. 前記離型性透明樹脂が、フッ素樹脂、ポリメチルペンテン、シンジオタクチックポリスチレンまたはシリコーン樹脂である、請求項11または12に記載の離型フィルム。
  14. 前記離型性透明樹脂がエチレン−テトラフルオロエチレン共重合体である、請求項11または12に記載の離型フィルム。
  15. 半導体素子と、前記半導体素子を封止する、硬化した硬化性樹脂からなる樹脂封止部とを有する半導体パッケージの製造方法であって、
    金型の硬化性樹脂が接する面に、請求項1〜14のいずれか一項に記載の離型フィルムを配置する工程と、
    半導体素子が実装された基板を前記金型内に配置し、前記金型内の空間に硬化性樹脂を満たして硬化させて樹脂封止部を形成することにより、前記半導体素子が実装された基板と前記樹脂封止部とを有する封止体を得る工程と、
    前記封止体を前記金型から離型する工程と、
    を含むことを特徴とする半導体パッケージの製造方法。
JP2016563660A 2014-12-09 2015-12-04 離型フィルムおよび半導体パッケージの製造方法 Active JP6515934B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014248936 2014-12-09
JP2014248936 2014-12-09
PCT/JP2015/084204 WO2016093178A1 (ja) 2014-12-09 2015-12-04 離型フィルムおよび半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JPWO2016093178A1 true JPWO2016093178A1 (ja) 2017-09-14
JP6515934B2 JP6515934B2 (ja) 2019-05-22

Family

ID=56107363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016563660A Active JP6515934B2 (ja) 2014-12-09 2015-12-04 離型フィルムおよび半導体パッケージの製造方法

Country Status (5)

Country Link
JP (1) JP6515934B2 (ja)
KR (1) KR102476428B1 (ja)
CN (1) CN107000268B (ja)
TW (1) TWI687296B (ja)
WO (1) WO2016093178A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108501297A (zh) * 2017-10-14 2018-09-07 上海尚耐自动化科技有限公司 一种用于紫外光环境下光电传感器的密封外壳的制造工艺
CN112601646B (zh) * 2018-08-24 2022-05-17 住友电木株式会社 脱模膜及成型品的制造方法
KR20210068495A (ko) * 2018-10-04 2021-06-09 닛토덴코 가부시키가이샤 내열 이형 시트 및 열 압착 방법
KR102262695B1 (ko) * 2018-11-22 2021-06-08 주식회사 엘지화학 폴더블 백플레이트, 폴더블 백플레이트의 제조방법 및 이를 포함하는 폴더블 디스플레이 장치
KR102256783B1 (ko) * 2018-11-22 2021-05-26 주식회사 엘지화학 폴더블 백플레이트 필름 및 폴더블 백플레이트 필름의 제조방법
JP7417828B2 (ja) * 2019-11-21 2024-01-19 パナソニックIpマネジメント株式会社 電子機能用成形体及びその製造方法、並びに電子機能用成形体を用いた操作装置
CN112936914A (zh) * 2019-12-11 2021-06-11 东丽先端材料研究开发(中国)有限公司 一种复合薄膜及其应用
CN115362059A (zh) * 2020-04-02 2022-11-18 株式会社吴羽 层叠膜、其制造方法和利用
KR102280585B1 (ko) 2021-01-15 2021-07-23 씰테크 주식회사 반도체 패키지용 이형 필름 및 그 제조 방법
CN116783259A (zh) 2021-01-18 2023-09-19 Agc株式会社 膜和半导体封装体的制造方法
KR20220121070A (ko) * 2021-02-24 2022-08-31 주식회사 엘지화학 폴더블 백플레이트 필름의 제조 방법
JPWO2022180998A1 (ja) 2021-02-25 2022-09-01
CN114211668B (zh) * 2021-12-13 2024-04-26 上海空间电源研究所 一种无尾罩电连接器线缆环氧胶灌封工艺方法
CN114292480A (zh) * 2021-12-15 2022-04-08 温州大学新材料与产业技术研究院 一种具有优异抗断裂性和拉伸性etfe薄膜
WO2024048548A1 (ja) * 2022-09-01 2024-03-07 Agc株式会社 積層体、その製造方法及び半導体パッケージの製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280403A (ja) * 2001-03-19 2002-09-27 Nitto Denko Corp 半導体チップの樹脂封止方法及び半導体チップ樹脂封止用離型フィルム
JP2005166904A (ja) * 2003-12-02 2005-06-23 Hitachi Chem Co Ltd 半導体モールド用離型シート
JP2006027266A (ja) * 2004-06-17 2006-02-02 Daicel Polymer Ltd 帯電防止性樹脂シート及び電子部品包装用成形体
JP2006119355A (ja) * 2004-10-21 2006-05-11 Nitto Denko Corp 帯電防止性粘着型光学フィルム及び画像表示装置
JP2011000803A (ja) * 2009-06-19 2011-01-06 Nitto Denko Corp モールド用離型シームレスベルト
JP2013180792A (ja) * 2012-03-01 2013-09-12 Line Plast:Kk チップ型電子部品包装用カバーテープ
JP2014069385A (ja) * 2012-09-28 2014-04-21 Toray Ind Inc 耐熱離型用フィルム
JP2014221877A (ja) * 2013-05-14 2014-11-27 フジコピアン株式会社 耐熱性貼着用シート

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000158611A (ja) * 1998-11-26 2000-06-13 Teijin Ltd 離形フィルムならびにそれを用いた樹脂シート成形用キャリヤーフィルムおよび樹脂シート保護用フィルム
JP3970464B2 (ja) 1999-02-26 2007-09-05 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP3956673B2 (ja) * 2001-11-07 2007-08-08 東洋紡績株式会社 薄膜セラミックシート製造用離型フィルムロール
JP4855329B2 (ja) 2007-05-08 2012-01-18 Towa株式会社 電子部品の圧縮成形方法及び装置
JP5128363B2 (ja) 2008-05-02 2013-01-23 Towa株式会社 半導体チップの樹脂封止成形方法及び金型
JP5477878B2 (ja) 2013-01-17 2014-04-23 アピックヤマダ株式会社 トランスファモールド金型およびこれを用いたトランスファモールド装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280403A (ja) * 2001-03-19 2002-09-27 Nitto Denko Corp 半導体チップの樹脂封止方法及び半導体チップ樹脂封止用離型フィルム
JP2005166904A (ja) * 2003-12-02 2005-06-23 Hitachi Chem Co Ltd 半導体モールド用離型シート
JP2006027266A (ja) * 2004-06-17 2006-02-02 Daicel Polymer Ltd 帯電防止性樹脂シート及び電子部品包装用成形体
JP2006119355A (ja) * 2004-10-21 2006-05-11 Nitto Denko Corp 帯電防止性粘着型光学フィルム及び画像表示装置
JP2011000803A (ja) * 2009-06-19 2011-01-06 Nitto Denko Corp モールド用離型シームレスベルト
JP2013180792A (ja) * 2012-03-01 2013-09-12 Line Plast:Kk チップ型電子部品包装用カバーテープ
JP2014069385A (ja) * 2012-09-28 2014-04-21 Toray Ind Inc 耐熱離型用フィルム
JP2014221877A (ja) * 2013-05-14 2014-11-27 フジコピアン株式会社 耐熱性貼着用シート

Also Published As

Publication number Publication date
KR20170093102A (ko) 2017-08-14
CN107000268B (zh) 2019-11-22
JP6515934B2 (ja) 2019-05-22
WO2016093178A1 (ja) 2016-06-16
KR102476428B1 (ko) 2022-12-09
TW201632332A (zh) 2016-09-16
CN107000268A (zh) 2017-08-01
TWI687296B (zh) 2020-03-11

Similar Documents

Publication Publication Date Title
JP6515934B2 (ja) 離型フィルムおよび半導体パッケージの製造方法
TWI707758B (zh) 脫模膜、其製造方法及半導體封裝件之製造方法
TWI632042B (zh) Release film and method of manufacturing semiconductor package
WO2016125796A1 (ja) フィルム、その製造方法および該フィルムを用いた半導体素子の製造方法
JP6375546B2 (ja) 離型フィルム、および封止体の製造方法
JP6460091B2 (ja) 半導体素子実装用パッケージの製造方法、および離型フィルム
WO2015068808A1 (ja) 離型フィルム、および半導体パッケージの製造方法
WO2016080309A1 (ja) 離型フィルム、その製造方法および半導体パッケージの製造方法
TW201620716A (zh) 半導體晶圓加工用片材用基材、半導體晶圓加工用片材、及半導體裝置之製造方法
US11318641B2 (en) Laminated film and method for producing semiconductor element
WO2022153794A1 (ja) フィルム及び半導体パッケージの製造方法
CN111263987B (zh) 光学膜、光学膜制备方法和有机发光电子器件制备方法
CN103725214B (zh) 层叠体
JP2009248123A (ja) 半導体ウェーハの半田リフロー用治具及び半導体ウェーハの半田リフロー方法
KR20230151995A (ko) 필름 및 그 제조 방법, 그리고 반도체 패키지의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170522

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190401

R150 Certificate of patent or registration of utility model

Ref document number: 6515934

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250