KR20170093102A - 이형 필름 및 반도체 패키지의 제조 방법 - Google Patents

이형 필름 및 반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR20170093102A
KR20170093102A KR1020177008802A KR20177008802A KR20170093102A KR 20170093102 A KR20170093102 A KR 20170093102A KR 1020177008802 A KR1020177008802 A KR 1020177008802A KR 20177008802 A KR20177008802 A KR 20177008802A KR 20170093102 A KR20170093102 A KR 20170093102A
Authority
KR
South Korea
Prior art keywords
resin
release film
mold
film
antistatic
Prior art date
Application number
KR1020177008802A
Other languages
English (en)
Other versions
KR102476428B1 (ko
Inventor
와타루 가사이
마사미 스즈키
Original Assignee
아사히 가라스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아사히 가라스 가부시키가이샤 filed Critical 아사히 가라스 가부시키가이샤
Publication of KR20170093102A publication Critical patent/KR20170093102A/ko
Application granted granted Critical
Publication of KR102476428B1 publication Critical patent/KR102476428B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C33/00—Moulds or cores; Details thereof or accessories therefor
    • B29C33/56—Coatings, e.g. enameled or galvanised; Releasing, lubricating or separating agents
    • B29C33/60—Releasing, lubricating or separating agents
    • B29C33/62—Releasing, lubricating or separating agents based on polymers or oligomers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Laminated Bodies (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

고온 환경하여도 우수한 대전 방지 작용이 있고, 투명성이 우수한 이형 필름 및 그 이형 필름을 사용한 반도체 패키지의 제조 방법의 제공.
반도체 소자를 금형 내에 배치하고, 경화성 수지로 봉지하여 수지 봉지부를 형성하는 반도체 패키지의 제조에 있어서, 금형의 경화성 수지가 접하는 면에 배치되는 이형 필름으로서, 수지 봉지부의 형성 시에 경화성 수지와 접하는 이형성 기재 (2)(단, 대전 방지제를 포함하지 않는다.) 와, 수지 봉지부의 형성 시에 금형과 접하는 대전 방지층 (3) 을 구비하고, 대전 방지층 (3) 이, 도전성 중합체 및 도전성 금속 산화물로 이루어지는 군에서 선택되는 적어도 1 종의 대전 방지제를 포함하고, 전광선 투과율이 80 ％ 이상인 이형 필름.

Description

이형 필름 및 반도체 패키지의 제조 방법{MOLD RELEASE FILM AND METHOD FOR MANUFACTURING SEMICONDUCTOR PACKAGE}
본 발명은, 반도체 소자를 금형 내에 배치하고, 경화성 수지로 봉지 (封止) 하여 수지 봉지부를 형성하는 반도체 패키지의 제조에 있어서, 금형의 캐비티면에 배치되는 이형 필름 및 그 이형 필름을 사용한 반도체 패키지의 제조 방법에 관한 것이다.
반도체 소자는 통상 외기로부터의 차단·보호를 위해 수지로 봉지되어, 패키지라 불리는 성형품으로서 기판 상에 실장되고 있다. 반도체 소자의 봉지에는, 에폭시 수지 등의 열 경화성 수지 등의 경화성 수지가 사용된다. 반도체 소자의 봉지 방법으로는, 예를 들어 반도체 소자가 실장된 기판을, 그 반도체 소자가 금형의 캐비티 내의 소정 장소에 위치하도록 배치하고, 캐비티 내에 경화성 수지를 충전하고 경화시키는, 이른바 트랜스퍼 성형법 또는 압축 성형법이 알려져 있다.
종래, 패키지는, 경화성 수지의 유로인 러너를 개재하여 연결한 1 소자마다의 패키지 성형품으로서 성형되고 있다. 이 경우, 금형으로부터의 패키지의 이형성 향상은, 금형 구조의 조정, 경화성 수지에 대한 이형제의 첨가 등에 의해 이루어지는 경우가 많다. 한편, 패키지의 소형화, 다(多)핀화의 요청으로부터 BGA 방식이나 QFN 방식, 나아가서는 웨이퍼 레벨 CSP (WL-CSP) 방식의 패키지가 증가하고 있다. QFN 방식에서는, 스탠드오프의 확보 및 단자부에 대한 수지 버 발생을 방지하기 위해, 또 BGA 방식 및 WL-CSP 방식에서는, 금형으로부터의 패키지의 이형성 향상을 위해, 금형의 캐비티면에 이형 필름이 배치되는 경우가 많다.
금형의 캐비티면에 대한 이형 필름의 배치는, 일반적으로 겹쳐 감긴 상태의 길이가 긴 이형 필름을 권출롤로부터 권출하고, 권출롤 및 권취롤에 의해 잡아 당겨진 상태에서 금형 상에 공급하고, 진공에서 캐비티면에 흡착시킴으로써 실시된다. 또, 최근에는 미리 금형에 맞춰 컷한 길이가 짧은 이형 필름을 금형에 공급하는 것도 실시되고 있다 (특허문헌 1).
이형 필름으로는, 수지 필름이 일반적으로 이용되고 있다. 그러나, 이러한 이형 필름은 대전되기 쉽다는 문제가 있다. 예를 들어 롤상으로 권취된 상태의 이형 필름을 권출하여 사용하는 경우, 이형 필름의 박리 시에 정전기가 발생하고, 이형 필름이 대전된다. 이 경우, 제조 분위기하에 존재하는 분진 등의 이물질이 대전된 이형 필름에 부착하여 패키지의 형상 이상 (버 발생, 이물질 부착 등) 이나 금형 오염의 원인이 된다. 또, 대전된 이형 필름이 반도체 소자에 접촉했을 때에, 방전에 의해 반도체 소자가 파괴될 염려가 있다. 특히, 반도체 소자의 봉지 장치로서 과립 수지를 채용하는 장치가 증가하고 있고 (예를 들어 특허문헌 2), 이형 필름에 과립 수지로부터 발생하는 분진이 부착하는 것에 의한 형상 이상이나 금형 오염은 무시할 수 없게 되고 있다.
또, 최근에는 패키지의 박형화나, 방열성 향상의 요청으로부터, 반도체 소자를 플립 칩 접합하여, 반도체 소자의 배면을 노출시키는 패키지가 증가하고 있다. 이 공정은 몰드 언더필 (Molded Underfill; MUF) 공정이라 불린다. MUF 공정에서는, 반도체 소자의 보호와 마스킹을 위해서, 이형 필름과 반도체 소자가 직접 접촉한 상태에서 봉지가 실시된다 (예를 들어 특허문헌 3). 이형 필름이 대전되기 쉬우면, 경화한 경화성 수지와 이형 필름을 박리할 때에, 이형 필름이 대전되고, 이어서 방전이 생겨, 반도체 소자가 파괴될 염려가 있다.
이 대책으로서 (1) 이형 필름이 금형에 운반되기 전에, 고전압이 인가된 전극 사이를 통과시켜, 이온화된 에어를 이형 필름에 분사하여 제전하는 방법 (특허문헌 4), (2) 카본 블랙을 함유시켜 이형 필름의 표면 저항값을 낮추는 방법 (특허문헌 5), (3) 이형 필름을 구성하는 기재에 대전 방지제를 도공하고, 또한 가교형 아크릴계 점착제를 도공하고 가교시켜, 이형 필름에 이형층을 형성하는 방법 (특허문헌 6) 등이 제안되어 있다. (3) 의 방법에 있어서, 대전 방지제로는, 제 4 급 암모늄염을 갖는 카티온성 대전 방지제가, 대전 방지성이 우수하기 때문에 바람직하다고 되어 있다.
일본 공개특허공보 2009-272398호 일본 공개특허공보 2008-279599호 일본 공개특허공보 2013-123063호 일본 공개특허공보 2000-252309호 일본 공개특허공보 2002-280403호 일본 공개특허공보 2005-166904호
그러나, (1) 의 방법에서는, 이형 필름은 제전되지만, 에어에 의한 먼지 감김의 리스크가 높아짐과 함께, 이형 필름과 반도체 소자의 접촉 시에 이형 필름이 대전되기 때문에, 박리 시의 대전-방전을 방지할 수 없다.
(2) 의 방법에서는, 표면 저항값을 충분히 낮출 만큼의 카본 블랙을 함유하면, 이형 필름의 투명성이 상실되고, 이형 필름 너머의 금형 시인을 할 수 없게 되고, 카본 블랙이 탈락하여 금형을 오염시킨다는 등의 문제가 있다. 이형 필름 너머의 금형 시인을 할 수 없으면, 금형 상에서의 이형 필름의 위치 어긋남이나 그것에 따른 흡착 불량이 생기기 쉽다.
(3) 의 방법에서는, 봉지 공정 (예를 들어 180 ℃) 에서, 이형 필름의 대전 방지 작용이 상실되는 문제가 있다.
본 발명의 목적은, 고온 환경하 (예를 들어 180 ℃) 여도 우수한 대전 방지 작용이 있고, 투명성이 우수한 이형 필름 및 그 이형 필름을 사용한 반도체 패키지의 제조 방법을 제공하는 것에 있다.
본 발명은, 이하의 [1] ∼ [15] 의 구성을 갖는 이형 필름 및 반도체 패키지의 제조 방법을 제공한다.
[1] 반도체 소자를 금형 내에 배치하고, 경화성 수지로 봉지하여 수지 봉지부를 형성하는 반도체 패키지의 제조에 있어서, 금형의 경화성 수지가 접하는 면에 배치되는 이형 필름으로서,
수지 봉지부의 형성 시에 경화성 수지와 접하는 이형성 기재와, 상기 수지 봉지부의 형성 시에 금형과 접하는 대전 방지층을 구비하고,
상기 대전 방지층이, 도전성 중합체 및 도전성 금속 산화물로 이루어지는 군에서 선택되는 적어도 1 종의 대전 방지제를 포함하고,
전광선 투과율이 80 ％ 이상인 것을 특징으로 하는 이형 필름.
[2] 이하의 측정 방법으로 측정되는 봉지 후 필름 대전압이 200 V 이하인, [1] 의 이형 필름.
(봉지 후 필름 대전압의 측정 방법)
13 ㎝ × 13 ㎝ 의 제 1 스테인리스판 상에, 13 ㎝ × 13 ㎝, 두께 100 ㎛ 의 알루미늄박 (JIS H4000 : 2006 의 AlN30P) 을 얹고, 그 위에 스페이서로서 10 ㎝ × 12 ㎝, 두께 125 ㎛ 의 폴리이미드 필름의 중앙을 8 ㎝ × 10 ㎝ 의 크기로 도려낸 것을 얹고, 또한 상기 폴리이미드 필름의 도려낸 부분에, 경화성 수지로서 반도체 봉지용 에폭시 수지 스미콘 EME G770H typeF ver.GR (스미토모 베이클라이트사 제조) 의 2.7 g 을 뿌린다. 그 위에, 13 ㎝ × 13 ㎝ 의 상기 이형 필름을, 사전에 제전을 하고 나서, 대전 방지층측과 반대면이 상기 경화성 수지에 접촉하도록 재치 (載置) 하고, 그 위에 추가로 13 ㎝ × 13 ㎝ 의 제 2 스테인리스판을 얹어, 샘플로 한다.
이상의 순서로 제작한 샘플을, 프레스기로, 온도 180 ℃, 압력 1 ㎫, 시간 3 분간으로 프레스하고, 프레스기로부터 꺼낸 후, 전체를 180 ℃ 의 핫 플레이트에 얹고, 제 2 스테인리스판을 제거한 후, 이형 필름을 5 초에 걸쳐 박리한다. 그 후 5 초 이내에, 박리한 이형 필름의, 경화성 수지에 접촉하고 있던 측의 대전압을, 표면 전위계를 이용하여, 이형 필름과 측정 단자의 거리를 3 ㎝ 로 고정하여 측정한다.
[3] 상기 대전 방지층의 표면 저항값이 1010 Ω/□ 이하인, [1] 또는 [2] 의 이형 필름.
[4] 상기 대전 방지층측의 표면의 산술 평균 조도 Ra 가 0.2 ∼ 2.5 ㎛ 인, [1] ∼ [3] 중 어느 하나의 이형 필름.
[5] 상기 대전 방지층의 두께가 100 ∼ 1,000 ㎚ 인, [1] ∼ [4] 중 어느 하나의 이형 필름.
[6] 상기 대전 방지층이, 상기 대전 방지제와 수지 바인더를 포함하는, [1] ∼ [5] 중 어느 하나의 이형 필름.
[7] 상기 수지 바인더가, 아크릴 수지, 실리콘 수지, 우레탄 수지, 폴리에스테르 수지, 폴리아미드 수지, 아세트산비닐 수지, 에틸렌-아세트산비닐 공중합체, 에틸렌-비닐알코올 공중합체, 클로로트리플루오로에틸렌-비닐알코올 공중합체 및 테트라플루오로에틸렌-비닐알코올 공중합체로 이루어지는 군에서 선택되는 적어도 1 종으로 이루어지는, [6] 의 이형 필름.
[8] 상기 대전 방지제의 함유량이, 상기 수지 바인더에 대해 3 ∼ 50 질량％ 인, [6] 또는 [7] 의 이형 필름.
[9] 상기 이형성 기재측의 표면의 산술 평균 조도 Ra 가 0.1 ∼ 2.5 ㎛ 인, [1] ∼ [8] 중 어느 하나의 이형 필름.
[10] 상기 이형성 기재의 두께가 12 ∼ 100 ㎛ 인, [1] ∼ [9] 중 어느 하나의 이형 필름.
[11] 상기 이형성 기재가 단층 또는 다층 구조의 투명 수지체로 이루어지고, 적어도 경화성 수지와 접하는 표면을 구성하는 층이 이형성 투명 수지로 이루어지는, [1] ∼ [10] 중 어느 하나의 이형 필름.
[12] 상기 이형성 기재가, 이형성 투명 수지로 이루어지는 단층 구조체인, [11] 의 이형 필름.
[13] 상기 이형성 투명 수지가, 불소 수지, 폴리메틸펜텐, 신디오택틱 폴리스티렌 또는 실리콘 수지인, [11] 또는 [12] 의 이형 필름.
[14] 상기 이형성 투명 수지가 에틸렌-테트라플루오로에틸렌 공중합체인, [11] 또는 [12] 의 이형 필름.
[15] 반도체 소자와, 상기 반도체 소자를 봉지하는, 경화한 경화성 수지로 이루어지는 수지 봉지부를 갖는 반도체 패키지의 제조 방법으로서,
금형의 경화성 수지가 접하는 면에, [1] ∼ [14] 중 어느 하나의 이형 필름을 배치하는 공정과,
반도체 소자가 실장된 기판을 상기 금형 내에 배치하고, 상기 금형 내의 공간에 경화성 수지를 채워 경화시켜 수지 봉지부를 형성함으로써, 상기 반도체 소자가 실장된 기판과 상기 수지 봉지부를 갖는 봉지체를 얻는 공정과,
상기 봉지체를 상기 금형으로부터 이형하는 공정을 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
본 발명의 이형 필름은, 고온 환경하 (예를 들어 180 ℃) 여도 우수한 대전 방지 작용이 있고, 투명성이 우수하다.
도 1 은 본 발명의 이형 필름의 제 1 실시형태를 나타내는 개략 단면도이다.
도 2 는 본 발명의 이형 필름의 제 2 실시형태를 나타내는 개략 단면도이다.
도 3 은 본 발명의 반도체 패키지의 제조 방법에 의해 제조하는 반도체 패키지의 일례를 나타내는 개략 단면도이다.
도 4 는 본 발명의 반도체 패키지의 제조 방법에 의해 제조하는 반도체 패키지의 다른 일례를 나타내는 개략 단면도이다.
도 5 는 본 발명의 반도체 패키지의 제조 방법의 제 1 실시형태에 있어서의 공정 (α1) ∼ (α3) 을 모식적으로 설명하는 단면도이다.
도 6 은 본 발명의 반도체 패키지의 제조 방법의 제 1 실시형태에 있어서의 공정 (α4) 를 모식적으로 설명하는 단면도이다.
도 7 은 본 발명의 반도체 패키지의 제조 방법의 제 1 실시형태에 있어서의 공정 (α4) 를 모식적으로 설명하는 단면도이다.
도 8 은 본 발명의 반도체 패키지의 제조 방법의 제 2 실시형태에 있어서의 공정 (β1) 을 나타내는 단면도이다.
도 9 는 본 발명의 반도체 패키지의 제조 방법의 제 2 실시형태에 있어서의 공정 (β2) ∼ (β3) 을 나타내는 단면도이다.
도 10 은 본 발명의 반도체 패키지의 제조 방법의 제 2 실시형태에 있어서의 공정 (β4) 를 나타내는 단면도이다.
도 11 은 본 발명의 반도체 패키지의 제조 방법의 제 2 실시형태에 있어서의 공정 (β5) 를 나타내는 단면도이다.
이하의 용어의 정의는, 본 명세서 및 특허 청구의 범위에 걸쳐서 적용된다.
수지에 있어서의 「단위」는, 당해 수지를 구성하는 구성 단위 (모노머 단위) 를 나타낸다.
「불소 수지」란, 구조 중에 불소 원자를 포함하는 수지를 나타낸다.
본 발명의 이형 필름은, 반도체 소자를 금형 내에 배치하고, 경화성 수지로 봉지하여 수지 봉지부를 형성하는 반도체 패키지의 제조에 있어서, 금형의 경화성 수지가 접하는 면에 배치되는 필름이다. 본 발명의 이형 필름은, 예를 들어 반도체 패키지의 수지 봉지부를 형성할 때에, 그 수지 봉지부의 형상에 대응하는 형상의 캐비티를 갖는 금형의 캐비티면을 덮도록 배치되고, 형성된 수지 봉지부와 금형의 캐비티면 사이에 배치됨으로써, 얻어진 반도체 패키지의 금형으로부터의 이형을 용이하게 한다.
이하, 본 발명의 이형 필름의 상세를 설명한다.
본 발명의 이형 필름은, 수지 봉지부의 형성 시에 경화성 수지와 접하는 이형성 기재와, 상기 수지 봉지부의 형성 시에 금형과 접하는 대전 방지층을 구비한다.
이형성 기재는, 단층 구조 또는 다층 구조의 투명 수지체로 이루어지고, 적어도 경화성 수지와 접하는 표면을 구성하는 층이 이형성 투명 수지로 이루어진다. 본 발명에 있어서, 「이형성 투명 수지」란, 이형성이 있고, 또한 이형 필름의 전광선 투과율이 80 ％ 이상이 되는 데 충분한 투명성이 있는 수지를 말한다. 또, 「이형성이 있다」란, 당해 수지만으로 이루어지는 층이 이형층으로서 기능할 수 있는 것을 의미한다.
대전 방지층은, 대전 방지제인 도전성 중합체만으로 구성되어 있어도 되지만, 대전 방지제와 수지 바인더를 포함하는 층으로 이루어지는 것이 바람직하다. 대전 방지제와 수지 바인더를 포함하는 대전 방지층은, 대전 방지제와 수지 바인더와 용제 등의 액상 매체를 포함하는 도공액을 이형성 기재의 편면에 도포하고, 액상 매체를 제거하여, 형성되는 것이 바람직하다. 또, 대전 방지제와 수지 바인더를 포함하는 필름을 이형성 기재의 편면에 적층하여 형성할 수도 있다.
〔제 1 실시형태의 이형 필름〕
도 1 은, 본 발명의 이형 필름의 제 1 실시형태를 나타내는 개략 단면도이다.
제 1 실시형태의 이형 필름 (1) 은, 수지 봉지부의 형성 시에 경화성 수지와 접하는 이형성 기재 (2) 와, 상기 수지 봉지부의 형성 시에 금형과 접하는 대전 방지층 (3) 을 구비한다. 이형성 기재 (2) 는, 단층 구조이다.
이형 필름 (1) 은, 반도체 패키지의 제조 시에, 이형성 기재 (2) 측의 표면 (2a) 을 금형의 캐비티를 향하여 배치되고, 수지 봉지부의 형성 시에 경화성 수지와 접촉한다. 또, 이때 대전 방지층 (3) 측의 표면 (3a) 은 금형의 캐비티면에 밀착한다. 이 상태에서 경화성 수지를 경화시킴으로써, 금형의 캐비티의 형상에 대응한 형상의 수지 봉지부가 형성된다.
(전광선 투과율)
이형 필름 (1) 의 전광선 투과율은, 80 ％ 이상이고, 85 ％ 이상이 바람직하다. 전광선 투과율이 80 ％ 이상이면, 실제로 반도체 봉지 장치에 이형 필름 (1) 을 세트할 때에, 이형 필름 (1) 너머로 금형의 위치를 인식하기 쉽다. 그 때문에, 이형 필름 (1) 과 금형의 위치 맞춤이 용이하고, 이형 필름을 고정하는 진공 흡착 구멍과 이형 필름의 위치가 어긋나는 흡착 에러가 생기기 어렵다. 또, 금형과 이형 필름 (1) 사이에 이물질이 맞물려 들어간 경우에 육안으로 확인할 수 있기 때문에, 이형 필름 (1) 너머로 이물질의 형상이 수지 봉지부에 전사된 불량품이 나올 확률이 낮아진다.
그 전광선 투과율의 상한은 특별히 설정되지 않지만, 99 ％ 이하면 된다.
(이형성 기재)
이형성 기재 (2) 로는, 이형성 투명 수지를 포함하는 것 (단, 대전 방지제를 포함하지 않는다.) 을 들 수 있다.
이형성 투명 수지로는, 이형성, 반도체 패키지의 봉지 온도 (예를 들어 180 ℃) 에 있어서의 내열성, 금형 추종성이 우수한 점에서, 불소 수지, 폴리메틸펜텐, 신디오택틱 폴리스티렌, 이형성의 실리콘 수지 등이 바람직하다. 그 중에서도, 이형성이 우수한 점에서, 불소 수지, 폴리메틸펜텐, 신디오택틱 폴리스티렌이 바람직하고, 불소 수지가 특히 바람직하다. 이들 수지는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
불소 수지로는, 이형성 및 내열성이 우수한 점에서, 플루오로올레핀계 중합체가 바람직하다. 플루오로올레핀계 중합체는, 플루오로올레핀에 근거하는 단위를 갖는 중합체이다. 플루오로올레핀계 중합체는, 플루오로올레핀에 근거하는 단위 이외의 단위를 추가로 가져도 된다.
플루오로올레핀으로는, 테트라플루오로에틸렌 (이하, 「TFE」라고도 한다.), 불화비닐, 불화비닐리덴, 트리플루오로에틸렌, 헥사플루오로프로필렌, 클로로트리플루오로에틸렌 등을 들 수 있다. 플루오로올레핀은, 1 종을 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
플루오로올레핀계 중합체로는, 에틸렌-테트라플루오로에틸렌 공중합체 (ETFE), 테트라플루오로에틸렌-헥사플루오로프로필렌 공중합체 (FEP), 테트라플루오로에틸렌-퍼플루오로(알킬비닐에테르) 공중합체 (PFA), 테트라플루오로에틸렌-헥사플루오로프로필렌-비닐리덴플루오라이드 공중합체 (THV) 등을 들 수 있다. 플루오로올레핀계 중합체는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
플루오로올레핀계 중합체로는, 고온에서의 신장이 큰 점에서, ETFE 가 특히 바람직하다. ETFE 는, TFE 에 근거하는 단위 (이하, 「TFE 단위」라고도 한다.) 와, 에틸렌에 근거하는 단위 (이하, 「E 단위」라고도 한다.) 를 갖는 공중합체이다.
ETFE 로는, TFE 단위와, E 단위와, TFE 및 에틸렌 이외의 제 3 모노머에 근거하는 단위를 갖는 중합체가 바람직하다. 제 3 모노머에 근거하는 단위의 종류나 함유량에 의해 ETFE 의 결정화도, 나아가서는 이형성 기재 (2) 의 인장 특성을 조정하기 쉽다. 예를 들어 제 3 모노머 (특히 불소 원자를 갖는 모노머) 에 근거하는 단위를 가짐으로써, 고온 (특히 180 ℃ 전후) 에 있어서의 인장 강신도가 향상된다.
제 3 모노머로는, 불소 원자를 갖는 모노머와, 불소 원자를 갖지 않는 모노머를 들 수 있다.
불소 원자를 갖는 모노머로는, 하기 모노머 (a1) ∼ (a5) 를 들 수 있다.
모노머 (a1) : 탄소수 2 또는 3 의 플루오로올레핀류.
모노머 (a2) : X(CF2)nCY=CH2 (단, X, Y 는, 각각 독립적으로 수소 원자 또는 불소 원자이고, n 은 2 ∼ 8 의 정수이다.) 로 나타내는 함불소 모노머.
모노머 (a3) : 플루오로비닐에테르류.
모노머 (a4) : 관능기 함유 플루오로비닐에테르류.
모노머 (a5) : 지방족 고리 구조를 갖는 함불소 모노머.
모노머 (a1) 로는, 플루오로에틸렌류 (트리플루오로에틸렌, 불화비닐리덴, 불화비닐, 클로로트리플루오로에틸렌 등), 플루오로프로필렌류 (헥사플루오로프로필렌 (이하, 「HFP」라고도 한다.), 2-하이드로펜타플루오로프로필렌 등) 등을 들 수 있다.
모노머 (a2) 로는, n 이 2 ∼ 6 인 모노머가 바람직하고, n 이 2 ∼ 4 인 모노머가 특히 바람직하다. 또, X 가 불소 원자, Y 가 수소 원자인 모노머, 즉 (퍼플루오로알킬)에틸렌이 특히 바람직하다.
모노머 (a2) 의 구체예로는, 하기 화합물을 들 수 있다.
CF3CF2CH=CH2,
CF3CF2CF2CF2CH=CH2 ((퍼플루오로부틸)에틸렌. 이하, 「PFBE」라고도 한다.),
CF3CF2CF2CF2CF=CH2,
CF2HCF2CF2CF=CH2,
CF2HCF2CF2CF2CF=CH2 등.
모노머 (a3) 의 구체예로는, 하기 화합물을 들 수 있다. 또한, 하기 중 디엔인 모노머는 고리화 중합할 수 있는 모노머이다.
CF2=CFOCF3,
CF2=CFOCF2CF3,
CF2=CF(CF2)2CF3 (퍼플루오로(프로필비닐에테르). 이하, 「PPVE」라고도 한다.),
CF2=CFOCF2CF(CF3)O(CF2)2CF3,
CF2=CFO(CF2)3O(CF2)2CF3,
CF2=CFO(CF2CF(CF3)O)2(CF2)2CF3,
CF2=CFOCF2CF(CF3)O(CF2)2CF3,
CF2=CFOCF2CF=CF2,
CF2=CFO(CF2)2CF=CF2 등.
모노머 (a4) 의 구체예로는, 하기 화합물을 들 수 있다.
CF2=CFO(CF2)3CO2CH3,
CF2=CFOCF2CF(CF3)O(CF2)3CO2CH3,
CF2=CFOCF2CF(CF3)O(CF2)2SO2F 등.
모노머 (a5) 의 구체예로는, 퍼플루오로(2,2-디메틸-1,3-디옥솔), 2,2,4-트리플루오로-5-트리플루오로메톡시-1,3-디옥솔, 퍼플루오로(2-메틸렌-4-메틸-1,3-디옥소란) 등을 들 수 있다.
불소 원자를 갖지 않는 모노머로는, 하기 모노머 (b1) ∼ (b4) 를 들 수 있다.
모노머 (b1) : 올레핀류.
모노머 (b2) : 비닐에스테르류.
모노머 (b3) : 비닐에테르류.
모노머 (b4) : 불포화 산 무수물.
모노머 (b1) 의 구체예로는, 프로필렌, 이소부텐 등을 들 수 있다.
모노머 (b2) 의 구체예로는, 아세트산비닐 등을 들 수 있다.
모노머 (b3) 의 구체예로는, 에틸비닐에테르, 부틸비닐에테르, 시클로헥실비닐에테르, 하이드록시부틸비닐에테르 등을 들 수 있다.
모노머 (b4) 의 구체예로는, 무수 말레산, 무수 이타콘산, 무수 시트라콘산, 무수 하이믹산 (5-노르보르넨-2,3-디카르복실산 무수물) 등을 들 수 있다.
제 3 모노머는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
제 3 모노머로는, 결정화도를 조정하기 쉬운 점, 제 3 모노머 (특히 불소 원자를 갖는 모노머) 에 근거하는 단위를 가짐으로써 고온 (특히 180 ℃ 전후) 에 있어서의 인장 강신도가 우수한 점에서, 모노머 (a2), HFP, PPVE, 아세트산비닐이 바람직하고, HFP, PPVE, CF3CF2CH=CH2, PFBE 가 보다 바람직하며, PFBE 가 특히 바람직하다. 즉, ETFE 로는, TFE 단위와, E 단위와, PFBE 에 근거하는 단위를 갖는 공중합체가 특히 바람직하다.
ETFE 에 있어서, TFE 단위와, E 단위의 몰비 (TFE 단위/E 단위) 는, 80/20 ∼ 40/60 이 바람직하고, 70/30 ∼ 45/55 가 보다 바람직하며, 65/35 ∼ 50/50 이 특히 바람직하다. TFE 단위/E 단위가 상기 범위 내이면, ETFE 의 내열성 및 기계적 강도가 우수하다.
ETFE 중의 제 3 모노머에 근거하는 단위의 비율은, ETFE 를 구성하는 전단위의 합계 (100 몰％) 에 대해 0.01 ∼ 20 몰％ 가 바람직하고, 0.10 ∼ 15 몰％ 가 보다 바람직하며, 0.20 ∼ 10 몰％ 가 특히 바람직하다. 제 3 모노머에 근거하는 단위의 비율이 상기 범위 내이면, ETFE 의 내열성 및 기계적 강도가 우수하다.
제 3 모노머에 근거하는 단위가 PFBE 에 근거하는 단위를 포함하는 경우, PFBE 에 근거하는 단위의 비율은, ETFE 를 구성하는 전단위의 합계 (100 몰％) 에 대해 0.5 ∼ 4.0 몰％ 가 바람직하고, 0.7 ∼ 3.6 몰％ 가 보다 바람직하며, 1.0 ∼ 3.6 몰％ 가 특히 바람직하다. PFBE 에 근거하는 단위의 비율이 상기 범위 내이면, 이형 필름의 180 ℃ 에 있어서의 인장 탄성률을 상기 범위 내로 조정할 수 있다. 또, 고온 (특히 180 ℃ 전후) 에 있어서의 인장 강신도가 향상된다.
ETFE 의 용융 유량 (MFR) 은, 2 ∼ 40 g/10 분이 바람직하고, 5 ∼ 30 g/10 분이 보다 바람직하며, 10 ∼ 20 g/10 분이 특히 바람직하다. MFR 은, 분자량의 기준이고, MFR 이 클수록 분자량이 작은 경향이 있다. ETFE 의 MFR 이 상기 범위 내이면, ETFE 의 성형성이 향상되고, 이형 필름의 기계적 강도가 우수하다.
ETFE 의 MFR 은, ASTM D3159 에 준거하여, 하중 49 N, 297 ℃ 에서 측정되는 값이다.
이형성 기재 (2) 는, 이형성 투명 수지만으로 이루어지는 것이라도 되고, 이형성 투명 수지에 더해, 이형성 투명 수지 이외의 성분을 추가로 함유해도 된다.
예를 들어, 투명성, 및 이형성 기재 (2) 와 대전 방지층 (3) 의 밀착성을 저해하지 않는 범위에서, 이형성 투명 수지 이외의 이형 성분을 함유해도 된다. 그 이형 성분으로는, 실리콘 오일, 불소계 계면활성제 등을 들 수 있다.
본 발명의 유용성의 점에서는, 이형성 기재 (2) 는, 대전 방지제를 포함하지 않는 것이 바람직하다.
이형성 기재 (2) 로는, 불소 수지를 포함하는 층이 바람직하고, 불소 수지만으로 이루어지는 층이 특히 바람직하다. 이 경우, 이형 필름 (1) 은, 이형성 이 우수하고, 또 성형 시의 금형의 온도 (전형적으로는 150 ∼ 180 ℃) 에 견딜 수 있는 내열성, 경화성 수지의 유동이나 가압력에 견딜 수 있는 강도 등을 충분히 갖고, 고온에 있어서의 신장도 우수하다.
이형성 기재 (2) 의, 수지 봉지부의 형성 시에 경화성 수지와 접하는 면, 즉 이형 필름 (1) 의 이형성 기재 (2) 측의 표면 (2a) 은, 평활해도 되고 요철이 형성되어 있어도 된다. 이형성이 우수한 점에서는, 요철이 형성되어 있는 것이 바람직하다.
요철이 형성되어 있는 경우의 표면 형상은, 복수의 볼록부 및/또는 오목부가 랜덤으로 분포한 형상이어도 되고, 복수의 볼록부 및/또는 오목부가 규칙적으로 배열한 형상이어도 된다. 복수의 볼록부 및/또는 오목부의 형상이나 크기는, 동일해도 되고 상이해도 된다.
볼록부로는, 이형 필름의 표면에 연장되는 길이가 긴 철조 (凸條), 점재하는 돌기 등을 들 수 있고, 오목부로는, 이형 필름의 표면에 연장되는 길이가 긴 홈, 점재하는 구멍 등을 들 수 있다.
철조 또는 홈의 형상으로는, 직선, 곡선, 구부러진 형상 등을 들 수 있다. 이형 필름 표면에 있어서는, 복수의 철조 또는 홈이 평행으로 존재하여 줄무늬상을 이루고 있어도 된다. 철조 또는 홈의, 길이 방향에 직교하는 방향의 단면 형상으로는, 삼각형 (V 자형) 등의 다각형, 반원형 등을 들 수 있다.
돌기 또는 구멍의 형상으로는, 삼각추형, 사각추형, 육각추형 등의 다각추형, 원추형, 반구형, 다면체형, 그 외 각종 부정형 등을 들 수 있다.
표면 (2a) 의 산술 평균 조도 Ra 는, 0.1 ∼ 2.5 ㎛ 가 바람직하고, 0.2 ∼ 2.0 ㎛ 가 특히 바람직하다. 표면 (2a) 의 산술 평균 조도 Ra 가 상기 범위의 하한값 이상이면, 형성되는 수지 봉지부의 수지 흐름 흔적 (플로우 마크) 이 눈에 띄지 않는다. 표면 (2a) 의 산술 평균 조도 Ra 가 상기 범위의 상한값 이하이면, 수지 봉지부의 형성 후에, 수지 봉지부에 실시하는 마킹의 시인성이 보다 우수하다.
이형성 기재 (2) 의 대전 방지층 (3) 측의 표면의 산술 평균 조도 Ra 는, 0.2 ∼ 2.5 ㎛ 가 바람직하고, 0.2 ∼ 2.0 ㎛ 가 특히 바람직하다. 대전 방지층 (3) 측의 표면의 산술 평균 조도 Ra 가 상기 범위 내이면, 이형성 기재 (2) 상에 대전 방지층 (3) 을 형성한 경우에, 대전 방지층 (3) 의 이형성 기재 (2) 측과는 반대측의 표면, 요컨대 이형 필름 (1) 의 대전 방지층 (3) 측의 표면 (3a) 의 산술 평균 조도 Ra 가 후술의 범위 내가 되기 쉽다.
산술 평균 조도 Ra 는, JIS B0601 : 2013 (ISO 4287 : 1997, Amd.1 : 2009) 에 근거하여 측정되는 값이다. 조도 곡선용의 기준 길이 lr (컷오프값 λc) 은 0.8 ㎜ 로 한다.
이형성 기재 (2) 의 두께는, 12 ∼ 100 ㎛ 인 것이 바람직하고, 25 ∼ 75 ㎛ 가 특히 바람직하다. 이형성 기재 (2) 의 두께가 상기 범위의 하한값 이상이면, 이형성 기재 (2) 의 「접힘」에 의한 대전 방지층 (3) 의 「균열」이 발생하기 어렵고, 대전 방지성이 저해되기 어렵다. 또, 이형 필름 (1) 의 취급 (예를 들어 롤 투 롤에서의 취급) 이 용이하고, 이형 필름 (1) 을 잡아 당기면서 금형의 캐비티를 덮도록 배치할 때에, 주름이 발생하기 어렵다. 이형성 기재 (2) 의 두께가 상기 범위의 상한값 이하이면, 대전 방지층 (3) 에 의한 대전 방지 효과가, 이형성 기재 (2) 측의 표면 (봉지면) 까지 충분히 미친다. 또, 이형 필름 (1) 이 용이하게 변형 가능하여, 금형 추종성이 우수하다.
(대전 방지층)
대전 방지층 (3) 은, 도전성 중합체 및 도전성 금속 산화물로 이루어지는 군에서 선택되는 적어도 1 종의 대전 방지제 (이하, 「대전 방지제 (I)」이라고도 한다.) 를 포함한다.
도전성 중합체란, 중합체의 골격을 타고, 전자가 이동하고, 확산하는 중합체이다. 도전성 중합체로는, 예를 들어 폴리아닐린계 중합체, 폴리아세틸렌계 중합체, 폴리파라페닐렌계 중합체, 폴리피롤계 중합체, 폴리티오펜계 중합체, 폴리비닐카르바졸계 중합체 등을 들 수 있다.
도전성 중합체의 질량 평균 분자량은, 20,000 ∼ 500,000 이 바람직하고, 40,000 ∼ 200,000 이 특히 바람직하다. 도전성 중합체의 질량 평균 분자량이 상기 범위 밖이면 (즉, 20,000 미만 또는 500,000 을 초과하는 경우), 도전성 중합체의 물에 대한 분산 안정성이 저하하는 경우가 있다. 질량 평균 분자량은, 예를 들어 워터즈사 제조 ultrahydrogel500 칼럼 등을 사용한 겔 투과 크로마토그래피 (GPC) 로 측정된다.
도전성 금속 산화물로는, 예를 들어 주석 도프 산화인듐, 안티몬 도프 산화주석, 인 도프 산화주석, 안티몬산아연, 산화안티몬 등을 들 수 있다.
대전 방지제 (I) 은, 1 종을 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
대전 방지제 (I) 로는, 내열성 및 도전성이 우수한 점에서, 폴리아닐린계 중합체, 폴리피롤계 중합체, 폴리티오펜계 중합체가 바람직하다.
대전 방지층 (3) 에 있어서, 대전 방지제 (I) 은, 수지 바인더 중에 분산되어 있는 것이 바람직하다. 즉, 대전 방지층 (3) 은, 수지 바인더 중에 대전 방지제 (I) 이 분산된 층인 것이 바람직하다.
수지 바인더로는, 봉지 공정에서의 열 (예를 들어 180 ℃) 에 견딜 수 있는 내열성을 갖는 것이면 특별히 제한되지 않는다. 내열성이 우수한 점에서, 수지 바인더는, 아크릴 수지, 실리콘 수지, 우레탄 수지, 폴리에스테르 수지, 폴리아미드 수지, 아세트산비닐 수지, 에틸렌-아세트산비닐 공중합체, 에틸렌-비닐알코올 공중합체, 클로로트리플루오로에틸렌-비닐알코올 공중합체 및 테트라플루오로에틸렌-비닐알코올 공중합체로 이루어지는 군에서 선택되는 적어도 1 종을 포함하는 것이 바람직하다. 그 중에서도, 기계적 강도가 우수한 점에서, 아크릴 수지, 실리콘 수지, 우레탄 수지, 폴리에스테르 수지, 폴리아미드 수지, 아세트산비닐 수지, 에틸렌-아세트산비닐 공중합체, 에틸렌-비닐알코올 공중합체, 클로로트리플루오로에틸렌-비닐알코올 공중합체, 테트라플루오로에틸렌-비닐알코올 공중합체 중 어느 1 종 (예를 들어 아크릴 수지만) 으로 이루어지는 것이 바람직하다.
수지 바인더로는, 내열성이나 대전 방지제 (I) 의 분산성이 우수한 점에서, 폴리에스테르 수지, 아크릴 수지가 특히 바람직하다.
대전 방지층 (3) 에 있어서, 수지 바인더는, 가교되어 있어도 된다. 수지 바인더가 가교되어 있으면, 가교되어 있지 않은 경우에 비해 내열성이 우수하다.
대전 방지층 (3) 은, 본 발명의 효과를 저해하지 않는 범위에서, 대전 방지제 (I) 이외의 대전 방지제를 추가로 포함해도 된다.
다른 대전 방지제로는, 예를 들어 습도 의존성의 대전 방지제를 들 수 있다. 습도 의존성의 대전 방지제는, 그 자체는 도전성을 갖지 않는 대전 방지제이고, 예를 들어 측기에 4 급 암모늄염기를 갖는 카티온계 공중합체, 폴리스티렌술폰산을 포함하는 아니온계 고분자, 폴리에테르에스테르아미드, 에틸렌옥사이드-에피클로르하이드린 올리고머, 폴리에테르에스테르 등을 포함하는 비이온계 고분자, 실리케이트 올리고머 등을 들 수 있다. 이들은, 공기 중의 수분을 흡착하여, 수분을 개재하여 전하를 놓아줌으로써 대전을 방지하고 있다. 그러나, 100 ℃ 이상의 고온에 있어서는, 흡착하고 있던 수분이 탈리하기 때문에, 전하를 놓아줄 수 없어 대전 방지성이 상실된다.
한편, 대전 방지제 (I) 은, 그 자체가 도전성을 가지므로, 대전 방지제 (I) 에 의해 얻어지는 대전 방지 작용은, 습도에 의존하지 않고 (비습도 의존성), 100 ℃ 이상의 고온에 있어서도 발휘된다.
대전 방지층 (3) 에는, 대전 방지성 및 투명성을 저해하지 않는 범위에서, 대전 방지제 이외의 첨가제가 포함되어 있어도 된다. 그 첨가제로는, 금형과의 이형성을 향상시키는 활제, 착색제, 커플링제 등을 들 수 있다. 활제로는, 열가소성 수지로 이루어지는 마이크로 비즈, 흄드 실리카, 폴리테트라플루오로에틸렌 (PTFE) 미립자 등을 들 수 있다. 착색제로는, 각종 유기, 무기의 착색제를 사용할 수 있고, 예를 들어 코발트 블루, 벵갈라, 시아닌 블루 등을 들 수 있다. 커플링제로는, 실란 커플링제, 티타네이트 커플링제 등을 들 수 있다.
대전 방지층 (3) 중의 대전 방지제 (I) 의 함유량은, 대전 방지층 (3) 의 표면 저항값이 1010 Ω/□ 이하가 되는 양이 바람직하다. 대전 방지층 (3) 의 표면 저항값은, 109 Ω/□ 이하가 특히 바람직하다. 그 표면 저항값이 상기 상한값 이하이면, 반도체 패키지와 이형 필름 (1) 을 박리할 때의 이형성 기재 (2) 의 대전을 충분히 중화하여, 외관상의 대전을 0 으로 할 수 있다. 대전 방지층 (3) 의 하한은 특별히 제한되지 않지만, 104 Ω/□ 이상이 바람직하다.
대전 방지층 (3) 이, 수지 바인더 중에 대전 방지제 (I) 가 분산된 층인 경우, 대전 방지제 (I) 의 함유량은, 수지 바인더 (100 질량％) 에 대해 3 ∼ 50 질량％ 가 바람직하고, 5 ∼ 20 질량％ 가 특히 바람직하다. 대전 방지제 (I) 의 함유량이 상기 범위의 하한값 이상이면, 대전 방지제 (I) 의 종류에 따라 다르기도 하지만, 대전 방지층 (3) 의 표면 저항값이 상기 상한값 이하가 되기 쉽다. 대전 방지제 (I) 의 함유량이 상기 범위의 상한값 이하이면, 대전 방지층 (3) 과 이형성 기재의 밀착성이 우수하다.
대전 방지층 (3) 중의 습도 의존성의 대전 방지제의 함유량은, 특별히 한정 되지 않지만, 비용, 분산성 등을 고려하면, 대전 방지제 (I)(100 질량％) 에 대해 10 질량％ 이하가 바람직하고, 0 질량％ 가 특히 바람직하다. 즉, 대전 방지층 (3) 은, 습도 의존성의 대전 방지제를 포함하지 않는 것이 특히 바람직하다.
대전 방지층 (3) 의 두께는, 100 ∼ 1,000 ㎚ 가 바람직하고, 200 ∼ 800 ㎚ 가 특히 바람직하다. 대전 방지층 (3) 의 두께가 상기 범위의 하한값 이상이면, 대전 방지층 (3) 이 연속한 도막이 되기 쉽고, 우수한 대전 방지성이 얻어지기 쉽다. 그 두께가 상기 범위의 상한값 이하이면, 대전 방지층 (3) 의 벗겨짐이 일어나기 어렵다.
대전 방지층 (3) 의, 이형성 기재 (2) 측과는 반대측의 표면, 요컨대 이형 필름 (1) 의 대전 방지층 (3) 측의 표면 (3a) 의 산술 평균 조도 Ra 는, 0.2 ∼ 2.5 ㎛ 가 바람직하고, 0.2 ∼ 2.0 ㎛ 가 특히 바람직하다. 표면 (3a) 의 산술 평균 조도 Ra 가 상기 범위의 하한값 이상이면, 표면 (3a) 과 금형이 블로킹을 일으키기 어렵고, 블로킹에 의한 주름이 생기기 어렵다. 표면 (3a) 의 산술 평균 조도 Ra 가 상기 범위의 상한값 이하이면, 대전 방지층 (3) 을 형성할 때에, 대전 방지층 (3) 의 표면 부근에 수지 바인더의 막 (대전 방지제 (I) 을 포함하지 않는 막) 이 형성되기 어렵고, 대전 방지성이 충분히 발휘되기 쉽다.
(봉지 후 필름 대전압)
이형 필름 (1) 은, 이하의 측정 방법으로 측정되는 봉지 후 필름 대전압이 200 V 이하인 것이 바람직하고, 100 V 이하가 특히 바람직하다.
그 봉지 후 필름 대전압은, 수지 봉지부를 형성한 후에 수지 봉지부와 이형 필름을 박리할 때의 이형 필름의 대전되기 어려움을 나타내는 지표이다. 봉지 후 필름 대전압이 작을수록, 수지 봉지부와 이형 필름을 박리할 때에 대전되기 어렵다.
＜봉지 후 필름 대전압의 측정 방법＞
13 ㎝ × 13 ㎝ 의 제 1 스테인리스 (이하, 「SUS」라고도 한다.) 판 상에, 13 ㎝ × 13 ㎝, 두께 100 ㎛ 의 알루미늄박 (JIS H4000 : 2006 의 AlN30P) 을 얹고, 그 위에 스페이서로서 10 ㎝ × 12 ㎝, 두께 125 ㎛ 의 폴리이미드 필름의 중앙을 8 ㎝ × 10 ㎝ 의 크기로 도려낸 것을 얹고, 또한 상기 폴리이미드 필름의 도려낸 부분에, 경화성 수지로서 반도체 봉지용 에폭시 수지 스미콘 EME G770H typeF ver.GR (스미토모 베이클라이트사 제조) 의 2.7 g 을 뿌린다. 그 위에, 13 ㎝ × 13 ㎝ 의 상기 이형 필름을, 사전에 제전을 하고 나서, 대전 방지층측과 반대면이 상기 경화성 수지에 접촉하도록 재치하고, 그 위에 추가로 13 ㎝ × 13 ㎝ 의 제 2 SUS 판을 얹어, 샘플로 한다.
이상의 순서로 제작한 샘플을, 프레스기로, 온도 180 ℃, 압력 1 ㎫, 시간 3 분간으로 프레스하고, 프레스기로부터 꺼낸 후, 전체를 180 ℃ 의 핫 플레이트에 얹고, 제 2 SUS 판을 제거한 후, 이형 필름을 5 초에 걸쳐 박리한다. 그 후 5 초 이내에, 박리한 이형 필름의, 경화성 수지에 접촉하고 있던 측의 대전압을, 표면 전위계를 이용하여, 이형 필름과 측정 단자의 거리를 3 ㎝ 로 고정하여 측정한다.
(이형 필름의 제조 방법)
이형 필름 (1) 은, 예를 들어 이하의 공정 (i) 을 갖는 제조 방법에 의해 제조할 수 있다.
(i) 이형성 기재 (2) 의 일방의 면 상에, 대전 방지제 (I) 과 수지 바인더와 액상 매체를 포함하는 도공액 (이하, 「대전 방지액」이라고도 한다.) 을 도공하고, 건조시키고, 필요에 따라 상기 수지 바인더를 가교시켜, 대전 방지층 (3) 을 형성하는 공정.
건조 후, 필요에 따라 상기 수지 바인더를 가교시켜도 된다.
이형성 기재 (2) 의 대전 방지액을 도공하는 표면에 있어서는, 대전 방지층 (3) 과의 밀착성을 향상시키기 위해서, 표면 처리가 실시되어도 된다. 표면 처리로는, 코로나 처리, 플라즈마 처리, 실란 커플링제 도공, 접착제의 도포 등을 들 수 있다.
＜대전 방지액＞
대전 방지제 (I), 수지 바인더는 각각 상기와 동일하다.
액상 매체로는, 물, 유기 용제 등을 들 수 있다. 유기 용제로는, 알코올 화합물, 에스테르 화합물 등을 들 수 있다.
상기 수지 바인더를 가교시키는 경우, 상기 대전 방지액은, 가교제를 추가로 포함해도 된다. 가교제로는, 공지된 것을 사용할 수 있고, 예를 들어 이소시아네이트 화합물, 에폭시 수지, 멜라민 수지, 아지리딘 화합물 등을 들 수 있다.
대전 방지액의 고형분 농도는, 1 ∼ 10 질량％ 가 바람직하고, 2 ∼ 8 질량％ 가 특히 바람직하다. 고형분 농도가 상기 범위의 하한값 이상이면, 도공성 이 우수하고, 상한값 이하이면, 대전 방지제 (I) 등의 분산성이 우수하다.
＜공정 (i)＞
대전 방지액의 도공 방법으로는, 공지된 각종 웨트 코트법을 사용할 수 있고, 예를 들어 그라비아 코트법, 다이 코트법 등을 들 수 있다. 건조 온도는, 50 ∼ 100 ℃ 가 바람직하다.
수지 바인더의 가교 방법으로는, 자외선 (UV) 가교, 열 가교 등을 들 수 있다. 건조 공정이, 열 가교 공정을 겸해도 된다.
(작용 효과)
이형 필름 (1) 에 있어서는, 수지 봉지부의 형성 시에 금형과 접하는 대전 방지층이 대전 방지제 (I) 을 포함하므로, 고온 환경하 (예를 들어 180 ℃) 여도 우수한 대전 방지 작용을 발휘한다. 구체적으로는, 이형 필름 (1) 에 의하면, 반도체 패키지의 제조 방법으로 반도체 소자를 봉지하는 수지 봉지부를 형성할 때, 이형 필름과 반도체 소자가 접촉할 때에 이형 필름이 대전되기 어려워진다. 또, 반도체 패키지의 제조 방법으로 반도체 소자를 봉지하는 수지 봉지부를 형성한 후에 수지 봉지부와 이형 필름을 박리할 때에 이형 필름이 대전되기 어려워진다. 그 결과, 박리 시의 대전-방전을 충분히 억제할 수 있어, 반도체 소자가 파괴되기 어려워진다.
또, 이형 필름 (1) 에 있어서는, 전광선 투과율이 80 ％ 이상이고, 투명도가 높다. 그 때문에, 반도체 패키지의 제조 시에, 이형 필름을 금형에 흡착할 때의 흡착 에러가 생기기 어렵다.
고온 환경하 (예를 들어 180 ℃) 여도 우수한 대전 방지 작용을 얻기 위해서는, 이형 필름에 있어서의 대전 방지층의 위치와, 대전 방지층에 포함되는 대전 방지제의 종류가 중요하다.
수지 봉지부의 형성 시에 금형과 접하는 층이 대전 방지층 (3) 임으로써, 대전 방지층 (3) 이 금형의 금속부와 접촉한다. 그 때문에, 박리에 의해 이형성 기재 (2) 에 체류하고 있는 전하를 신속하게 확산시켜, 대전압을 0 으로 하는 것이 가능해진다. 이형 필름이, 대전 방지층 (3) 이 직접 금형에 접하지 않는 구조로 되어 있는 경우, 발생한 약간의 전하는 장시간 서전 (徐電) 되지 않고 계속 남는다. 특히 정전기에 민감한 반도체 소자가 노출되는 구조의 반도체 패키지의 생산에 있어서는, 반도체 소자와 이형 필름이 접촉하는 순간에 이형 필름이 잠깐이라도 정전기를 띠고 있으면, 그 정전기로부터 반도체 소자로도 전하가 야기되어, 용이하게 파괴되어 버린다. 그 때문에, 이형 필름이 금형에 흡착하여 접촉하고 있을 때의 대전압은 0 인 것이 바람직하다.
또, 대전 방지제 (I) 은, 전술한 바와 같이 비습도 의존성의 대전 방지제이고, 고온 (예를 들어 180 ℃) 인 반도체 패키지의 봉지 온도하에 있어서도 대전 방지 작용을 발휘한다. 대전 방지제가 습도 의존성의 것 (예를 들어 제 4 급 암모늄염을 갖는 카티온성 대전 방지제) 인 경우, 그 대전 방지 작용은, 공기 중의 수분을 흡착하여 전하를 놓아준다고 하는 원리에 의하므로, 반도체 패키지의 봉지 온도에서는, 흡착하고 있던 수분이 탈리하여 대전 방지 작용이 상실된다.
〔제 2 실시형태의 이형 필름〕
도 2 는, 본 발명의 이형 필름의 제 2 실시형태를 나타내는 개략 단면도이다. 또한, 이하에 있어서 제 1 실시형태에 대응하는 구성 요소에는 동일한 부호를 붙이고 그 상세한 설명을 생략한다.
제 2 실시형태의 이형 필름 (4) 은, 수지 봉지부의 형성 시에 경화성 수지와 접하는 이형성 기재 (5) 와, 상기 수지 봉지부의 형성 시에 금형과 접하는 대전 방지층 (3) 을 구비한다. 이형성 기재 (5) 는, 기재 본체 (5A) 의 편면 (대전 방지층 (3) 측과는 반대측의 면) 에, 이형층 형성제를 도공하여 형성된 이형층 (5B) 을 구비하는 것이다.
이형 필름 (4) 은, 반도체 패키지의 제조 시에, 이형성 기재 (5) 측의 표면 (5a) 을 금형의 캐비티를 향하여 배치되고, 수지 봉지부의 형성 시에 경화성 수지와 접촉한다. 또, 이때 대전 방지층 (3) 측의 표면 (3a) 은 금형의 캐비티면에 밀착한다. 이 상태에서 경화성 수지를 경화시킴으로써, 금형의 캐비티 형상에 대응한 형상의 수지 봉지부가 형성된다.
(이형성 기재)
기재 본체 (5A) 로는, 투명하고, 반도체 패키지의 봉지 온도 (예를 들어 180 ℃) 에서 사용 가능한 어떠한 재질의 것도 선택 가능하다. 기재 본체 (5A) 의 재질로는, 예를 들어 폴리에스테르 수지, 폴리아미드 수지, 폴리카보네이트 수지, 폴리우레탄 엘라스토머, 폴리에스테르 엘라스토머 등을 들 수 있다.
이형층 (5B) 을 형성하는 이형층 형성제로는, 예를 들어 상기 이형성 투명 수지의 용액, 이형성의 실리콘 수지가 되는 액상의 경화성 실리콘 수지 등을 들 수 있다.
이형성 기재 (5) 의, 수지 봉지부의 형성 시에 경화성 수지와 접하는 면, 즉 이형 필름 (4) 의 이형성 기재 (5) 측의 표면 (5a) 은, 평활해도 되고 요철이 형성되어 있어도 된다. 이형성의 점에서는, 요철이 형성되어 있는 것이 바람직하다. 요철에 대해 바람직한 양태는 전술한 이형성 기재 (2) 와 동일하고, 표면 (5a) 에 대해 바람직한 양태는 전술한 표면 (2a) 과 동일하다.
이형성 기재 (5) 의 두께의 바람직한 범위는, 이형성 기재 (2) 와 동일하다.
이형층 (5B) 의 두께는, 0.2 ∼ 5 ㎛ 가 바람직하고, 0.5 ∼ 2 ㎛ 가 특히 바람직하다. 이형층 (5B) 의 두께가 상기 범위의 하한값 이상이면, 이형성이 보다 우수하고, 상한값 이하이면, 대전 방지성이 우수하다.
(이형 필름의 제조 방법)
이형 필름 (4) 은, 이형성 기재 (2) 대신에 이형성 기재 (5) 를 사용하는 것 이외에는, 제 1 실시형태의 이형 필름 (1) 과 동일하게 하여 제조할 수 있다.
이형성 기재 (5) 로는, 시판되는 것을 사용해도 되고, 공지된 방법에 의해 제조한 것을 사용해도 된다.
(봉지 후 필름 대전압)
이형 필름 (4) 의, 상기 측정 방법으로 측정되는 봉지 후 필름 대전압은, 이형 필름 (1) 과 동일하게, 200 V 이하인 것이 바람직하고, 100 V 이하가 특히 바람직하다.
(작용 효과)
이형 필름 (4) 에 있어서는, 제 1 실시형태의 이형 필름 (1) 과 동일하게, 고온 환경하 (예를 들어 180 ℃) 여도 우수한 대전 방지 작용을 발휘한다. 또, 투명성이 우수하다.
이상, 본 발명의 이형 필름에 대해 제 1 ∼ 2 실시형태를 나타내 설명했지만, 본 발명은 상기 실시형태에 한정되지 않는다. 상기 실시형태에 있어서의 각 구성 및 그들의 조합 등은 일례이고, 본 발명의 취지를 일탈하지 않는 범위 내에서 구성의 부가, 생략, 치환, 및 그 밖의 변경이 가능하다.
제 1 실시형태에 있어서의 이형성 기재 (2) 는, 복수의 투명 수지 필름을 적층하여 얻어지는 다층 구조체라도 된다. 이 경우, 적어도 경화성 수지와 접하는 표면을 구성하는 층은 이형성 투명 수지로 이루어진다. 복수의 층 각각을 구성하는 투명 수지는 동일해도 되고 상이해도 되고, 복수의 층이 모두 이형성 투명 수지로 이루어져 있어도 된다. 이형성 투명 수지 이외의 투명 수지로는, 예를 들어 아크릴 수지, 폴리에스테르 수지, 폴리아미드 수지, 폴리카보네이트 수지, 폴리우레탄 엘라스토머, 폴리에스테르 엘라스토머 등을 들 수 있다.
금형 추종성, 인장 신도, 제조 비용 등의 점에서는, 이형성 기재 (2) 는, 상기 이형성 투명 수지의 단층 구조체인 것이 바람직하다.
제 1 ∼ 2 실시형태에서는, 이형성 기재와 대전 방지층이 직접 적층한 것을 나타냈지만, 본 발명의 이형 필름은, 이형성 기재와 대전 방지층 사이에 다른 층을 구비해도 된다.
다른 층으로는, 예를 들어 가스 베리어층, 착색층, 강성층 (PET 필름 등) 등을 들 수 있다. 이들 층은 어느 1 종을 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
본 발명의 이형 필름으로는, 수지 봉지부의 형성 시에 경화성 수지와 접하는 측으로부터, 이형성 기재/대전 방지층, 이형성 기재/가스 베리어층/대전 방지층, 이형성 기재/착색층/대전 방지층 중 어느 층 구성을 갖는 것이 바람직하다. 그 중에서도, 대전 방지성이 우수한 점에서, 대전 방지층과 이형성 기재가 직접 접하는 이형성 기재/대전 방지층의 층 구성인 것이 바람직하고, 제 1 실시형태와 같이 단층 구조의 이형성 기재/대전 방지층의 2 층 구성인 것이 특히 바람직하다.
〔반도체 패키지〕
본 발명의 이형 필름을 사용하여, 후술하는 본 발명의 반도체 패키지의 제조 방법에 의해 제조되는 반도체 패키지로는, 트랜지스터, 다이오드 등의 반도체 소자를 집적한 집적 회로 ; 발광 소자를 갖는 발광 다이오드 등을 들 수 있다.
집적 회로의 패키지 형상으로는, 집적 회로 전체를 덮는 것이어도 되고 집적 회로의 일부를 덮는 (집적 회로의 일부를 노출시키는) 것이어도 된다. 구체예로는, BGA (Ball Grid Array), QFN (Quad Flat Non-leaded package), SON (Small Outline Non-leaded package) 등을 들 수 있다.
반도체 패키지로는, 생산성의 점에서, 일괄 봉지 및 싱귤레이션을 거쳐 제조되는 것이 바람직하고, 예를 들어 봉지 방식이 MAP (Moldied Array Packaging) 방식, 또는 WL (Wafer Lebel packaging) 방식인 집적 회로 등을 들 수 있다.
도 3 은, 반도체 패키지의 일례를 나타내는 개략 단면도이다.
이 예의 반도체 패키지 (110) 는, 기판 (10) 과, 기판 (10) 상에 실장된, 반도체 칩 (12) 과, 반도체 칩 (12) 을 봉지하는 수지 봉지부 (14) 와, 수지 봉지부 (14) 의 상면 (14a) 에 형성된 잉크층 (16) 을 갖는다.
반도체 칩 (12) 은, 표면 전극 (도시 생략) 을 갖고, 기판 (10) 은, 반도체 칩 (12) 의 표면 전극에 대응하는 기판 전극 (도시 생략) 을 갖고, 표면 전극과 기판 전극은 본딩 와이어 (18) 에 의해 전기적으로 접속되어 있다.
수지 봉지부 (14) 의 두께 (기판 (10) 의 반도체 칩 (12) 설치면으로부터 수지 봉지부 (14) 의 상면 (14a) 까지의 최단 거리) 는, 특별히 한정되지 않지만, 「반도체 칩 (12) 의 두께」 이상 「반도체 칩 (12) 의 두께 ＋ 1 ㎜」이하가 바람직하고, 「반도체 칩 (12) 의 두께」 이상 「반도체 칩 (12) 의 두께 ＋ 0.5 ㎜」이하가 특히 바람직하다.
도 4 는, 반도체 패키지의 다른 일례를 나타내는 개략 단면도이다.
이 예의 반도체 패키지 (120) 는, 기판 (70) 과, 기판 (70) 상에 실장된 반도체 칩 (72) 과, 언더필 (수지 봉지부) (74) 을 갖는다.
언더필 (74) 은, 기판 (70) 과 반도체 칩 (72) 의 주면 (기판 (70) 측의 표면) 사이의 간극을 충전하고 있고, 반도체 칩 (72) 의 배면 (기판 (70) 측과는 반대측의 표면) 은 노출되어 있다.
〔반도체 패키지의 제조 방법〕
본 발명의 반도체 패키지의 제조 방법은, 본 발명의 이형 필름을 사용하는 것 이외에는, 공지된 제조 방법을 채용할 수 있다. 예를 들어 수지 봉지부의 형성 방법으로는, 압축 성형법 또는 트랜스퍼 성형법을 들 수 있고, 이때에 사용하는 장치로는, 공지된 압축 성형 장치 또는 트랜스퍼 성형 장치를 사용할 수 있다. 제조 조건도, 공지된 반도체 패키지의 제조 방법에 있어서의 조건과 동일한 조건으로 하면 된다.
(제 1 실시형태)
도 5 ∼ 7 을 사용하여, 본 발명의 반도체 패키지의 제조 방법의 제 1 실시형태를 설명한다. 본 실시형태는, 이형 필름으로서 전술한 이형 필름 (1) 을 사용하여, 도 3 에 나타낸 반도체 패키지 (110) 를 압축 성형법에 의해 제조하는 예이다.
본 실시형태의 반도체 패키지의 제조 방법은 하기 공정 (α1) ∼ (α7) 을 포함한다.
(α1) 고정 상형 (20) 과, 캐비티 저면 부재 (22) 와, 캐비티 저면 부재 (22) 의 둘레가장자리에 배치된 프레임상의 가동 하형 (24) 을 갖는 금형에 있어서, 이형 필름 (1) 이 상기 금형의 캐비티 (26) 를 덮고 또한 이형 필름 (1) 의 이형성 기재 (2) 측의 표면 (2a) 이 캐비티 (26) 내의 공간을 향하도록 (대전 방지층 (3) 측의 표면 (3a) 이 금형의 캐비티면과 접하도록) 이형 필름 (1) 을 배치하는 공정 (도 5).
(α2) 이형 필름 (1) 을 금형의 캐비티면의 측에 진공 흡인하는 공정 (도 5).
(α3) 이형 필름 (1) 으로 캐비티면이 덮인 캐비티 (26) 내에 경화성 수지 (40) 를 충전하는 공정 (도 5).
(α4) 반도체 칩 (12) 등을 구비하는 반도체 소자가 복수 실장된 기판 (10) 을 캐비티 (26) 내의 소정 위치에 배치하여 금형을 형 체결하고 (도 6), 경화성 수지 (40) 에 의해 상기 반도체 소자를 일괄 봉지하여 수지 봉지부 (14) 를 형성하는 (도 7) 것에 의해, 기판 (10) 과 기판 (10) 상에 실장된 복수의 반도체 소자와 상기 복수의 반도체 소자를 일괄 봉지하는 수지 봉지부 (14) 를 갖는 일괄 봉지체를 얻는 공정.
(α5) 금형 내로부터 상기 일괄 봉지체를 꺼내는 공정.
(α6) 상기 복수의 반도체 소자가 분리되도록, 상기 일괄 봉지체의 기판 (10) 및 수지 봉지부 (14) 를 절단함으로써, 기판 (10) 과 기판 (10) 상에 실장된 적어도 1 개의 반도체 소자와, 그 반도체 소자를 봉지하는 수지 봉지부 (14) 를 갖는 개편화 (個片化) 봉지체를 얻는 공정.
(α7) 개편화 봉지체의 수지 봉지부 (14) 의 상면 (14a) 에, 잉크를 사용하여 잉크층 (16) 을 형성하여, 반도체 패키지 (110) 를 얻는 공정.
(제 2 실시형태)
도 8 ∼ 11 을 사용하여, 본 발명의 반도체 패키지의 제조 방법의 제 2 실시형태를 설명한다. 본 실시형태는, 이형 필름으로서 전술한 이형 필름 (1) 을 사용하여, 도 4 에 나타낸 반도체 패키지 (120) 를 트랜스퍼법에 의해 제조하는 예이다.
본 실시형태의 반도체 패키지의 제조 방법은 하기 공정 (β1) ∼ (β5) 를 포함한다.
(β1) 이형 필름 (1) 이, 상형 (50) 과 하형 (52) 을 갖는 금형의 상형 (50) 의 캐비티 (54) 를 덮고 또한 이형 필름 (1) 의 이형성 기재 (2) 측의 표면 (2a) 이 캐비티 (54) 내의 공간을 향하도록 (대전 방지층 (3) 측의 표면 (3a) 이 상형 (50) 의 캐비티 면 (56) 과 접하도록) 이형 필름 (1) 을 배치하는 공정 (도 8).
(β2) 이형 필름 (1) 을 상형 (50) 의 캐비티면 (56) 의 측에 진공 흡인하는 공정 (도 9).
(β3) 반도체 칩 (72) 등을 구비하는 반도체 소자가 실장된 기판 (70) 을 하형 (52) 의 기판 설치부 (58) 에 배치하고, 상형 (50) 과 하형 (52) 을 형 체결하여, 반도체 칩 (72) 의 배면 (기판 (70) 측과는 반대측의 표면) 에 이형 필름 (1) 을 밀착시키는 공정 (도 9).
(β4) 하형 (52) 의 수지 배치부 (62) 의 플런저 (64) 를 밀어 올려, 수지 배치부 (62) 에 미리 배치된 경화성 수지 (40) 를, 상형 (50) 의 수지 도입부 (60) 를 통해서 캐비티 (54) 내에 충전하고, 경화시켜 언더필 (74) 을 형성함으로써, 기판 (70) 과 반도체 소자와 언더필 (74) 을 갖는 반도체 패키지 (120)(봉지체) 를 얻는 공정 (도 10).
(β5) 금형 내로부터 반도체 패키지 (120) 를 꺼내는 공정 (도 11). 이때 꺼내진 반도체 패키지 (120) 의 언더필 (74) 에는, 수지 도입부 (60) 내에서 경화성 수지 (40) 가 경화된 경화물 (76) 이 부착되어 있다. 경화물 (76) 을 절제하여 반도체 패키지 (120) 를 얻는다.
이상, 본 발명의 반도체 패키지의 제조 방법에 대해, 제 1 ∼ 2 실시형태를 나타내 설명했지만, 본 발명은 상기 실시형태에 한정되지 않는다. 상기 실시형태에 있어서의 각 구성 및 그들의 조합 등은 일례이고, 본 발명의 취지를 일탈하지 않는 범위 내에서 구성의 부가, 생략, 치환, 및 그 밖의 변경이 가능하다.
제 1 실시형태에 있어서는, 공정 (α5) 의 후, 공정 (α6), 공정 (α7) 을 이 순서로 실시하는 예를 나타냈지만, 공정 (α6), 공정 (α7) 을 반대의 순서로 실시해도 된다. 즉, 금형으로부터 꺼낸 일괄 봉지체의 수지 봉지부의 표면에, 잉크를 사용하여 잉크층을 형성하고, 그 후 일괄 봉지체의 상기 기판 및 상기 수지 봉지부를 절단해도 된다.
이형 필름으로부터 수지 봉지부를 박리하는 타이밍은, 금형으로부터 수지 봉지부를 꺼낼 때로 한정되지 않고, 금형으로부터 이형 필름과 함께 수지 봉지부를 꺼내고, 그 후 수지 봉지부로부터 이형 필름을 박리해도 된다.
일괄 봉지하는 복수의 반도체 소자 각각의 사이의 거리는 균일해도 되고 불균일해도 된다. 봉지를 균질로 할 수 있어, 복수의 반도체 소자 각각에 가해지는 부하가 균일하게 되는 (부하가 가장 작아지는) 점에서, 복수의 반도체 소자 각각의 사이의 거리를 균일하게 하는 것이 바람직하다.
반도체 패키지 (110) 를, 제 2 실시형태와 같이 트랜스퍼 성형법에 의해 제조해도 되고, 반도체 패키지 (120) 를, 제 1 실시형태와 같이 압축 성형법에 의해 제조해도 된다.
이형 필름은, 본 발명의 이형 필름이면 되고, 이형 필름 (1) 에 한정되지 않는다. 예를 들어 이형 필름 (4) 을 사용해도 된다.
제 1 실시형태에 있어서의 금형으로는, 도 5 에 나타내는 것에 한정되지 않고, 압축 성형법에 사용하는 금형으로서 공지된 것을 사용할 수 있다. 제 2 실시형태에 있어서의 금형으로는, 도 8 에 나타내는 것에 한정되지 않고, 트랜스퍼법에 사용되는 금형으로서 공지된 것을 사용할 수 있다.
본 발명의 반도체 패키지의 제조 방법에 의해 제조하는 반도체 패키지는, 반도체 패키지 (110, 120) 에 한정되지 않는다. 제조하는 반도체 패키지에 따라서는, 제 1 실시형태에 있어서의 공정 (α6) ∼ (α7) 은 실시하지 않아도 된다. 예를 들어 수지 봉지부의 형상은, 도 3 ∼ 4 에 나타내는 것으로 한정되지 않고, 단차 등이 있어도 된다. 수지 봉지부에 봉지되는 반도체 소자는 1 개여도 되고 복수여도 된다. 잉크층은 필수는 아니다. 반도체 패키지로서 발광 다이오드를 제조하는 경우, 수지 봉지부는 렌즈부로서도 기능하기 때문에, 통상 수지 봉지부의 표면에는 잉크층은 형성되지 않는다. 렌즈부인 경우, 수지 봉지부의 형상은, 대략 반구형, 포탄형, 프레넬 렌즈형, 반달상 어묵형, 대략 반구 렌즈 어레이형 등의 각종 렌즈 형상을 채용할 수 있다.
실시예
이하, 실시예를 나타내 본 발명을 상세하게 설명한다. 단, 본 발명은 이하의 기재에 의해서는 한정되지 않는다.
후술하는 예 1 ∼ 18 중, 예 1 ∼ 13 은 실시예이고, 예 14 ∼ 18 은 비교예이다.
각 예에서 사용한 평가 방법 및 재료를 이하에 나타낸다.
〔평가 방법〕
(두께)
기재의 두께 (㎛) 는, ISO 4591 : 1992 (JIS K7130 : 1999 의 B1 법, 플라스틱 필름 또는 시트로부터 채취한 시료의 질량법에 의한 두께의 측정 방법) 에 준거해 측정하였다.
대전 방지층의 두께 (㎚) 는, 투과형 적외선 막두께계 RX-100 (쿠라시키 방적사 제조) 에 의해 측정하였다.
(산술 평균 조도 Ra)
표면의 산술 평균 조도 Ra (㎛) 는, JIS B0601 : 2013 (ISO 4287 : 1997, Amd.1 : 2009) 에 근거해 측정하였다. 기준 길이 lr (컷오프값 λc) 은 0.8 ㎜, 측정 길이는 8 ㎜ 로 하였다. 측정 시에는, SURFCOM 480A (토쿄 정밀사 제조) 를 이용하여, 필름의 제조 시의 흐름 방향에 대해 직교하는 방향에 대해 3 군데, 및 평행한 방향에 대해 3 군데의 합계 6 군데에 대해 Ra 를 구하고, 그들의 평균값을 당해 표면의 Ra 로 하였다.
(표면 저항값)
표면 저항값 (Ω/□) 은, IEC 60093, 2 중 링 전극법에 준거하여 측정하였다. 측정 기기는 초고저항계 R8340 (Advantec 사 제조) 을 사용하고, 인가 전압 500 V, 인가 시간 1 분간으로 측정을 실시하였다.
(봉지 후 필름 대전압 (봉지 후의 박리 대전))
박리한 직후의 이형 필름의 대전압을 측정함으로써, 박리 시에 있어서의 이형 필름의 대전 방지성을 확인한다.
13 ㎝ × 13 ㎝ 의 제 1 SUS 판 상에, 두께 100 ㎛ 의 알루미늄박 (JIS H4000 : 2006 의 AlN30P) 을 13 ㎝ × 13 ㎝ 로 잘라 얹었다. 그 위에, 10 ㎝ × 12 ㎝ 내지 8 ㎝ × 10 ㎝ 를 도려낸 두께 125 ㎛ 의 폴리이미드 필름 (유피렉스 125S, 우베 흥산사 제조) 을 스페이서로서 얹었다. 또한 상기 폴리이미드 필름의 도려낸 부분에, 경화성 수지로서 반도체 봉지용 에폭시 수지 스미콘 EME G770H typeF ver.GR (스미토모 베이클라이트사 제조) 을 적당량 뿌렸다. 그 위에, 13 ㎝ × 13 ㎝ 로 자른 이형 필름을, 사전에 제전을 하고 나서, 대전 방지층측과 반대면이 경화성 수지에 접촉하도록 재치하였다. 마지막에 13 ㎝ × 13 ㎝ 의 제 2 SUS 판을 얹었다.
이상의 순서로 제작한 샘플을, 프레스기로, 온도 180 ℃, 압력 1 ㎫, 시간 3 분간으로 프레스하였다. 프레스기로부터 꺼낸 후, 전체를 180 ℃ 의 핫 플레이트에 얹고, 제 2 SUS 판을 제거한 후, 이형 필름을 5 초에 걸쳐 벗겨, 박리하였다.
박리한 이형 필름의, 경화성 수지에 접촉하고 있던 측의 대전압을 신속하게 측정하였다. 측정 기기는 표면 전위계 MP-520-1 (미도리 안전사 제조) 을 사용하고, 이형 필름과 측정 단자의 거리를 3 ㎝ 로 고정하였다. 또, 측정값은 1 V 의 자릿수를 사사오입하여 구하였다 (장치의 측정 상한은 2,000 V 이다). 그 결과를 이하의 기준으로 평가하였다.
A (양호) : 0 ∼ 100 V.
B (가능) : 101 ∼ 200 V.
× (불량) : 201 V 이상.
또한, 상기 에폭시 수지 (스미콘 EME G770H type F ver.GR, 스미토모 베이클라이트사 제조.) 는, 이하의 원재료를 슈퍼 믹서에 의해 5 분간 분쇄 혼합하여, 과립화한 것이다.
페닐렌 골격 함유 페놀아르알킬형 에폭시 수지 (닛폰 카야쿠사 제조, NC-3000. 연화점 58 ℃, 에폭시 당량 277.) : 8 질량부.
비스페놀 A 형 에폭시 수지 (재팬 에폭시 레진사 제조, YL6810. 융점 45 ℃, 에폭시 당량 172.) : 2 질량부.
페닐렌 골격 함유 페놀아르알킬 수지 (미츠이 화학사 제조, XLC-4L. 연화점 65 ℃, 수산기 당량 165.) : 2 질량부.
페놀노볼락 수지 (스미토모 베이클라이트사 제조, PR-HF-3. 연화점 80 ℃, 수산기 당량 105.) : 2 질량부.
경화 촉진제 (트리페닐포스핀) : 0.2 질량부.
무기 충전재 (평균 입자 직경 16 ㎛ 의 용융 구상 실리카) : 84 질량부.
카르나바 왁스 : 0.1 질량부.
카본 블랙 : 0.3 질량부.
커플링제 (3-글리시독시프로필트리메톡시실란) : 0.2 질량부.
(전광선 투과율)
이형 필름의 전광선 투과율 (％) 은, 헤이즈 미터 NDH5000 (닛폰 덴쇼쿠 공업사 제조) 을 사용하여, ISO 14782 : 1999 에 준거하여 측정하였다.
(금형 흡착 시험)
3 인치 플라스틱 코어에 권취된 200 ㎜ 폭의 각 이형 필름을, 트랜스퍼 몰드 장치 YPS60 (TOWA 사 제조) 에 세트하였다. 이형 필름은, 대전 방지층측의 표면이 금형면과 대향하도록 배치 (단, 대전 방지층을 형성하지 않은 이형 필름에 관해서는, Ra 가 큰 면을 금형면에 대향하도록 배치) 해 송출하고, 180 ℃ 로 가열한 금형에 진공 흡착시켰다. 그때의 필름 이송 방향과 직행하는 방향의 위치 맞춤은, 카메라에 의한 자동 조정으로 하였다. 그 후, 진공을 해제함으로써 이형 필름을 개방하고, 사용이 끝난 이형 필름의 회수 및 미사용의 이형 필름의 금형에 대한 송출을 실시하였다. 이들 일련의 공정 (진공 흡착, 개방, 필름 이송) 을 100 회 반복하고, 이형 필름 위치 어긋남에 의한 흡착 에러의 횟수를 측정하였다. 그 결과를 이하의 기준으로 평가하였다.
A (양호) : 0 회.
× (불량) : 1 회 이상.
(금형 흡착 시 대전압)
이형 필름이 금형에 흡착했을 때의 이형 필름의 대전압을 측정함으로써, 반도체 소자와 이형 필름의 접촉 시에 있어서의 이형 필름의 대전 방지성을 확인한다.
상기 서술한 금형 흡착 시험에 있어서, 이형 필름이 금형에 흡착했을 때의 대전압을, 접촉식 표면 전위계 MODEL821HH (트렉 재팬사 제조) 로 측정하였다.
(금형 블로킹 시험)
금형 온도를 175 ℃ 로 하고, 캐비티를 폭 70 ㎜, 길이 200 ㎜, 깊이 0.5 ㎜ 로 한 것 이외에는 상기 서술한 금형 흡착 시험과 동일하게, 이형 필름의 진공 흡착, 개방, 필름 이송을 100 회 반복하고, 금형 흡착 시에 이형 필름에 주름이 발생한 횟수를 카운트하였다. 그 결과를 이하의 기준으로 평가하였다.
A (양호) : 0 회.
B (가능) : 1 ∼ 5 회.
× (불량) : 5 회 초과.
〔사용 재료〕
(이형성 기재)
ETFE 필름 1 :
Fluon (등록상표) ETFE C-88AXP (아사히 가라스사 제조) 를, T 다이를 구비한 압출기에 피드하고, 표면에 요철이 형성된 가압롤과, 경면의 금속롤 사이에 인수하여, 두께 50 ㎛ 의 필름을 제막하였다. 압출기, 및 T 다이의 온도는 320 ℃, 가압롤, 금속롤의 온도는 100 ℃ 였다.
얻어진 필름의 표면의 Ra 는, 가압롤측이 2.0 ㎛, 경면측이 0.2 ㎛ 였다. 대전 방지액 도공면에는, ISO 8296 : 1987 (JIS K6768 : 1999) 에 근거하는 젖음 장력이 40 mN/m 이상이 되도록 코로나 처리를 실시하였다.
또한, 필름의 「대전 방지액 도공면」이란, 대전 방지액을 도공한 면이고, 후술하는 표 1 ∼ 3 에 나타내는 「도공면 Ra」를 갖는 면이다.
ETFE 필름 2 :
Fluon (등록상표) ETFE C-88AXP (아사히 가라스사 제조) 를, T 다이를 구비한 압출기에 피드하고, 표면에 요철이 형성된 가압롤과, 경면의 금속롤 사이에 인수하여, 두께 50 ㎛ 의 필름을 제막하였다. 압출기, 및 T 다이의 온도는 320 ℃, 가압롤, 금속롤의 온도는 50 ℃ 였다.
얻어진 필름의 표면의 Ra 는, 가압롤측이 1.3 ㎛, 경면측이 0.1 ㎛ 였다. 대전 방지액 도공면에는, ETFE 필름 1 과 동일하게 하여 코로나 처리를 실시하였다.
ETFE 필름 3 :
Fluon (등록상표) ETFE C-88AXP (아사히 가라스사 제조) 를, T 다이를 구비한 압출기에 피드하고, 표면에 요철이 형성된 가압롤과, 경면의 금속롤 사이에 인수하여, 두께 100 ㎛ 의 필름을 제막하였다. 압출기, 및 T 다이의 온도는 320 ℃, 가압롤, 금속롤의 온도는 100 ℃ 였다.
얻어진 필름의 표면의 Ra 는, 가압롤측이 2.2 ㎛, 경면측이 0.3 ㎛ 였다. 대전 방지액 도공면에는, ETFE 필름 1 과 동일하게 하여 코로나 처리를 실시하였다.
ETFE 필름 4 :
Fluon (등록상표) ETFE C-88AXP (아사히 가라스사 제조) 를, T 다이를 구비한 압출기에 피드하고, 표면에 요철이 형성된 가압롤과, 경면의 금속롤 사이에 인수하여, 두께 50 ㎛ 의 필름을 제막하였다. 압출기, 및 T 다이의 온도는 330 ℃, 가압롤, 금속롤의 온도는 150 ℃ 였다.
얻어진 필름의 표면의 Ra 는, 가압롤측이 2.7 ㎛, 경면측이 0.3 ㎛ 였다. 대전 방지액 도공면에는, ETFE 필름 1 과 동일하게 하여 코로나 처리를 실시하였다.
LM-ETFE 필름 :
Fluon (등록상표) LM-ETFE LM-720AP (아사히 가라스사 제조) 를, T 다이를 구비한 압출기에 피드하고, 표면에 요철이 형성된 가압롤과, 경면의 금속롤 사이에 인수하여, 두께 50 ㎛ 의 필름을 제막하였다. 압출기, 및 T 다이의 온도는 320 ℃, 가압롤, 금속롤의 온도는 100 ℃ 였다.
얻어진 필름의 표면의 Ra 는, 가압롤측이 2.0 ㎛, 경면측이 0.2 ㎛ 였다. 대전 방지액 도공면에는, ETFE 필름 1 과 동일하게 하여 코로나 처리를 실시하였다.
PMP (폴리메틸펜텐) 필름 :
TPX (등록상표) MX004 (미츠이 화학사 제조) 를, T 다이를 구비한 압출기에 피드하고, 표면에 요철이 형성된 가압롤과, 경면의 금속롤 사이에 인수하여, 두께 50 ㎛ 의 필름을 제막하였다. 압출기, 및 T 다이의 온도는 300 ℃, 가압롤, 금속롤의 온도는 100 ℃ 였다.
얻어진 필름의 표면의 Ra 는, 가압롤측이 2.0 ㎛, 경면측이 0.2 ㎛ 였다.
SPS (신디오택틱 폴리스티렌) 필름 :
자렉 (등록상표) 142ZE (이데미츠 흥산사 제조) 를, T 다이를 구비한 압출기에 피드하고, 경면의 금속롤 사이에 인수하고, 필름의 흐름 방향, 및 흐름 방향에 직교하는 방향으로 동시에 연신을 실시하여, 두께 50 ㎛ 의 필름을 제막하였다. 압출기, 및 T 다이의 온도는 270 ℃, 냉각롤의 온도는 100 ℃, 연신 온도는 115 ℃, 연신 배율은 흐름 방향, 흐름 방향에 직교하는 방향 모두 3.3 배, 연신 속도는 500 ％/분이었다. 또, 연신 공정 후, 215 ℃ 에서 열처리를 실시하였다. 또한 필름의 편면에 요철을 형성하기 위해, 모래를 분사하는 이른바 샌드 매트 처리를 실시하였다.
얻어진 필름의 표면의 Ra 는, 샌드 매트 처리면이 1.3 ㎛, 미처리면이 0.1 ㎛ 였다. 대전 방지액 도공면에는, ISO8296 : 1987 (JIS K6768 : 1999) 에 근거하는 젖음 장력이 40 mN/m 이상이 되도록 코로나 처리를 가하였다.
실리콘 도공 PET 필름 :
NS 세퍼레이터 MA100 (나카모토 팩스사 제조, 두께 100 ㎛) 을 사용하였다. 이 필름은, PET 필름의 편면에 이형성의 실리콘 도공층이 형성된 것으로, 실리콘 도공층의 두께는 5 ㎛ 이다.
이형층이 형성된 TPU (폴리우레탄 엘라스토머) 필름 :
판덱스 (등록상표) T8166DN (디아이시 바이엘 폴리머사 제조) 의 100 질량부에 대해, 3-(2-퍼플루오로헥실에톡시)-1,2-디하이드록시프로판 (상품명 : 에프톱 (등록상표) MF100) 의 0.1 질량부를 첨가하고, T 다이를 구비한 압출기에 피드하여 압출하고, 인수기 내에서, 가압롤측으로부터 매트 가공 PET 필름을 세퍼레이터로 하고, 금속 냉각롤측으로부터 경면 가공 PET 필름을 세퍼레이터로서 공급하고, 그것들을 가압롤과 금속 냉각롤 사이에 끼워 냉각하였다. 압출기, 및 T 다이의 온도는 220 ℃, 롤의 온도는 모두 50 ℃ 였다. 그 후, 이 필름을 80 ℃ 에서 24 시간, 이어서 40 ℃ 에서 150 시간 에이징한 후, 양면의 PET 세퍼레이터를 박리하였다. 필름의 두께는 50 ㎛ 였다.
이어서, 경면 가공 PET 필름이 붙어 있던 면에, 이하의 이형층용 재료를 도공하고, 건조시켜 두께 1 ㎛ 의 이형층을 형성하여, 이형층이 형성된 TPU 필름을 얻었다. 도공은, 그라비아 코트법에 의해 실시하였다. 건조는, 열풍의 송풍에 의해 실시하였다.
이형층용 재료 : 반응성 실리콘을 공중합 단위로서 포함하는 불소 함유 공중합체 에프 클리어 (등록상표) KD270 (칸토 덴카 공업사 제조) 과, 헥사메틸렌디이소시아네이트계 이소시아누레이트형 화합물 듀라네이트 (등록상표) TSE-100 (아사히 화성사 제조) 을, NCO/OH 비가 1 이 되도록 혼합하고, 고형분 농도가 7 질량％ 가 되도록 아세트산에틸로 희석한 것.
얻어진 필름의 표면의 Ra 는, 매트 가공 PET 필름 첩부면 (貼付面) 이 2.1 ㎛, 경면 가공 PET 필름 첩부면 (이형면) 이 0.2 ㎛ 였다.
(대전 방지층용 재료)
대전 방지액 1 :
이하의 각 재료 (부수는 고형분의 질량) 를 혼합하였다. 얻어진 혼합물을, 메틸에틸케톤/톨루엔 = 1/1 (질량비) 의 혼합 용제로, 고형분 5 질량％ 가 되도록 희석하여 대전 방지액 1 을 얻었다.
폴리피롤계 도전성 중합체 분산액 CDP-310M (고형분 5 질량％, 닛폰 카리트사 제조) 2부.
아크릴 수지 테이산레진 (등록상표) WS-023 (고형분 30 질량％, 나가세 켐텍스사 제조) 10 부.
이소시아네이트계 경화제 코로네이트 (등록상표) L (고형분 70 질량％, 닛폰 폴리우레탄 공업사 제조) 0.5 부.
대전 방지액 2 :
이하의 각 재료 (부수는 고형분의 질량) 를 혼합하였다. 얻어진 혼합물을, 이소프로판올/톨루엔/물 = 50/40/10 (질량비) 의 혼합 용제로, 고형분 5 질량％ 가 되도록 희석하여 대전 방지액 2 를 얻었다.
도전성 산화주석 졸 (인 도프 산화주석) 셀낙스 (등록상표) CX-S204IP (고형분 20 질량％, 닛산 화학 공업사 제조) 2 부.
폴리아미드 수지 매크로멜트 6827 (펠릿, 헨켈사 제조) 5 부.
대전 방지액 3 :
이하의 각 재료 (부수는 액의 질량) 를 혼합하였다. 얻어진 혼합물을, 이소프로판올/톨루엔/물 = 50/40/10 (질량비) 의 혼합 용제로, 고형분 5 질량％ 가 되도록 희석하여 대전 방지액 2 를 얻었다.
아크릴 수지 함유, 폴리티오펜계 도전성 중합체 분산액 아라코트 (등록상표) AS601D (고형분 4 질량％, 아라카와 화학 공업사 제조) 10 부.
다관능 아지리딘 화합물 경화제 아라코트 CL910 (고형분 10 질량％, 아라카와 화학 공업사 제조) 1 부.
대전 방지액 4 :
이하의 각 재료 (부수는 고형분의 질량) 를 혼합하였다. 얻어진 혼합물을, 아세트산에틸로, 고형분 5 질량％ 가 되도록 희석하여 대전 방지액 4 를 얻었다.
폴리아닐린계 도전성 중합체 분산액 CORERON YE (고형분 10 질량％, Porymerits corporation 제조) 2 부.
폴리에스테르 수지 폴리에스터 (등록상표) SP181 (펠릿, 닛폰 합성 화학사 제조) 5 부.
이소시아네이트계 경화제, 코로네이트 L (고형분 70 질량％, 닛폰 폴리우레탄 공업사 제조) 0.5 부.
대전 방지액 5 :
실리콘 수지 함유, 폴리티오펜계 도전성 중합체 도료 세플르지다 (등록상표) AS-F (고형분 15 질량％, 신에츠 폴리머사 제조) 를, 메틸에틸케톤으로, 고형분 3 질량％ 가 되도록 희석하여 대전 방지액 5 를 얻었다.
대전 방지액 6 :
이하의 각 재료 (부수는 액의 질량) 를 혼합하였다. 얻어진 혼합물을, 이소프로판올/물 = 40/30 (질량비) 의 혼합 용제로, 고형분 7 질량％ 가 되도록 희석하여 대전 방지액 6 을 얻었다.
4 급 암모늄염 모노머 함유 아크릴 수지 본딥 (등록상표) PA100 주제 (고형분 30 질량％, 코니시사 제조) 1 부.
아민계 경화제 본딥 PA100 경화제 (고형분 10 질량％, 코니시사 제조) 1 부.
대전 방지액 7 :
이하의 각 재료 (부수는 고형분의 질량) 를 혼합하였다. 얻어진 혼합물을, 아세트산에틸로, 고형분 5 질량％ 가 되도록 희석하여 대전 방지액 7 을 얻었다.
카본 블랙 1.3 부.
폴리에스테르 수지 폴리에스터 MSP640 (펠릿, 닛폰 합성 화학사 제조) 5 부.
이소시아네이트계 경화제 코로네이트 L (닛폰 폴리우레탄 공업사 제조) 0.5 부.
〔예 1〕
ETFE 필름 1 의 Ra 0.2 ㎛ 측의 표면에, 대전 방지액 1 을, 그라비아 코터를 사용하여 도공하고, 건조시켜 두께 200 ㎚ 의 대전 방지층을 형성하였다. 도공은, 그라비아판으로서 Φ100 ㎜ × 250 ㎜ 폭의 격자 150＃-심도 40 ㎛ 롤을 사용하여, 다이렉트 그라비아 방식으로 실시하고, 도공 속도는 4 m/분으로 하였다. 건조는, 100 ℃ 에서 1 분간, 롤 서포트 건조로를 통과해, 풍량 15 m/초로 실시하였다. 그 후, 40 ℃ 의 오븐 내에서 3 일간 양생을 하여 이형 필름을 얻었다.
〔예 2 ∼ 13, 예 15 ∼ 17〕
대전 방지액의 종류, 이형성 기재의 도공면, 이형성 기재의 종류 또는 대전 방지층의 두께를 표 1 ∼ 3 에 기재한 바와 같이 변경한 것 이외에는 예 1 과 동일하게 하여 이형 필름을 얻었다.
〔예 14〕
ETFE 필름 1 을 그대로 예 14 의 이형 필름으로 하였다.
〔예 18〕
이하의 각 재료 (부수는 고형분의 질량) 를 혼합하였다. 얻어진 혼합물을, 메틸에틸케톤/톨루엔 = 1/1 (질량비) 의 혼합 용제로, 고형분 5 질량％ 가 되도록 희석하여 오버코트액 1 (대전 방지액 1 로부터 폴리피롤 분산액을 제거한 조성의 액) 을 얻었다.
아크릴 수지 테이산레진 WS-023 (나가세 켐텍스사 제조) 10 부.
코로네이트 L (닛폰 폴리우레탄 공업사 제조) 0.5 부.
예 1 과 동일하게 하여 ETFE 필름 1 상에 대전 방지층을 형성한 후, 또한 그 위에 오버코트액 1 을, 그라비아 코터를 사용하여 도공하고, 건조시켜 두께 2 ㎛ 의 오버코트층을 형성하였다. 건조는, 열풍의 송풍에 의해 실시하였다. 그 후, 40 ℃ 의 오븐 내에서 3 일간 양생을 하여 이형 필름을 얻었다.
예 1 ∼ 18 의 이형 필름에 대해, 사용한 이형성 기재의 종류, 두께 및 도공면의 Ra, 대전 방지액의 종류, 대전 방지층의 두께, 이형 필름의 대전 방지층측 (예 18 만 오버코트층측) 의 표면 저항값, 봉지 후 필름 대전압, 전광선 투과율, 금형 흡착 시험의 결과, 금형 흡착 시 대전압, 금형 블로킹 시험의 결과를 표 1 ∼ 3 에 나타낸다.
Figure pct00001
Figure pct00002
Figure pct00003
예 1 ∼ 13, 예 15 ∼ 17 의 이형 필름에 대해, 대전 방지층측의 표면의 Ra 를 측정한 바, 이형성 기재의 도공면의 Ra 와 동일하였다.
상기 결과에 나타내는 바와 같이, 예 1 ∼ 13 의 이형 필름은, 대전 방지층측의 표면 저항값이 낮고, 금형 흡착 시 대전압이 제로이며, 우수한 대전 방지 작용을 가지고 있었다. 또, 봉지 후 필름 대전압이 낮고, 고온에 노출된 후에도 충분히 우수한 대전 방지 작용을 유지하고 있었다.
또, 예 1 ∼ 13 의 이형 필름은, 전광선 투과율이 80 ％ 이상이고, 투명성이 우수한 점에서, 금형 흡착 시험에서 흡착 에러가 생기지 않았다.
또한, 예 1 ∼ 13 의 이형 필름은, 금형 흡착 시에 이형 필름에 주름이 발생한 횟수가 적고, 특히 대전 방지층측의 표면의 Ra 가 0.2 ∼ 2.5 ㎛ 인 예에서는, 그 횟수가 제로였다.
한편, 대전 방지층을 갖지 않는 예 14 의 이형 필름은 대전 방지 작용이 불충분하였다.
대전 방지제가 4 급 암모늄염 함유 아크릴 수지인 예 15 의 이형 필름은, 제조 직후의 대전 방지 작용은 우수했지만, 봉지 후 필름 대전압이 높고, 고온에 의해 대전 방지 작용이 크게 저하하여 있었다. 이것은, 4 급 암모늄염의 기를 함유하는 카티온계 대전 방지제의 대전 방지 작용이, 공기 중의 수분을 흡착하여 전하를 놓아준다는 원리에 의한 것이고, 반도체 소자의 봉지 온도인 150 ℃ 이상이라는 고온 환경하에서는, 흡착하고 있던 수분이 탈리하여, 전하를 놓아줄 수 없게 되기 때문이라고 생각된다.
전광선 투과율이 80 ％ 미만인 예 16 ∼ 17 의 이형 필름은, 투명성이 낮기 때문에, 금형 흡착 시험에서 흡착 에러가 생겼다. 예 17 의 대전 방지층은 예 1 의 대전 방지층과 동일한 액을 사용하고 있지만, 대전 방지층의 두께가 500 ㎚ 로 두껍기 때문에 투과율이 낮았다고 생각한다.
대전 방지층 상에 오버코트층이 형성되어, 대전 방지층이 직접 금형에 접하지 않는 구조인 예 18 의 이형 필름은, 표면 저항값은 예 10 과 동일하였지만, 금형 흡착 시 대전압이 90 V 였다. 이것은, 체류하고 있는 전하가 신속하게 확산하지 않았기 때문이라고 생각된다.
또한, 2014년 12월 9일에 출원된 일본 특허 출원 2014-248936호의 명세서, 특허 청구의 범위, 요약서 및 도면의 전체 내용을 여기에 인용하고, 본 발명 명세서의 개시로서 받아들이는 것이다.
1 : 이형 필름
2 : 이형성 기재
3 : 대전 방지층
4 : 이형 필름
5 : 이형성 기재
5A : 기재 본체
5B : 이형층
10 : 기판
12 : 반도체 칩
14 : 수지 봉지부
14a : 수지 봉지부 (14) 의 상면
16 : 잉크층
18 : 본딩 와이어
20 : 고정 상형
22 : 캐비티 저면 부재
24 : 가동 하형
26 : 캐비티
40 : 경화성 수지
50 : 상형
52 : 하형
54 : 캐비티
56 : 캐비티면
58 : 기판 설치부
60 : 수지 도입부
62 : 수지 배치부
64 : 플런저
70 : 기판
72 : 반도체 칩
74 : 언더필 (수지 봉지부)
76 : 경화물
110 : 반도체 패키지
120 : 반도체 패키지

Claims (15)

  1. 반도체 소자를 금형 내에 배치하고, 경화성 수지로 봉지하여 수지 봉지부를 형성하는 반도체 패키지의 제조에 있어서, 금형의 경화성 수지가 접하는 면에 배치되는 이형 필름으로서,
    수지 봉지부의 형성 시에 경화성 수지와 접하는 이형성 기재와, 상기 수지 봉지부의 형성 시에 금형과 접하는 대전 방지층을 구비하고,
    상기 대전 방지층이, 도전성 중합체 및 도전성 금속 산화물로 이루어지는 군에서 선택되는 적어도 1 종의 대전 방지제를 포함하고,
    전광선 투과율이 80 ％ 이상인 것을 특징으로 하는 이형 필름.
  2. 제 1 항에 있어서,
    이하의 측정 방법으로 측정되는 봉지 후 필름 대전압이 200 V 이하인, 이형 필름.
    (봉지 후 필름 대전압의 측정 방법)
    13 ㎝ × 13 ㎝ 의 제 1 스테인리스판 상에, 13 ㎝ × 13 ㎝, 두께 100 ㎛ 의 알루미늄박 (JIS H4000 : 2006 의 AlN30P) 을 얹고, 그 위에 스페이서로서 10 ㎝ × 12 ㎝, 두께 125 ㎛ 의 폴리이미드 필름의 중앙을 8 ㎝ × 10 ㎝ 의 크기로 도려낸 것을 얹고, 또한 상기 폴리이미드 필름의 도려낸 부분에, 경화성 수지로서 반도체 봉지용 에폭시 수지 스미콘 EME G770H typeF ver.GR (스미토모 베이클라이트사 제조) 의 2.7 g 을 뿌린다. 그 위에, 13 ㎝ × 13 ㎝ 의 상기 이형 필름을, 사전에 제전을 하고 나서, 대전 방지층측과 반대면이 상기 경화성 수지에 접촉하도록 재치하고, 그 위에 또한 13 ㎝ × 13 ㎝ 의 제 2 스테인리스판을 얹어, 샘플로 한다.
    이상의 순서로 제작한 샘플을, 프레스기로, 온도 180 ℃, 압력 1 ㎫, 시간 3 분간으로 프레스하고, 프레스기로부터 꺼낸 후, 전체를 180 ℃ 의 핫 플레이트에 얹고, 제 2 스테인리스판을 제거한 후, 이형 필름을 5 초에 걸쳐 박리한다. 그 후 5 초 이내에, 박리한 이형 필름의, 경화성 수지에 접촉하고 있던 측의 대전압을, 표면 전위계를 이용하여, 이형 필름과 측정 단자의 거리를 3 ㎝ 로 고정하여 측정한다.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 대전 방지층의 표면 저항값이 1010 Ω/□ 이하인, 이형 필름.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 대전 방지층측의 표면의 산술 평균 조도 Ra 가 0.2 ∼ 2.5 ㎛ 인, 이형 필름.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 대전 방지층의 두께가 100 ∼ 1,000 ㎚ 인, 이형 필름.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 대전 방지층이, 상기 대전 방지제와 수지 바인더를 포함하는, 이형 필름.
  7. 제 6 항에 있어서,
    상기 수지 바인더가, 아크릴 수지, 실리콘 수지, 우레탄 수지, 폴리에스테르 수지, 폴리아미드 수지, 아세트산비닐 수지, 에틸렌-아세트산비닐 공중합체, 에틸렌-비닐알코올 공중합체, 클로로트리플루오로에틸렌-비닐알코올 공중합체 및 테트라플루오로에틸렌-비닐알코올 공중합체로 이루어지는 군에서 선택되는 적어도 1 종으로 이루어지는, 이형 필름.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 대전 방지제의 함유량이, 상기 수지 바인더에 대해 3 ∼ 50 질량％ 인, 이형 필름.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 이형성 기재측의 표면의 산술 평균 조도 Ra 가 0.1 ∼ 2.5 ㎛ 인, 이형 필름.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 이형성 기재의 두께가 12 ∼ 100 ㎛ 인, 이형 필름.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 이형성 기재가 단층 또는 다층 구조의 투명 수지체로 이루어지고, 적어도 경화성 수지와 접하는 표면을 구성하는 층이 이형성 투명 수지로 이루어지는, 이형 필름.
  12. 제 11 항에 있어서,
    상기 이형성 기재가, 이형성 투명 수지로 이루어지는 단층 구조체인, 이형 필름.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 이형성 투명 수지가, 불소 수지, 폴리메틸펜텐, 신디오택틱 폴리스티렌 또는 실리콘 수지인, 이형 필름.
  14. 제 11 항 또는 제 12 항에 있어서,
    상기 이형성 투명 수지가 에틸렌-테트라플루오로에틸렌 공중합체인, 이형 필름.
  15. 반도체 소자와, 상기 반도체 소자를 봉지하는, 경화한 경화성 수지로 이루어지는 수지 봉지부를 갖는 반도체 패키지의 제조 방법으로서,
    금형의 경화성 수지가 접하는 면에, 제 1 항 내지 제 14 항 중 어느 한 항에 기재된 이형 필름을 배치하는 공정과,
    반도체 소자가 실장된 기판을 상기 금형 내에 배치하고, 상기 금형 내의 공간에 경화성 수지를 채워 경화시켜 수지 봉지부를 형성함으로써, 상기 반도체 소자가 실장된 기판과 상기 수지 봉지부를 갖는 봉지체를 얻는 공정과,
    상기 봉지체를 상기 금형으로부터 이형하는 공정을 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
KR1020177008802A 2014-12-09 2015-12-04 이형 필름 및 반도체 패키지의 제조 방법 KR102476428B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-248936 2014-12-09
JP2014248936 2014-12-09
PCT/JP2015/084204 WO2016093178A1 (ja) 2014-12-09 2015-12-04 離型フィルムおよび半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
KR20170093102A true KR20170093102A (ko) 2017-08-14
KR102476428B1 KR102476428B1 (ko) 2022-12-09

Family

ID=56107363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177008802A KR102476428B1 (ko) 2014-12-09 2015-12-04 이형 필름 및 반도체 패키지의 제조 방법

Country Status (5)

Country Link
JP (1) JP6515934B2 (ko)
KR (1) KR102476428B1 (ko)
CN (1) CN107000268B (ko)
TW (1) TWI687296B (ko)
WO (1) WO2016093178A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020105953A1 (ko) * 2018-11-22 2020-05-28 주식회사 엘지화학 폴더블 백플레이트 필름 및 폴더블 백플레이트 필름의 제조방법
KR20200059963A (ko) * 2018-11-22 2020-05-29 주식회사 엘지화학 폴더블 백플레이트, 폴더블 백플레이트의 제조방법 및 이를 포함하는 폴더블 디스플레이 장치
WO2022182075A1 (ko) * 2021-02-24 2022-09-01 주식회사 엘지화학 폴더블 백플레이트 필름의 제조 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108501297A (zh) * 2017-10-14 2018-09-07 上海尚耐自动化科技有限公司 一种用于紫外光环境下光电传感器的密封外壳的制造工艺
CN112601646B (zh) * 2018-08-24 2022-05-17 住友电木株式会社 脱模膜及成型品的制造方法
KR20210068495A (ko) * 2018-10-04 2021-06-09 닛토덴코 가부시키가이샤 내열 이형 시트 및 열 압착 방법
JP7417828B2 (ja) * 2019-11-21 2024-01-19 パナソニックＩｐマネジメント株式会社 電子機能用成形体及びその製造方法、並びに電子機能用成形体を用いた操作装置
CN112936914A (zh) * 2019-12-11 2021-06-11 东丽先端材料研究开发（中国）有限公司 一种复合薄膜及其应用
CN115362059A (zh) * 2020-04-02 2022-11-18 株式会社吴羽 层叠膜、其制造方法和利用
KR102280585B1 (ko) 2021-01-15 2021-07-23 씰테크 주식회사 반도체 패키지용 이형 필름 및 그 제조 방법
CN116783259A (zh) 2021-01-18 2023-09-19 Ａｇｃ株式会社 膜和半导体封装体的制造方法
JPWO2022180998A1 (ko) 2021-02-25 2022-09-01
CN114211668B (zh) * 2021-12-13 2024-04-26 上海空间电源研究所 一种无尾罩电连接器线缆环氧胶灌封工艺方法
CN114292480A (zh) * 2021-12-15 2022-04-08 温州大学新材料与产业技术研究院 一种具有优异抗断裂性和拉伸性etfe薄膜
WO2024048548A1 (ja) * 2022-09-01 2024-03-07 Ａｇｃ株式会社 積層体、その製造方法及び半導体パッケージの製造方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000158611A (ja) * 1998-11-26 2000-06-13 Teijin Ltd 離形フィルムならびにそれを用いた樹脂シート成形用キャリヤーフィルムおよび樹脂シート保護用フィルム
JP2000252309A (ja) 1999-02-26 2000-09-14 Hitachi Ltd 半導体集積回路装置の製造方法
JP2002280403A (ja) 2001-03-19 2002-09-27 Nitto Denko Corp 半導体チップの樹脂封止方法及び半導体チップ樹脂封止用離型フィルム
JP2003145685A (ja) * 2001-11-07 2003-05-20 Toyobo Co Ltd 薄膜セラミックシート製造用離型フィルムロール
JP2005166904A (ja) 2003-12-02 2005-06-23 Hitachi Chem Co Ltd 半導体モールド用離型シート
JP2006119355A (ja) * 2004-10-21 2006-05-11 Nitto Denko Corp 帯電防止性粘着型光学フィルム及び画像表示装置
JP2008279599A (ja) 2007-05-08 2008-11-20 Towa Corp 電子部品の圧縮成形方法及び装置
JP2009272398A (ja) 2008-05-02 2009-11-19 Towa Corp 半導体チップの樹脂封止成形方法及び金型
JP2011000803A (ja) * 2009-06-19 2011-01-06 Nitto Denko Corp モールド用離型シームレスベルト
JP2013123063A (ja) 2013-01-17 2013-06-20 Apic Yamada Corp トランスファモールド金型およびこれを用いたトランスファモールド装置
JP2014069385A (ja) * 2012-09-28 2014-04-21 Toray Ind Inc 耐熱離型用フィルム
JP2014221877A (ja) * 2013-05-14 2014-11-27 フジコピアン株式会社 耐熱性貼着用シート

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4582453B2 (ja) * 2004-06-17 2010-11-17 ナガセケムテックス株式会社 帯電防止性樹脂シート及び電子部品包装用成形体
JP2013180792A (ja) * 2012-03-01 2013-09-12 Line Plast:Kk チップ型電子部品包装用カバーテープ

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000158611A (ja) * 1998-11-26 2000-06-13 Teijin Ltd 離形フィルムならびにそれを用いた樹脂シート成形用キャリヤーフィルムおよび樹脂シート保護用フィルム
JP2000252309A (ja) 1999-02-26 2000-09-14 Hitachi Ltd 半導体集積回路装置の製造方法
JP2002280403A (ja) 2001-03-19 2002-09-27 Nitto Denko Corp 半導体チップの樹脂封止方法及び半導体チップ樹脂封止用離型フィルム
JP2003145685A (ja) * 2001-11-07 2003-05-20 Toyobo Co Ltd 薄膜セラミックシート製造用離型フィルムロール
JP2005166904A (ja) 2003-12-02 2005-06-23 Hitachi Chem Co Ltd 半導体モールド用離型シート
JP2006119355A (ja) * 2004-10-21 2006-05-11 Nitto Denko Corp 帯電防止性粘着型光学フィルム及び画像表示装置
JP2008279599A (ja) 2007-05-08 2008-11-20 Towa Corp 電子部品の圧縮成形方法及び装置
JP2009272398A (ja) 2008-05-02 2009-11-19 Towa Corp 半導体チップの樹脂封止成形方法及び金型
JP2011000803A (ja) * 2009-06-19 2011-01-06 Nitto Denko Corp モールド用離型シームレスベルト
JP2014069385A (ja) * 2012-09-28 2014-04-21 Toray Ind Inc 耐熱離型用フィルム
JP2013123063A (ja) 2013-01-17 2013-06-20 Apic Yamada Corp トランスファモールド金型およびこれを用いたトランスファモールド装置
JP2014221877A (ja) * 2013-05-14 2014-11-27 フジコピアン株式会社 耐熱性貼着用シート

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020105953A1 (ko) * 2018-11-22 2020-05-28 주식회사 엘지화학 폴더블 백플레이트 필름 및 폴더블 백플레이트 필름의 제조방법
KR20200059963A (ko) * 2018-11-22 2020-05-29 주식회사 엘지화학 폴더블 백플레이트, 폴더블 백플레이트의 제조방법 및 이를 포함하는 폴더블 디스플레이 장치
KR20200059959A (ko) * 2018-11-22 2020-05-29 주식회사 엘지화학 폴더블 백플레이트 필름 및 폴더블 백플레이트 필름의 제조방법
CN111867833A (zh) * 2018-11-22 2020-10-30 株式会社Lg化学 可折叠背板膜和用于制造可折叠背板膜的方法
US11492517B2 (en) 2018-11-22 2022-11-08 Lg Chem, Ltd. Foldable backplate film and method for manufacturing foldable backplate film
WO2022182075A1 (ko) * 2021-02-24 2022-09-01 주식회사 엘지화학 폴더블 백플레이트 필름의 제조 방법

Also Published As

Publication number Publication date
CN107000268B (zh) 2019-11-22
JP6515934B2 (ja) 2019-05-22
WO2016093178A1 (ja) 2016-06-16
KR102476428B1 (ko) 2022-12-09
TW201632332A (zh) 2016-09-16
JPWO2016093178A1 (ja) 2017-09-14
CN107000268A (zh) 2017-08-01
TWI687296B (zh) 2020-03-11

Similar Documents

Publication Publication Date Title
KR20170093102A (ko) 이형 필름 및 반도체 패키지의 제조 방법
KR102389429B1 (ko) 이형 필름, 그 제조 방법, 및 반도체 패키지의 제조 방법
JP6477732B2 (ja) フィルム、その製造方法および該フィルムを用いた半導体素子の製造方法
US20160189985A1 (en) Mold release film and process for producing semiconductor package
KR20160130805A (ko) 이형 필름, 및 봉지체의 제조 방법
TW201545848A (zh) 半導體元件安裝用封裝件之製造方法及脫模膜
WO2016080309A1 (ja) 離型フィルム、その製造方法および半導体パッケージの製造方法
TWI393621B (zh) 半導體晶片封裝用之脫模膜
KR20180072716A (ko) 공정용 이형 필름, 그 용도 및 이를 이용한 수지 밀봉 반도체의 제조 방법
US20230348759A1 (en) Film, and method for manufacturing semiconductor package
US11318641B2 (en) Laminated film and method for producing semiconductor element
JP6767763B2 (ja) 成形品の外観に優れるプロセス用離型フィルム、その用途、及びそれを用いた樹脂封止半導体の製造方法
KR20190045083A (ko) 광학 필름, 광학 필름 제조 방법 및 유기 발광 전자 장치 제조 방법
KR20230151995A (ko) 필름 및 그 제조 방법, 그리고 반도체 패키지의 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant