TWI687296B - 脫模膜及半導體封裝件之製造方法 - Google Patents

脫模膜及半導體封裝件之製造方法 Download PDF

Info

Publication number
TWI687296B
TWI687296B TW104141131A TW104141131A TWI687296B TW I687296 B TWI687296 B TW I687296B TW 104141131 A TW104141131 A TW 104141131A TW 104141131 A TW104141131 A TW 104141131A TW I687296 B TWI687296 B TW I687296B
Authority
TW
Taiwan
Prior art keywords
mold
resin
release film
antistatic
film
Prior art date
Application number
TW104141131A
Other languages
English (en)
Other versions
TW201632332A (zh
Inventor
笠井涉
鈴木政己
Original Assignee
日商Ａｇｃ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Ａｇｃ股份有限公司 filed Critical 日商Ａｇｃ股份有限公司
Publication of TW201632332A publication Critical patent/TW201632332A/zh
Application granted granted Critical
Publication of TWI687296B publication Critical patent/TWI687296B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C33/00—Moulds or cores; Details thereof or accessories therefor
    • B29C33/56—Coatings, e.g. enameled or galvanised; Releasing, lubricating or separating agents
    • B29C33/60—Releasing, lubricating or separating agents
    • B29C33/62—Releasing, lubricating or separating agents based on polymers or oligomers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Laminated Bodies (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

本發明提供一種在高溫環境下仍具有優異的抗靜電作用且透明性佳的脫模膜、及使用該脫模膜的半導體封裝件之製造方法。
一種脫模膜，係在將半導體元件配置於模具內並以硬化性樹脂密封來形成樹脂密封部以製造半導體封裝件時，配置在模具之與硬化性樹脂相接之面上者；該脫模膜具備在形成樹脂密封部時會與硬化性樹脂相接的脫模性基材(惟，不含抗靜電劑)及在形成樹脂密封部時會與模具相接的抗靜電層；抗靜電層含有選自於由導電性聚合物及導電性金屬氧化物所構成群組中之至少1種抗靜電劑，且前述脫模膜的全光線透光率在80%以上。

Description

脫模膜及半導體封裝件之製造方法 發明領域
本發明係有關於一種脫模膜及使用該脫模膜的半導體封裝件之製造方法，該脫模膜係在將半導體元件配置於模具內並以硬化性樹脂密封來形成樹脂密封部以製造半導體封裝件時，配置在模具之模槽面上者。
發明背景
半導體元件通常為了隔絕‧保護免受外氣影響，便以樹脂密封做成稱作封裝件之成形品安裝在基板上。半導體元件之密封可使用環氧樹脂等熱硬化性樹脂等之硬化性樹脂。半導體元件之密封方法周知有例如所謂的轉注成形法或壓縮成形法，係將已安裝有半導體元件之基板配置成使該半導體元件落在模具模槽內的預定部位後，將硬化性樹脂充填於模槽內並使其硬化。
習知，封裝件係成形為已藉由硬化性樹脂流路之流道連結之每一元件的封裝件成形品。此時，要提升模具脫離封裝件的脫模性多半係藉由模具結構之調整、或於硬化性樹脂添加脫模劑等來實現。另一方面，基於封裝件之小型化、多腳化的需求，BGA方式、QFN方式乃至晶圓級 CSP(WL-CSP)方式的封裝件逐步增加。
在QFN方式中為了確保間距(standoff)及防止發生樹脂溢料至端子部的情形，又在BGA方式及WL-CSP方式中為了提升模具脫離封裝件的脫模性，多會於模具之模槽面配置脫模膜。脫模膜在模具之模槽面上的配置一般係從捲出輥捲出呈重疊捲繞狀態的長條脫模膜，並以被捲出輥及捲取輥拉伸的狀態供給至模具上，再藉真空吸附在模槽面上來實施。還有，最近也有將預先配合模具裁切成短條的脫模膜供給到模具的方式(專利文獻1)。
脫模膜一般係使用樹脂薄膜。但，這種脫模膜有容易帶電的問題。例如，把捲取成滾筒狀狀態的脫模膜捲出作使用時，在剝離脫模膜時會產生靜電使脫模膜帶電。此時，存在於製造氣體環境下之粉塵等異物會附著於帶電的脫模膜上而成為封裝件之形狀異常(溢料發生、異物附著等)或模具污染的原因。還有，已帶電的脫模膜與半導體元件接觸時，有因放電而破壞半導體元件的疑慮。尤其，現在採用顆粒樹脂作為半導體元件之密封裝置的裝置在增加(例如專利文獻2)，無法忽視從顆粒樹脂產生之粉塵附著於脫模膜上所造成的形狀異常或模具污染。
又，近年基於封裝件之薄型化及放熱性提升的需求，將半導體元件進行倒裝晶片接合使半導體元件背面露出的封裝件逐年增加。此步驟稱作模底部充填(Molded Underfill：MUF)步驟。在MUF步驟中為了保護及遮蔽半導體元件，係在脫模膜與半導體元件直接接觸之狀態下進行 密封(例如專利文獻3)。若脫模膜容易帶電，在剝離已硬化之硬化性樹脂與脫模膜時，會有脫模膜帶電繼而產生放電以致破壞半導體元件之疑慮。
作為其因應對策，曾提出下述方法：(1)將脫模膜運至模具之前使其通過被施予高電壓的電極間，對脫模膜噴吹經離子化之空氣予以去除靜電的方法(專利文獻4)；(2)使脫模膜含有碳黑來減低脫模膜表面電阻值的方法(專利文獻5)；及(3)於構成脫模膜之基材上塗敷抗靜電劑，再塗敷交聯型丙烯酸系黏著劑進行交聯以於脫模膜設置脫模層的方法(專利文獻6)等。在(3)之方法中，由於具有第4級銨鹽之陽離子性抗靜電劑具有絕佳的抗靜電性，故認為適合作為抗靜電劑。
先前技術文獻 專利文獻
專利文獻1：日本專利特開2009-272398號公報
專利文獻2：日本專利特開2008-279599號公報
專利文獻3：日本專利特開2013-123063號公報
專利文獻4：日本專利特開2000-252309號公報
專利文獻5：日本專利特開2002-280403號公報
專利文獻6：日本專利特開2005-166904號公報
發明概要
但，在(1)之方法中，脫模膜雖被去除靜電，但 因隨空氣捲起塵埃的風險增高且脫模膜與半導體元件接觸時脫模膜會帶電，故無法防止剝離時的帶電-放電。
在(2)之方法中，若含有足以充分降低表面電阻值的碳黑，則有脫模膜喪失透明性而無法隔著脫模膜清楚辨識模具以及碳黑脫落汙染模具等問題。若無法隔著脫模膜清楚辨識模具，便容易造成脫模膜在模具上的位置偏移及隨之發生的吸附不良。
在(3)之方法中，有脫模膜在密封步驟(例如180℃)時喪失抗靜電作用的問題。
本發明目的在於提供一種在高溫環境下(例如180℃)依舊具有優異的抗靜電作用且透明性佳的脫模膜、及使用該脫模膜的半導體封裝件之製造方法。
本發明提供一種具有以下[1]~[15]之構成的脫模膜及半導體封裝件之製造方法。
[1]一種脫模膜，係在將半導體元件配置於模具內並以硬化性樹脂密封來形成樹脂密封部以製造半導體封裝件時，配置在模具之與硬化性樹脂相接之面上者； 前述脫模膜之特徵在於：該脫模膜具備在形成樹脂密封部時會與硬化性樹脂相接的脫模性基材及在形成前述樹脂密封部時會與模具相接的抗靜電層；前述抗靜電層含有選自於由導電性聚合物及導電性金屬氧化物所構成群組中之至少1種抗靜電劑， 且前述脫模膜的全光線透光率在80%以上。
[2]如[1]之脫模膜，其以下述測定方法測定的密封後薄膜靜電位在200V以下；
(密封後薄膜靜電位的測定方法)
於13cm×13cm之第一不鏽鋼板上放置13cm×13cm、厚100μm的鋁箔(JIS H4000：2006之AIN30P)，並於其上方放置一中央已挖去8cm×10cm大小的10cm×12cm、厚125μm之聚醯亞胺薄膜作為分隔件，再於前述聚醯亞胺薄膜之挖去部分灑佈半導體密封用環氧樹脂SumikonEME G770H typeF ver.GR(Sumitomo Bakelite Co.,Ltd.製)2.7g作為硬化性樹脂。然後於其上方載置13cm×13cm的前述脫模膜後，更於其上進一步放置13cm×13cm的第二不鏽鋼板而製成試樣，其中該脫模膜係事先去除靜電後以其抗靜電層側之相反面與前述硬化性樹脂接觸的方式載置。
在溫度180℃，壓力1Mpa且時間3分鐘的條件下，將按上述程序製得之試樣以壓機加壓，自壓機取出後，接著將其整體放置在180℃之加熱板上，待去除第二不鏽鋼板後以5秒的時間將脫模膜剝離。其後5秒內，使用表面電位計來測量已剝離之脫模膜之曾與硬化性樹脂接觸之側的靜電位，該靜電位係以將脫模膜與測定端子之距離固定為3cm之方式來測定。
[3]如[1]或[2]之脫模膜，其中前述抗靜電層之表面電阻值為1010Ω/□以下。
[4]如[1]~[3]中任一項之脫模膜，其中前述抗靜電層側表面的算術平均粗度Ra為0.2~2.5μm。
[5]如[1]~[4]中任一項之脫模膜，其中前述抗靜電層的厚度為100~1,000nm。
[6]如[1]~[5]中任一項之脫模膜，其中前述抗靜電層含有前述抗靜電劑及樹脂黏結劑。
[7]如[6]之脫模膜，其中前述樹脂黏結劑係由選自於由丙烯酸樹脂、聚矽氧樹脂、胺甲酸乙酯樹脂、聚酯樹脂、聚醯胺樹脂、乙酸乙烯酯樹脂、乙烯-乙酸乙烯酯共聚物、乙烯-乙烯醇共聚物、氯三氟乙烯-乙烯醇共聚物及四氟乙烯-乙烯醇共聚物所構成群組中之至少1種所構成。
[8]如[6]或[7]之脫模膜，其中相對於前述樹脂黏結劑，前述抗靜電劑之含量為3~50質量%。
[9]如[1]~[8]中任一項之脫模膜，其中前述脫模性基材側表面的算術平均粗度Ra為0.1~2.5μm。
[10]如[1]~[9]中任一項之脫模膜，其中前述脫模性基材的厚度為12~100μm。
[11]如[1]~[10]中任一項之脫模膜，其中前述脫模性基材係由單層或多層結構的透明樹脂體所構成，且至少構成會與硬化性樹脂相接之表面的層係由脫模性透明樹脂構成。
[12]如[11]之脫模膜，其中前述脫模性基材係由脫模性透明樹脂構成之單層結構體。
[13]如[11]或[12]之脫模膜，其中前述脫模性透明樹脂為氟樹脂、聚甲基戊烯、對排聚苯乙烯或聚矽氧樹脂。
[14]如[11]或[12]之脫模膜，其中前述脫模性透明樹脂 為乙烯-四氟乙烯共聚物。
[15]一種半導體封裝件之製造方法，該半導體封裝件具有半導體元件及用以密封前述半導體元件且由已硬化之硬化性樹脂構成的樹脂密封部，前述半導體封裝件之製造方法的特徵在於包含下述步驟：於模具之與硬化性樹脂相接之面上配置如[1]~[14]中任一項之脫模膜；將已安裝有半導體元件之基板配置於前述模具內，然後將硬化性樹脂填滿前述模具內之空間並使其硬化形成樹脂密封部，藉此獲得一具有已安裝前述半導體元件之基板及前述樹脂密封部的密封體；及使前述密封體自前述模具脫模。
本發明之脫模膜在高溫環境下(例如180℃)仍具有優異的抗靜電作用且透明性佳。
1、4‧‧‧脫模膜
2、5‧‧‧脫模性基材
2a‧‧‧脫模性基材2側之表面
3‧‧‧抗靜電層
3a‧‧‧抗靜電層3側之表面
5a‧‧‧脫模性基材5側之表面
5A‧‧‧基材本體
5B‧‧‧脫模層
10、70‧‧‧基板
12、72‧‧‧半導體晶片
14‧‧‧樹脂密封部
14a‧‧‧樹脂密封部14之上表面
16‧‧‧印墨層
18‧‧‧接合線
20‧‧‧固定上模
22‧‧‧模槽底面構件
24‧‧‧可動下模
26、54‧‧‧模槽
40‧‧‧硬化性樹脂
50‧‧‧上模
52‧‧‧下模
56‧‧‧模槽面
58‧‧‧基板設置部
60‧‧‧樹脂導入部
62‧‧‧樹脂配置部
64‧‧‧柱塞
74‧‧‧底部填料(樹脂密封部)
76‧‧‧硬化物
110、120‧‧‧半導體封裝件
圖1係顯示本發明之脫模膜之第1實施形態的概略截面圖。
圖2係顯示本發明之脫模膜之第2實施形態的概略截面圖。
圖3係顯示藉由本發明之半導體封裝件之製造方法製造的半導體封裝件一例的略截面圖。
圖4係顯示藉由本發明之半導體封裝件之製造方法製造的半導體封裝件另一例的概略截面圖。
圖5係一截面圖，其示意說明本發明之半導體封裝件之製造方法的第1實施形態之步驟(α1)~(α3)。
圖6係一截面圖，其示意說明本發明之半導體封裝件之製造方法的第1實施形態之步驟(α4)。
圖7係一截面圖，其示意說明本發明之半導體封裝件之製造方法的第1實施形態之步驟(α4)。
圖8係一截面圖，其顯示本發明之半導體封裝件之製造方法的第2實施形態之步驟(β1)。
圖9係一截面圖，其顯示本發明之半導體封裝件之製造方法的第2實施形態之步驟(β2)~(β3)。
圖10係一截面圖，其顯示本發明之半導體封裝件之製造方法的第2實施形態之步驟(β4)。
圖11係一截面圖，其顯示本發明之半導體封裝件之製造方法的第2實施形態之步驟(β5)。
用以實施發明之形態
以下的用語定義適用涵蓋本說明書及申請專利範圍。
樹脂之「單元」係表示構成該樹脂的構成單元(單體單元)。
「氟樹脂」係表示結構中含有氟原子的樹脂。
本發明之脫模膜係在將半導體元件配置於模具內並以硬化性樹脂密封來形成樹脂密封部以製造半導體封裝件時，配置在模具之與硬化性樹脂相接之面上的薄膜。 例如，在形成半導體封裝件之樹脂密封部時，本發明之脫模膜係以配置成覆蓋模具之模槽面的方式，配置在已形成之樹脂密封部與模具之模槽面之間，使製得的半導體封裝件可輕易地從模具脫模，且該模具具有一與該樹脂密封部形狀相對應之形狀的模槽。
以下將詳細說明本發明之脫模膜。
本發明之脫模膜具備在形成樹脂密封部時會與硬化性樹脂相接的脫模性基材、及在形成前述樹脂密封部時會與模具相接的抗靜電層。
脫模性基材係由單層結構或多層結構之透明樹脂體所構成，且至少構成會與硬化性樹脂相接之表面的層係由脫模性透明樹脂構成。在本發明中，「脫模性透明樹脂」係指具脫模性且脫模膜之全光線透光率達80%以上之具有充分透明性的樹脂。又，「具脫模性」係表示僅由該樹脂構成之層可發揮作為脫模層之機能。
抗靜電層可僅由作為抗靜電劑之導電性聚合物所構成，不過宜由含有抗靜電劑及樹脂黏結劑之層構成。含有抗靜電劑及樹脂黏結劑之抗靜電層宜係將含有抗靜電劑、樹脂黏結劑及溶劑等液狀介質之塗敷液塗佈於脫模性基材單面後，除去液狀介質而形成。也可將含有抗靜電劑及樹脂黏結劑之薄膜積層於脫模性基材之單面上而形成。
[第1實施形態之脫模膜]
圖1係顯示本發明之脫模膜之第1實施形態的概略截面圖。
第1實施形態之脫模膜1具備在形成樹脂密封部時會與硬化性樹脂相接的脫模性基材2及在形成前述樹脂密封部時會與模具相接的抗靜電層3。脫模性基材2為單層結構。
在製造半導體封裝件時，脫模膜1係以脫模性基材2側之表面2a朝向模具之模槽而配置，在形成樹脂密封部時則會與硬化性樹脂接觸。而此時抗靜電層3側之表面3a會與模具之模槽面密著。在此狀態下使硬化性樹脂硬化，可形成一與模具之模槽形狀相對應之形狀的樹脂密封部。
(全光線透光率)
脫模膜1之全光線透光率在80%以上，並以在85%以上為佳。全光線透光率若在80%以上，實際將脫模膜1裝設於半導體密封裝置時，可輕易地隔著脫模膜1辨認模具的位置。所以，容易校準脫模膜1與模具之位置，不易發生用以固定脫模膜之真空吸附孔與脫模膜的位置偏移的吸附失誤。又，當模具與脫模膜1之間咬入異物時可以目視確認，因此出現隔著脫模膜1於樹脂密封部轉印上異物形狀之不良品的機率很低。
該全光線透光率之上限無特別設定，在99%以下即可。
(脫模性基材)
脫模性基材2可舉如含有脫模性透明樹脂者(惟不含抗靜電劑)。
作為脫模性透明樹脂，在脫模性、半導體封裝件之密封溫度(例如180℃)下的耐熱性、模具跟隨性優異的觀點 下，以氟樹脂、聚甲基戊烯、對排聚苯乙烯、脫模性聚矽氧樹脂等為佳。其中，在脫模性優異的觀點下又以氟樹脂、聚甲基戊烯、對排聚苯乙烯為佳，氟樹脂尤佳。該等樹脂可單獨使用1種亦可將2種以上併用。
基於脫模性及耐熱性優異的觀點，氟樹脂以氟烯烴系聚合物為佳。氟烯烴系聚合物係具有以氟烯烴為主體之單元的聚合物。氟烯烴系聚合物可更具有以氟烯烴為主體之單元以外的單元。
氟烯烴可列舉四氟乙烯(以下亦稱「TFE」)、氟乙烯、二氟亞乙烯、三氟乙烯、六氟丙烯、氯三氟乙烯等。氟烯烴可單獨使用1種亦可將2種以上併用。
氟烯烴系聚合物可列舉乙烯-四氟乙烯共聚物(ETFE)、四氟乙烯-六氟丙烯共聚物(FEP)、四氟乙烯-全氟(烷基乙烯基醚)共聚物(PFA)、四氟乙烯-六氟丙烯-二氟亞乙烯共聚物(THV)等。氟烯烴系聚合物可單獨使用1種亦可將2種以上併用。
基於高溫下之延伸率較大的觀點，氟烯烴系聚合物以ETFE尤佳。ETFE係具有以TFE為主體之單元(以下亦稱「TFE單元」)及以乙烯為主體之單元(以下亦稱「E單元」)的共聚物。
ETFE以具有TFE單元、E單元以及以TFE及乙烯以外之第3單體為主體之單元的聚合物為佳。藉由以第3單體為主體之單元的種類或含量可輕易地調整ETFE之結晶度，進而可調整脫模性基材2之拉伸特性。例如，藉由具有以 第3單體(尤其是具有氟原子之單體)為主體的單元，可提升高溫(尤其在180℃前後)下的拉伸強伸度。
第3單體可列舉具有氟原子之單體及不具氟原子之單體。
具有氟原子之單體可列舉下述單體(a1)~(a5)。
單體(a1)：碳數2或3之氟烯烴類。
單體(a2)：X(CF2)nCY=CH2(惟，X、Y分別獨立為氫原子或氟原子，n為2~8之整數)所示之含氟單體。
單體(a3)：氟乙烯基醚類。
單體(a4)：含官能基之氟乙烯基醚類。
單體(a5)：具有脂肪族環結構之含氟單體。
單體(a1)可列舉氟乙烯類(三氟乙烯、二氟亞乙烯、氟乙烯、氯三氟乙烯等)、氟丙烯類(六氟丙烯(以下亦稱「HFP」)、2-氫五氟丙烯等)等。
單體(a2)以n為2~6之單體為佳，且以n為2~4之單體尤佳。又以X為氟原子且Y為氫原子之單體即(全氟烷基)乙烯尤佳。單體(a2)之具體例可列舉下述化合物。
CF3CF2CH=CH2、CF3CF2CF2CF2CH=CH2((全氟丁基)乙烯；以下亦稱「PFBE」)、CF3CF2CF2CF2CF=CH2、CF2HCF2CF2CF=CH2、CF2HCF2CF2CF2CF=CH2等。
單體(a3)之具體例可列舉下述化合物。另外，下 述屬二烯之單體係可進行環化聚合的單體。
CF2=CFOCF3、CF2=CFOCF2CF3、CF2=CF(CF2)2CF3(全氟(丙基乙烯基醚)；以下亦稱「PPVE」)、CF2=CFOCF2CF(CF3)O(CF2)2CF3、CF2=CFO(CF2)3O(CF2)2CF3、CF2=CFO(CF2CF(CF3)O)2(CF2)2CF3、CF2=CFOCF2CF(CF3)O(CF2)2CF3、CF2=CFOCF2CF=CF2、CF2=CFO(CF2)2CF=CF2等。
單體(a4)之具體例可列舉下述化合物。
CF2=CFO(CF2)3CO2CH3、CF2=CFOCF2CF(CF3)O(CF2)3CO2CH3、CF2=CFOCF2CF(CF3)O(CF2)2SO2F等。
單體(a5)之具體例可列舉全氟(2,2-二甲基-1,3-二
Figure 104141131-A0202-12-0013-19
呃)、2,2,4-三氟-5-三氟甲氧-1,3-二
Figure 104141131-A0202-12-0013-21
呃、全氟(2-亞甲基-4-甲基-1,3-二氧戊環)等。
不具氟原子之單體可列舉下述單體(b1)~(b4)。
單體(b1)：烯烴類。
單體(b2)：乙烯酯類。
單體(b3)：乙烯基醚類。
單體(b4)：不飽和酸酐。
單體(b1)之具體例可列舉丙烯、異丁烯等。
單體(b2)之具體例可列舉乙酸乙烯酯等。
單體(b3)之具體例可列舉乙基乙烯基醚、丁基乙烯基醚、環己基乙烯基醚、羥丁基乙烯基醚等。
單體(b4)之具體例可列舉馬來酸酐、伊康酸酐、檸康酸酐、納迪克酸酐(5-降
Figure 104141131-A0202-12-0014-22
烯-2,3-二羧酸酐)等。
第3單體可單獨使用1種亦可將2種以上併用。
作為第3單體，從容易調整結晶度方面、以及藉由具有以第3單體(尤其是具有氟原子之單體)為主體之單元可使高溫(尤其在180℃前後)下的拉伸強伸度變佳方面而言，以單體(a2)、HFP、PPVE、乙酸乙烯酯為佳，HFP、PPVE、CF3CF2CH=CH2、PFBE較佳，PFBE尤佳。即，ETFE以具有TFE單元、E單元及以PFBE為主體之單元的共聚物尤佳。
在ETFE中，TFE單元與E單元之莫耳比(TFE單元/E單元)在80/20~40/60為佳，在70/30~45/55較佳，在65/35~50/50尤佳。TFE單元/E單元只要在前述範圍內，ETFE之耐熱性及機械強度即佳。
相對於構成ETFE之總單元合計(100莫耳%)，ETFE中以第3單體為主體的單元比率宜為0.01~20莫耳%，0.10~15莫耳%較佳，0.20~10莫耳%尤佳。以第3單體為主體的單元比率只要在前述範圍內，ETFE之耐熱性及機械強度即佳。
以第3單體為主體之單元含有以PFBE為主體之單元時，相對於構成ETFE之總單元合計(100莫耳%)，以 PFBE為主體的單元比率宜為0.5~4.0莫耳%，0.7~3.6莫耳%較佳，1.0~3.6莫耳%尤佳。以PFBE為主體的單元比率只要在前述範圍內，便可將脫模膜在180℃下的拉伸彈性係數調整至前述範圍內。又，可提升高溫(尤其在180℃前後)下的拉伸強伸度。
ETFE之熔流速率(MFR)在2~40g/10分為佳，5~30g/10分較佳，10~20g/10分尤佳。MFR為分子量的衡量基準，有MFR愈大分子量愈小的傾向。ETFE之MFR只要在前述範圍內，便可提升ETFE之成形性，脫模膜之機械強度即佳。
ETFE之MFR係依據ASTM D3159在荷重49N且297℃的條件下進行測定之值。
脫模性基材2可為僅由脫模性透明樹脂構成，亦可在脫模性透明樹脂之外更含有脫模性透明樹脂以外之成分。
例如，在不損傷透明性及脫模性基材2與抗靜電層3之密著性的範圍內，可含有脫模性透明樹脂以外的脫模成分。該脫模成分可列舉聚矽氧油、氟系界面活性劑等。
基於本發明的有用性，脫模性基材2不含抗靜電劑為佳。
脫模性基材2以含氟樹脂之層為佳，並以僅由氟樹脂所構成之層尤佳。此時，脫模膜1的脫模性佳，並充分具有可承受成形時之模具溫度(典型為150~180℃)的耐熱性、可承受硬化性樹脂之流動或加壓力之強度等，在高溫 下的延伸率也相當卓越。
脫模性基材2之形成樹脂密封部時會與硬化性樹脂相接之面、即脫模膜1之脫模性基材2側之表面2a可為平滑狀，亦可形成有凹凸。就脫模性佳之觀點而言，以形成有凹凸為佳。
形成有凹凸時的表面形狀可為複數個凸部及/或凹部無規分布的形狀，亦可為複數個凸部及/或凹部規則排列的形狀。複數個凸部及/或凹部之形狀或大小可相同亦可互異。
就凸部而言，可列舉延伸存在於脫模膜表面上的長條形凸條、或散佈的突起等；就凹部而言，可列舉延伸存在於脫模膜表面上的長條形溝槽、或散佈的凹孔等。
凸條或溝之形狀可列舉直線、曲線、彎折形狀等。亦可在脫模膜表面有複數個凸條或溝槽平行存在形成為條紋狀。凸條或溝槽之於與長邊方向正交之方向上的截面形狀可舉如三角形(V字形)等多角形、半圓形等。
突起或凹孔的形狀可列舉三角錐形、四角錐形、六角錐形等多角錐形、圓錐形、半球形、多面體形及其它各種不定形等。
表面2a之算術平均粗度Ra在0.1~2.5μm為佳，在0.2~2.0μm尤佳。表面2a之算術平均粗度Ra只要在前述範圍之下限值以上，將形成的樹脂密封部之樹脂流動痕跡(流痕)就不明顯。表面2a之算術平均粗度Ra只要在前述範圍之上限值以下，形成樹脂密封部後施加在樹脂密封部的遮罩 能見度較為優異。
脫模性基材2之抗靜電層3側表面的算術平均粗度Ra在0.2~2.5μm為佳，在0.2~2.0μm尤佳。抗靜電層3側表面的算術平均粗度Ra只要在前述範圍內，脫模性基材2上形成有抗靜電層3時，抗靜電層3之與脫模性基材2側為相反側的表面亦即脫模膜1之抗靜電層3側的表面3a之算術平均粗度Ra就容易落在後述範圍內。
算術平均粗度Ra係依據JIS B0601：2013(ISO 4287：1997，Amd.1：2009)測定之值。粗度曲線用基準長度lr(截取值λc)為0.8mm。
脫模性基材2之厚度在12~100μm為佳，在25~75μm尤佳。脫模性基材2之厚度只要在前述範圍之下限值以上，就不容易因脫模性基材2的「彎折」造成抗靜電層3的「破裂」，便不易損害抗靜電性。還有，脫模膜1的處置(例如利用輥對輥的處理)就相對容易，在拉伸脫模膜1將其配置成覆蓋模具之模槽時，不容易發生皺痕。脫模性基材2之厚度只要在前述範圍之上限值以下，藉抗靜電層3所得的抗靜電效果可充分及於脫模性基材2側之表面(密封面)。還有，脫模膜1可輕易地變形，模具跟隨性佳。
(抗靜電層)
抗靜電層3含有選自於由導電性聚合物及導電性金屬氧化物所構成群組中之至少1種抗靜電劑(以下亦稱「抗靜電劑(I)」)。
導電性聚合物係一種電子會順著聚合物的骨架 移動擴散的聚合物。導電性聚合物可舉如聚苯胺系聚合物、聚乙炔系聚合物、聚對伸苯基系聚合物、聚吡咯系聚合物、聚噻吩系聚合物、聚乙烯咔唑系聚合物等。
導電性聚合物之質量平均分子量在20,000~500,000為佳，在40,000~200,000尤佳。導電性聚合物之質量平均分子量若在前述範圍外(即低於20,000或超過500,000)，導電性聚合物對水的分散穩定性可能會降低。質量平均分子量例如可藉由使用了沃特斯公司製ultrahydrogel500管柱等之凝膠滲透層析儀(GPC)來測定。
導電性金屬氧化物可舉如摻錫氧化銦、摻銻氧化錫、摻磷氧化錫、銻酸鋅、氧化銻等。
抗靜電劑(I)可單獨使用1種亦可將2種以上併用。
作為抗靜電劑(I)，基於耐熱性及導電性優異的觀點，以聚苯胺系聚合物、聚吡咯系聚合物、聚噻吩系聚合物為佳。
在抗靜電層3中，抗靜電劑(I)宜分散在樹脂黏結劑中。即，抗靜電層3宜為一有抗靜電劑(I)分散在樹脂黏結劑中之層。
作為樹脂黏結劑，只要是具有可承受密封步驟中之熱(例如180℃)之耐熱性者即無特別限制。從耐熱性佳的觀點來說，樹脂黏結劑宜含有選自於由丙烯酸樹脂、聚矽氧樹脂、胺甲酸乙酯樹脂、聚酯樹脂、聚醯胺樹脂、乙酸乙烯酯樹脂、乙烯-乙酸乙烯酯共聚物、乙烯-乙烯醇共聚物、氯三氟乙烯-乙烯醇共聚物及四氟乙烯-乙烯醇共聚物所構 成群組中之至少1種。其中，以機械強度佳的觀點來看，又以由丙烯酸樹脂、聚矽氧樹脂、胺甲酸乙酯樹脂、聚酯樹脂、聚醯胺樹脂、乙酸乙烯酯樹脂、乙烯-乙酸乙烯酯共聚物、乙烯-乙烯醇共聚物、氯三氟乙烯-乙烯醇共聚物、四氟乙烯-乙烯醇共聚物中之任一種(例如僅丙烯酸樹脂)構成為佳。
從耐熱性及抗靜電劑(I)之分散性優異的觀點來說，樹脂黏結劑以聚酯樹脂、丙烯酸樹脂尤佳。
在抗靜電層3中，樹脂黏結劑亦可業經交聯。樹脂黏結劑若經交聯，耐熱性優於未經交聯的情況。
抗靜電層3可在不損傷本發明效果的範圍內進一步含有抗靜電劑(I)以外的抗靜電劑。
其它抗靜電劑可舉如濕度相依性的抗靜電劑。濕度相依性的抗靜電劑其本身為不具導電性之抗靜電劑，舉例如：於側基具有4級銨鹽基之陽離子系共聚物、含有聚苯乙烯磺酸之陰離子系高分子、含有聚醚酯醯胺、環氧乙烷-環氧氯丙烷寡聚物及聚醚酯等之非離子系高分子、矽酸鹽寡聚物等。該等可吸附空氣中之水分，透過水分釋放電荷而防止帶電。但，在100℃以上之高溫下，已吸附之水分會脫離而無法釋放電荷，進而喪失抗靜電性。
另一方面，抗靜電劑(I)其本身具有導電性，因此藉抗靜電劑(I)所得抗靜電作用不依賴濕度(非濕度相依性)，在100℃以上之高溫下仍可發揮作用。
在不損傷抗靜電性及透明性的範圍內，可於抗靜 電層3中進一步含有抗靜電劑以外的添加劑。該添加劑可列舉可使與模具之脫模性提升的潤滑劑、著色劑、耦合劑等。潤滑劑可列舉由熱可塑性樹脂構成之微珠、燻製二氧化矽(fumed silica)、聚四氟乙烯(PTFE)微粒子等。著色劑可使用各種有機或無機的著色劑，舉例如鈷藍、紅丹、花青藍等。耦合劑可列舉矽烷耦合劑、鈦酸酯耦合劑等。
抗靜電層3中之抗靜電劑(I)含量以可使抗靜電層3之表面電阻值成為1010Ω/□以下之量為佳。抗靜電層3之表面電阻值在109Ω/□以下尤佳。該表面電阻值只要在前述上限值以下，便可充分中和半導體封裝件與脫模膜1剝離時的脫模性基材2之帶電情況，可使表觀上的帶電為0。抗靜電層3之下限無特別限制，在104Ω/□以上為佳。
抗靜電層3係有抗靜電劑(I)分散在樹脂黏結劑中之層時，相對於樹脂黏結劑(100質量%)，抗靜電劑(I)之含量在3~50質量%為佳，在5~20質量%尤佳。抗靜電劑(I)之含量只要在前述範圍之下限值以上，抗靜電層3之表面電阻值雖會依抗靜電劑(I)之種類有所不同，還是容易在前述上限值以下。抗靜電劑(I)之含量只要在前述範圍之上限值以下，抗靜電層3與脫模性基材之密著性即佳。
抗靜電層3中之濕度相依性的抗靜電劑含量並無特別限定，若考量成本、分散性等，相對於抗靜電劑(I)(100質量%)在10質量%以下為佳，且以0質量%尤佳。即，抗靜電層3不含濕度相依性之抗靜電劑尤佳。
抗靜電層3之厚度在100~1,000nm為佳，在200 ~800nm尤佳。抗靜電層3之厚度只要在前述範圍之下限值以上，抗靜電層3便可輕易地成為一連續的塗膜，且可輕易地獲得優異的抗靜電性。該厚度只要在前述範圍之上限值以下，便不容易引起抗靜電層3之剝落。
抗靜電層3之與脫模性基材2側為相反側的表面，亦即脫模膜1之抗靜電層3側之表面3a的算術平均粗度Ra在0.2~2.5μm為佳，在0.2~2.0μm尤佳。表面3a之算術平均粗度Ra只要在前述範圍之下限值以上，表面3a與模具就不易發生黏著，也就不容易產生黏著所造成的縐痕。表面3a之算術平均粗度Ra只要在前述範圍之上限值以下，形成抗靜電層3時就不容易在抗靜電層3的表面附近形成樹脂黏結劑之膜(不含抗靜電劑(I)之膜)，可輕易地充分發揮抗靜電性。
(密封後薄膜靜電位)
脫模膜1之利用以下測定方法測定之密封後薄膜靜電位在200V以下為佳，在100V以下尤佳。
該密封後薄膜靜電位係一顯示在形成樹脂密封部後剝離樹脂密封部與脫模膜時脫模膜之不易帶電性的指標。密封後薄膜靜電位愈小，剝離樹脂密封部與脫模膜時就愈不易帶電。
<密封後薄膜靜電位的測定方法>
於13cm×13cm之第一不鏽鋼(以下亦稱「SUS」)板上放置13cm×13cm、厚100μm的鋁箔(JIS H4000：2006之AIN30P)，並於其上方放置一中央已挖去8cm×10cm大小的 10cm×12cm、厚125μm之聚醯亞胺薄膜作為分隔件，再於前述聚醯亞胺薄膜之挖去部分灑佈半導體密封用環氧樹脂SumikonEME G770H typeF ver.GR(Sumitomo Bakelite Co.,Ltd.製)2.7g作為硬化性樹脂。然後於其上方載置13cm×13cm的前述脫模膜，更於其上進一步放置13cm×13cm的第二SUS板而製成試樣，其中，該脫模膜係事先去除靜電後以其抗靜電層側之相反面與前述硬化性樹脂接觸的方式載置。
在溫度180℃、壓力1Mpa且時間3分鐘的條件下，將按上述程序製得之試樣以壓機加壓，自壓機取出後，接著將其整體放置在180℃之加熱板上，待去除第二SUS板後以5秒的時間將脫模膜剝離。其後5秒內，使用表面電位計來測量已剝離之脫模膜之曾與硬化性樹脂接觸之側的靜電位，該靜電位係以將脫模膜與測定端子之距離固定為3cm的方式來測定。
(脫模膜之製造方法)
脫模膜1例如可藉由具有以下步驟(i)之製造方法來製造。
步驟(i)，於脫模性基材2之一面上塗敷含有抗靜電劑(I)、樹脂黏結劑及液狀介質之塗液(以下亦稱「抗靜電液」)，使其乾燥並因應需求使前述樹脂黏結劑交聯而形成抗靜電層3。
乾燥後，可因應需求使前述樹脂黏結劑交聯。
在脫模性基材2之將塗敷抗靜電液的表面上亦可實施 表面處理以提升與抗靜電層3之密著性。表面處理可舉如電暈處理、電漿處理、矽烷耦合劑塗敷、接著劑之塗佈等。
<抗靜電液>
抗靜電劑(I)、樹脂黏結劑各自與前述相同。
液狀介質可舉如水、有機溶劑等。有機溶劑可舉如醇化物、酯化合物等。
使前述樹脂黏結劑交聯時，前述抗靜電液可進一步含有交聯劑。作為交聯劑可使用公知物，可舉如異氰酸酯化合物、環氧樹脂、三聚氰胺樹脂、吖
Figure 104141131-A0202-12-0023-23
化合物等。
抗靜電液之固體成分濃度在1~10質量%為佳，在2~8質量%尤佳。固體成分濃度只要在前述範圍之下限值以上，塗敷性即佳；若在上限值以下，抗靜電劑(I)等之分散性即佳。
<步驟(i)>
抗靜電液之塗敷方法可使用公知的各種濕式塗佈法，舉例如凹版塗佈法、模塗法等。乾燥溫度在50~100℃為佳。
樹脂黏結劑之交聯方法可舉如紫外線(UV)交聯、熱交聯等。乾燥步驟可兼當熱交聯步驟。
(作用效果)
脫模膜1因在形成樹脂密封部時會與模具相接的抗靜電層含有抗靜電劑(I)，所以即使在高溫環境下(例如180℃)依舊可發揮優異的抗靜電作用。具體上，藉由脫模膜1， 以半導體封裝件之製造方法來形成用以密封半導體元件之樹脂密封部時，在脫模膜與半導體元件接觸之際，脫模膜不容易帶電。還有，以半導體封裝件之製造方法形成了用以密封半導體元件之樹脂密封部後，在剝離樹脂密封部與脫模膜時，脫模膜不容易帶電。於是，可充分抑制剝離時的帶電-放電，半導體元件不易遭受破壞。
又，在脫模膜1中，全光線透光率在80%以上，透明度相當高。所以，在製造半導體封裝件時很難發生脫模膜吸附至模具時的吸附失誤。
為了在高溫環境下(例如180℃)仍能獲得優異的抗靜電作用，抗靜電層在脫模膜中的位置及抗靜電層中所含抗靜電劑之種類就相當重要。
形成樹脂密封部時會與模具相接之層為抗靜電層3，因此係抗靜電層3與模具之金屬部接觸。所以，藉由剝離可使滯留在脫模性基材2上的電荷快速地擴散，使靜電位為0。脫模膜形成抗靜電層3不直接與模具相接之結構時，所產生的少量電荷會長時間未經去除而持續殘留。尤其，在生產對靜電相當敏感之半導體元件呈現露出結構的半導體封裝件時，半導體元件與脫模膜接觸瞬間只要脫模膜帶有些許的靜電，那些靜電也會令半導體元件激發電荷而輕易地將其破壞。所以，脫模膜吸附並接觸到模具時的靜電位以0為佳。
又，抗靜電劑(I)如前述為非濕度相依性之抗靜電劑，即使在高溫(例如180℃)之半導體封裝件的密封溫度下依舊 可發揮抗靜電作用。當抗靜電劑為濕度相依性(例如具有第4級銨鹽之陽離子性抗靜電劑)時，其抗靜電作用係源自吸附空氣中之水分來釋放電荷的原理，因此在半導體封裝件的密封溫度下，曾吸附的水分會脫離而失去抗靜電作用。
[第2實施形態之脫模膜]
圖2係顯示本發明之脫模膜之第2實施形態的概略截面圖。另外，以下與第1實施形態相對應的構成要素將賦予相同符號並省略其詳細說明。
第2實施形態之脫模膜4具備在形成樹脂密封部時會與硬化性樹脂相接的脫模性基材5及在形成前述樹脂密封部時會與模具相接的抗靜電層3。脫模性基材5具備脫模層5B，其係在基材本體5A之單面(與抗靜電層3側為相反側之面)塗敷脫模層形成劑所形成。
在製造半導體封裝件時，脫模膜4係使脫模性基材5側之表面5a朝向模具之模槽配置，而且在形成樹脂密封部時會與硬化性樹脂接觸。而此時抗靜電層3側之表面3a會與模具之模槽面密著。在此狀態下使硬化性樹脂硬化，可形成一與模具之模槽形狀相對應之形狀的樹脂密封部。
(脫模性基材)
作為基材本體5A，可選取透明且可在半導體封裝件之密封溫度(例如180℃)下作使用的任何材質。基材本體5A之材質可舉如聚酯樹脂、聚醯胺樹脂、聚碳酸酯樹脂、聚胺甲酸乙酯彈性體、聚酯彈性體等。
形成脫模層5B之脫模層形成劑可舉如前述脫模性透明樹脂之溶液、及會形成脫模性聚矽氧樹脂的液狀硬化性聚矽氧樹脂等。
脫模性基材5之形成樹脂密封部時會與硬化性樹脂相接之面、即脫模膜4之脫模性基材5側之表面5a可為平滑亦可形成有凹凸。基於脫模性，以形成有凹凸為佳。關於凹凸的較佳樣態與前述脫模性基材2相同，且關於表面5a的較佳樣態與前述表面2a相同。
脫模性基材5之厚度理想範圍與脫模性基材2相同。
脫模層5B之厚度在0.2~5μm為佳，在0.5~2μm尤佳。脫模層5B之厚度只要在前述範圍之下限值以上，脫模性較為優異；若在上限值以下，抗靜電性即佳。
(脫模膜之製造方法)
脫模膜4除了使用脫模性基材5來替代脫模性基材2以外，可以與第1實施形態之脫模膜1同樣的方式製造。
作為脫模性基材5，可使用市售物亦可使用藉由公知方法所製造者。
(密封後薄膜靜電位)
脫模膜4之以前述測定方法測定的密封後薄膜靜電位與脫模膜1同樣在200V以下為佳，在100V以下尤佳。
(作用效果)
脫模膜4與第1實施形態之脫模膜1相同，即使在高溫環境下(例如180℃)也可發揮優異的抗靜電作用。而且透明 性佳。
以上係針對本發明之脫模膜列示第1~2實施形態加以說明，惟本發明不受上述實施形態限定。上述實施形態之各構成及其等組合等僅為一例，可在不脫離本發明主旨的範圍內進行構成之附加、省略、置換及其它變更。
第1實施形態之脫模性基材2亦可為複數個透明樹脂薄膜積層所得之多層結構體。此時，至少構成會與硬化性樹脂相接之表面的層係由脫模性透明樹脂構成。構成複數層之各層的透明樹脂可相同亦可互異，亦可為複數層全部由脫模性透明樹脂構成。脫模性透明樹脂以外的透明樹脂可舉如丙烯酸樹脂、聚酯樹脂、聚醯胺樹脂、聚碳酸酯樹脂、聚胺甲酸乙酯彈性體、聚酯彈性體等。
基於模具跟隨性、拉伸伸度及製造成本等觀點，脫模性基材2以前述脫模性透明樹脂之單層結構體為佳。
在第1~2實施形態中係顯示脫模性基材與抗靜電層直接積層者，惟本發明之脫模膜亦可在脫模性基材與抗靜電層之間具有其它層。
其它層可舉如氣體障壁層、著色層、剛性層(PET薄膜等)等。該等層可單獨使用任一種亦可將2種以上併用。
作為本發明之脫模膜，在形成樹脂密封部時宜自與硬化性樹脂相接之側起具有脫模性基材/抗靜電層、脫模性基材/氣體障壁層/抗靜電層、脫模性基材/著色層/抗靜電層中之任一層構成。其中，基於抗靜電性優異的觀點，以抗靜電層與脫模性基材直接相接之脫模性基材/抗靜電層 的層構成為佳，且以如第1實施形態之單層結構的脫模性基材/抗靜電層之2層構成尤佳。
[半導體封裝件]
可使用本發明之脫模膜並藉由後述本發明之半導體封裝件的製造方法製造的半導體封裝件可舉如集成有電晶體、二極體等半導體元件之積體電路；及具有發光元件的發光二極體等。
積體電路之封裝件形狀，可覆蓋積體電路整體，亦可覆蓋積體電路的一部分(使積體電路的一部分露出)。具體例可列舉：BGA(Ball Grid Array：球形陣列)、QFN(Quad Flat Non-leaded package：四方扁平無引腳封裝)、SON(Small Outline Non-leaded package：小尺寸無引腳封裝)等。
作為半導體封裝件，基於生產性，以經過整批密封及分割所製造者為佳，舉例如密封方式為MAP(Moldied Array Packaging：模製陣列封裝)方式或WL(Wafer Lebel packaging：晶圓級封裝)方式之積體電路等。
圖3係顯示半導體封裝件之一例的概略截面圖。
本例之半導體封裝件110具有基板10、安裝在基板10上方的半導體晶片12、用以密封半導體晶片12的樹脂密封部14及形成在樹脂密封部14之上表面14a的印墨層16。
半導體晶片12具有表面電極(省略圖示)，基板10具有與半導體晶片12之表面電極相對應的基板電極(省略圖示)，且表面電極與基板電極藉由接合線18相互電連接。
樹脂密封部14之厚度(基板10之自半導體晶片12設置面 起至樹脂密封部14之上表面14a的最短距離)並無特別限定，在「半導體晶片12之厚度」以上且在「半導體晶片12之厚度+1mm」以下為佳，在「半導體晶片12之厚度」以上且在「半導體晶片12之厚度+0.5mm」以下尤佳。
圖4係顯示半導體封裝件之另一例的概略截面圖。
本例之半導體封裝件120具有基板70、安裝在基板70上方的半導體晶片72及底部填料(樹脂密封部)74。
底部填料74係充填在基板70與半導體晶片72之主面(基板70側之表面)間的間隙，且半導體晶片72的背面(與基板70側為相反側之表面)露出。
[半導體封裝件之製造方法]
本發明之半導體封裝件之製造方法除了使用本發明之脫模膜以外，可採用公知的製造方法。作為樹脂密封部之形成方法，可舉如壓縮成形法或轉注成形法，此時使用的裝置則可使用公知的壓縮成形裝置或轉注成形裝置。製造條件也同樣地設成與公知的半導體封裝件之製造方法之條件相同即可。
(第1實施形態)
使用圖5~7說明本發明之半導體封裝件之製造方法的第1實施形態。本實施形態係使用前述脫模膜1作為脫模膜，並藉由壓縮成形法製造圖3所示半導體封裝件110之例。
本實施形態之半導體封裝件的製造方法包含下述步驟 (α1)~(α7)。
步驟(α1)，係在具有固定上模20、模槽底面構件22、配置在模槽底面構件22周緣之框狀可動下模24的模具中，以脫模膜1覆蓋前述模具之模槽26且脫模膜1之脫模性基材2側之表面2a面向模槽26內之空間的方式(抗靜電層3側之表面3a與模具之模槽面相接的方式)來配置脫模膜1(圖5)。
步驟(α2)，將脫模膜1真空吸引至模具之模槽面側(圖5)。
步驟(α3)，將硬化性樹脂40充填至模槽面經脫模膜1被覆之模槽26內(圖5)。
步驟(α4)，將安裝有複數個具備半導體晶片12等之半導體元件的基板10配置於模槽26內的預定位置上後將模具合模(圖6)，再藉由硬化性樹脂40將前述半導體元件整批密封形成樹脂密封部14(圖7)，藉此獲得具有基板10、安裝在基板10上方之複數個半導體元件及將前述複數個半導體元件整批密封之樹脂密封部14的整批密封體。
步驟(α5)，自模具內取出前述整批密封體。
步驟(α6)，將前述整批密封體之基板10及樹脂密封部14切斷以使前述複數個半導體元件分離，藉此獲得具有基板10、安裝在基板10上方之至少1個半導體元件、及用以密封該半導體元件之樹脂密封部14的單片化密封體。
步驟(α7)，於單片化密封體之樹脂密封部14的上表面14a使用印墨形成印墨層16而獲得半導體封裝件110。
(第2實施形態)
使用圖8~11來說明本發明之半導體封裝件之製造方法的第2實施形態。本實施形態係使用前述脫模膜1作為脫模膜並藉由轉注法製造圖4中所示半導體封裝件120之例。
本實施形態之半導體封裝件的製造方法包含下述步驟(β1)~(β5)。
步驟(β1)，係以脫模膜1覆蓋具有上模50及下模52之模具的上模50之模槽54且脫模膜1之脫模性基材2側之表面2a面向模槽54內之空間的方式(抗靜電層3側之表面3a與上模50之模槽面56相接的方式)配置脫模膜1(圖8)。
步驟(β2)，將脫模膜1真空吸引至上模50之模槽面56之側(圖9)。
步驟(β3)，將已安裝有具備半導體晶片72等之半導體元件的基板70配置於下模52之基板設置部58後將上模50與下模52合模，使脫模膜1密著於半導體晶片72之背面(與基板70側為相反側之表面)(圖9)。
步驟(β4)，將下模52之樹脂配置部62的柱塞64向上推，使預先配置在樹脂配置部62的硬化性樹脂40通過上模50之樹脂導入部60充填模槽54內並使其硬化而形成底部填料74，藉此獲得具有基板70、半導體元件及底部填料74的半導體封裝件120(密封體)(圖10)。
步驟(β5)，自模具內取出半導體封裝件120(圖11)。此時所取出之半導體封裝件120的底部填料74上附有硬化性樹脂40在樹脂導入部60內硬化而成的硬化物76。切除硬化物76而獲得半導體封裝件120。
以上，係針對本發明之半導體封裝件之製造方法列示第1~2實施形態加以說明，惟本發明不受上述實施形態限定。上述實施形態之各構成及其等組合等為一例，可在不脫離本發明主旨的範圍內進行構成之附加、省略、置換及其它變更。
在第1實施形態中係顯示於步驟(α5)後依序進行步驟(α6)、步驟(α7)之例，惟步驟(α6)、步驟(α7)亦可以相反順序施行。即，亦可在從模具取出之整批密封體的樹脂密封部表面上使用印墨形成印墨層後，將整批密封體的前述基板及前述樹脂密封部切斷。
從脫模膜剝離樹脂密封部的時間點不受從模具取出樹脂密封部之時間限制，可從模具中將樹脂密封部連同脫模膜一起取出後，將脫模膜自樹脂密封部剝離。
進行整批密封之複數個半導體元件各自間的距離可均等亦可不均等。若從可均質密封且可使複數個半導體元件中加諸於各半導體元件上的負荷平均(負荷最小)的觀點來看，宜令複數個半導體元件各自間的距離均等。
可如第2實施形態藉由轉注成形法來製造半導體封裝件110，亦可如第1實施形態藉由壓縮成形法來製造半導體封裝件120。
脫模膜只要是本發明之脫模膜即可，不限於脫模膜1。例如亦可使用脫模膜4。
第1實施形態之模具不限於圖5所示者，亦可使用壓縮成形法會採用的公知模具。第2實施形態之模具不限於圖8 所示者，亦可使用轉注法會採用的公知模具。
藉由本發明之半導體封裝件之製造方法製造的半導體封裝件不限於半導體封裝件110、120。依照將製造之半導體封裝件，亦可不進行第1實施形態之步驟(α6)~(α7)。例如，樹脂密封部之形狀不限於圖3~4中所示形狀，亦可具有高低差等。被樹脂密封部密封的半導體元件可為1個亦可為複數個。印墨層並非必須。製造發光二極體作為半導體封裝件時，樹脂密封部亦可作為透鏡部起作用，因此通常不會在樹脂密封部表面形成印墨層。當樹脂密封部為透鏡部時，其形狀可採用略半球型、砲彈型、菲涅耳透鏡型、半柱型、略半球透鏡陣列型等各種透鏡形狀。
實施例
以下列示實施例以詳細說明本發明。惟，本發明不受以下記載限定。
後述之例1~18中，例1~13為實施例，例14~18為比較例。
各例中所使用之評估方法及材料顯示如下。
[評估方法]
(厚度)
基材之厚度(μm)係依據ISO 4591：1992(JIS K7130：1999之B1法、從塑膠薄膜或片材採取之試料藉由質量法所得之厚度的測定方法)測出。
抗靜電層之厚度(nm)係藉由穿透式紅外線膜厚計RX-100(倉敷紡績公司製)測出。
(算術平均粗度Ra)
表面之算術平均粗度Ra(μm)係依據JIS B0601：2013(ISO 4287：1997，Amd.1：2009)測出。基準長度lr(截取值λc)為0.8mm，測定長度設為8mm。進行測定時，係使用SURFCOM 480A(東京精密公司製)，針對與製造薄膜時的流向呈正交方向上的3個部位及呈平行方向上的3個部位合計6個部位求算Ra，並以該等之平均值視為該表面之Ra。
(表面電阻值)
表面電阻值(Ω/□)係依據IEC 60093、雙環電極法測出定。測定機器係使用超高電阻計R8340(Advantec公司製)，在施加電壓500V、施加時間1分鐘的條件下進行測定。
(密封後薄膜靜電位(密封後之剝離帶電))
於剝離後即刻測定脫模膜之靜電位，可確認剝離時的脫模膜之抗靜電性。
將厚100μm的鋁箔(JIS H4000：2006之AIN30P)裁切成13cm×13cm並載置於13cm×13cm之第一SUS板上。於其上方載置已從10cm×12cm中挖去8cm×10cm之厚125μm的聚醯亞胺薄膜(UPILEX 125S、宇部興產公司製)作為分隔件。再於前述聚醯亞胺薄膜之挖去部分適量灑佈半導體密封用環氧樹脂SumikonEME G770H typeF ver.GR(Sumitomo Bakelite Co.,Ltd.製)作為硬化性樹脂。於其上方載置切成13cm×13cm之脫模膜，且該脫模膜係事先去除靜電後以其與抗靜電層側之相反面接觸硬化性樹脂的方式載置。最後 放置13cm×13cm的第二SUS板。在溫度180℃，壓力1MPa、時間3分鐘的條件下將按上述程序製得之試樣以壓機加壓。從壓機取出後將整體放置於180℃之加熱板上去除第二SUS板後，以5秒的時間將脫模膜剝離。
迅速地測定已剝離之脫模膜之曾與硬化性樹脂接觸之側的靜電位。測定機器係使用表面電位計MP-520-1(Midori Anzen Co.,Ltd.製)，並將脫模膜與測定端子之距離固定為3cm。還有，測定值係將1V之位數四捨五入所求得(裝置之測定上限為2,000V)。並以下述基準評估其結果。
A(良)：0~100V。
B(可)：101~200V。
×(不良)：201V以上。
另外，前述環氧樹脂(SumikonEME G770H type F ver.GR、Sumitomo Bakelite Co.,Ltd.製)係將下述原材料以高速混合器(super mixer)粉碎混合5分鐘後予以顆粒化者。
含伸苯基骨架之苯酚芳烷基型環氧樹脂(日本化藥公司製、NC-3000；軟化點58℃、環氧基當量277)：8質量份。
雙酚A型環氧樹脂(Japan Epoxy Resins Co.,Ltd.製、YL6810；熔點45℃、環氧基當量172)：2質量份。
含伸苯基骨架之苯酚芳烷基樹脂(三井化學公司製、XLC-4L；軟化點65℃、羥基當量165)：2質量份。
苯酚酚醛樹脂(Sumitomo Bakelite Co.,Ltd.製、PR-HF-3；軟化點80℃、羥基當量105)：2質量份。
硬化促進劑(三苯膦)：0.2質量份。
無機充填材(平均粒徑16μm之熔融球狀矽石)：84質量份。
棕櫚蠟：0.1質量份。
碳黑：0.3質量份。
耦合劑(3-環氧丙氧基丙基三甲氧矽烷)：0.2質量份。
(全光線透光率)
脫模膜之全光線透光率(%)係使用霧度計NDH5000(日本電色工業公司製)並依據ISO 14782：1999測出。
(模具吸附試驗)
將捲取成3英寸塑膠芯材之寬200mm的各脫模膜安裝到轉移模具裝置YPS60(TOWA公司製)。脫模膜係以抗靜電層側之表面與模具面相對向的方式配置(惟，未設有抗靜電層的脫模膜係以Ra較大之一面與模具面相對向的方式配置)後遞送，使其真空吸附於已加熱至180℃之模具。屆時，就藉由相機自動調整較準與薄膜遞送方向正交之方向的位置。然後解除真空，釋放脫模膜，回收使用完畢的脫模膜並將未使用之脫模膜遞送至模具。該等一連串之步驟(真空吸附、開放、薄膜遞送)重複100次後，測定脫模膜位置偏移所造成的吸附失誤次數。並以下述基準評估其結果。
A(良)：0次。
×(不良)：1次以上。
(模具吸附時靜電位)
測定脫模膜吸附於模具時的脫模膜之靜電位，以確認 半導體元件與脫模膜接觸時之脫模膜的抗靜電性。
在上述模具吸附試驗中，脫模膜吸附到模具時的靜電位係以接觸式表面電位計MODEL821HH(Trek Japan公司製)測出。
(模具黏著試驗)
令模具溫度為175℃且令模槽為寬70mm、長200mm、深度0.5mm，除此以外以與上述模具吸附試驗同樣的方式重複脫模膜之真空吸附、開放、薄膜遞送100次後，計數模具吸附時於脫模膜發生縐痕的次數。以下述基準評估其結果。
A(良)：0次。
B(可)：1~5次。
×(不良)：超過5次。
[使用材料]
(脫模性基材)
ETFE薄膜1：
將Fluon(註冊商標)ETFE C-88AXP(旭硝子公司製)饋給至具備T形模之擠出機中，將其牽引至表面形成有凹凸之壓抵輥及鏡面金屬輥之間，製膜出厚50μm之薄膜。
擠出機及T形模之溫度為320℃，壓抵輥、金屬輥之溫度為100℃。所得薄膜之表面Ra在壓抵輥側為2.0μm，在鏡面側為0.2μm。對抗靜電液塗敷面以ISO 8296：1987(JIS K6768：1999)中制定之濕潤張力為40mN/m以上的方式施加電暈處理。
另外，薄膜之「抗靜電液塗敷面」係塗有抗靜電液之面，為後述表1~3中顯示具有「塗敷面Ra」之面。
ETFE薄膜2：
將Fluon(註冊商標)ETFE C-88AXP(旭硝子公司製)饋給至具備T形模之擠出機中，將其牽引至表面形成有凹凸之壓抵輥及鏡面金屬輥之間，製膜出厚50μm之薄膜。擠出機及T形模之溫度為320℃，壓抵輥、金屬輥之溫度為50℃。
所得薄膜之表面Ra在壓抵輥側為1.3μm，在鏡面側為0.1μm。與ETFE薄膜1同樣地對抗靜電液塗敷面施加電暈處理。
ETFE薄膜3：
將Fluon(註冊商標)ETFE C-88AXP(旭硝子公司製)饋給至具備T形模之擠出機中，將其牽引至表面形成有凹凸之壓抵輥及鏡面金屬輥之間，製膜出厚100μm之薄膜。擠出機及T形模之溫度為320℃，壓抵輥、金屬輥之溫度為100℃。
所得薄膜之表面Ra在壓抵輥側為2.2μm，在鏡面側為0.3μm。與ETFE薄膜1同樣地對抗靜電液塗敷面施加電暈處理。
ETFE薄膜4：
將Fluon(註冊商標)ETFE C-88AXP(旭硝子公司製)饋給至具備T形模之擠出機中，將其牽引至表面形成有凹凸之壓抵輥及鏡面金屬輥之間，製膜出厚50μm之薄膜。擠 出機及T形模之溫度為330℃，壓抵輥、金屬輥之溫度為150℃。
所得薄膜之表面Ra在壓抵輥側為2.7μm，在鏡面側為0.3μm。與ETFE薄膜1同樣地對抗靜電液塗敷面施加電暈處理。
LM-ETFE薄膜：
將Fluon(註冊商標)LM-ETFE LM-720AP(旭硝子公司製)饋給至具備T形模之擠出機中，將其牽引至表面形成有凹凸之壓抵輥及鏡面金屬輥之間，製膜出厚50μm之薄膜。擠出機及T形模之溫度為320℃，壓抵輥、金屬輥之溫度為100℃。
所得薄膜之表面Ra在壓抵輥側為2.0μm，在鏡面側為0.2μm。與ETFE薄膜1同樣地對抗靜電液塗敷面施加電暈處理。
PMP(聚甲基戊烯)薄膜：
將TPX(註冊商標)MX004(三井化學公司製)饋給至具備T形模之擠出機中，將其牽引至表面形成有凹凸之壓抵輥及鏡面金屬輥之間，製膜出厚50μm之薄膜。擠出機及T形模之溫度為300℃，壓抵輥、金屬輥之溫度為100℃。
所得薄膜之表面Ra在壓抵輥側為2.0μm，在鏡面側為0.2μm。
SPS(對排聚苯乙烯)薄膜：
將XAREC(註冊商標)142ZE(出光興產公司製)饋給至具備T形模之擠出機中，將其牽引至鏡面金屬輥之間並使其 朝薄膜的流向及與流向正交之方向同時延伸，而製膜出厚50μm之薄膜。擠出機及T形模之溫度為270℃，冷卻輥之溫度為100℃，延伸溫度為115℃，延伸倍率在流向及與流向正交之方向均為3.3倍，延伸速度為500%/分。還有，在延伸步驟後在215℃下進行熱處理。進一步進行噴砂之所謂的砂墊(sand mat)處理，以於薄膜單面形成凸凹。
所得薄膜之表面Ra在砂墊處理面為1.3μm，在未處理面為0.1μm。對抗靜電液塗敷面以ISO8296：1987(JIS K6768：1999)中制定之濕潤張力為40mN/m以上的方式施加電暈處理。
塗有聚矽氧之PET薄膜：
使用NS間隔件MA100(Nakamoto Packs Co.,Ltd.製、厚100μm)。該薄膜係於PET薄膜之單面設有脫模性聚矽氧塗敷層者，聚矽氧塗敷層之厚度為5μm。
附脫模層之TPU(聚胺甲酸乙酯彈性體)薄膜：
相對於PANDEX(註冊商標)T8166DN(DIC Bayer Polymer Ltd.製)100質量份添加3-(2-全氟己基乙氧基)-1,2-二羥丙烷(商品名：EFTOP(註冊商標)MF100)0.1質量份後，將其饋給至具備T形模之擠出機予以擠出，在牽引機內從壓抵輥側供給消光加工PET薄膜作為間隔件並從金屬冷卻輥側供給鏡面加工PET薄膜作為間隔件後，將其等夾於壓抵輥與金屬冷卻輥之間，進行冷卻。擠出機及T形模之溫度為220℃，輥件的溫度均為50℃。然後使該薄膜在80℃下硬化24小時接著在40℃下硬化150小時後，將兩面 之PET間隔件剝離。薄膜之厚度為50μm。
接著於曾貼有鏡面加工PET薄膜之面塗敷下述脫模層用材料並使其乾燥後形成厚1μm之脫模層而獲得附脫模層之TPU薄膜。塗敷係藉由凹版塗佈法進行。乾燥係以熱風之送風進行。
脫模層用材料：係將含有反應性聚矽氧作為共聚單元之含氟共聚物Fclear(註冊商標)KD270(關東電化工業公司製)及六亞甲基二異氰酸酯系三聚異氰酸酯型化合物Duranate(註冊商標)TSE-100(旭化成公司製)，以NCO/OH比為1的方式加以混合後，並經乙酸乙酯稀釋成固體成分濃度成為7質量%者。
所得薄膜之表面Ra在消光加工PET薄膜貼附面為2.1μm，在鏡面加工PET薄膜貼附面(脫模面)為0.2μm。
(抗靜電層用材料)
抗靜電液1：
將下述各材料(份數為固體成分之質量)混合。將所得混合物以甲基乙基酮/甲苯=1/1(質量比)之混合溶劑加以稀釋成固體成分成為5質量%而獲得抗靜電液1。
聚吡咯系導電性聚合物分散液：CDP-310M(固體成分5質量%、Japan Carlit Co.,Ltd.製)2份。
丙烯酸樹脂：TeisanResin(註冊商標)WS-023(固體成分30質量%、Nagase ChemteX Co.製)10份。
異氰酸酯系硬化劑：CORONATE(註冊商標)L(固體成分70質量%、Nippon Polyurethane Industry Co.,Ltd.製)0.5份。
抗靜電液2：
將下述各材料(份數為固體成分之質量)混合。將所得混合物以異丙醇/甲苯/水=50/40/10(質量比)之混合溶劑加以稀釋成固體成分成為5質量%而獲得抗靜電液2。
導電性氧化錫膠(摻磷氧化錫)：Celnax(註冊商標)CX-S204IP(固體成分20質量%、日產化學工業公司製)2份。
聚醯胺樹脂：Macromelt 6827(顆粒、Henkel公司製)5份。
抗靜電液3：
將下述各材料(份數為溶液之質量)混合。將所得混合物以異丙醇/甲苯/水=50/40/10(質量比)之混合溶劑加以稀釋成固體成分成為5質量%而獲得抗靜電液2。
含丙烯酸樹脂之聚噻吩系導電性聚合物分散液：ARACOAT(註冊商標)AS601D(固體成分4質量%、荒川化學工業公司製)10份。
多官能吖
Figure 104141131-A0202-12-0042-24
化合物硬化劑：ARACOAT CL910(固體成分10質量%、荒川化學工業公司製)1份。
抗靜電液4：
將下述各材料(份數為固體成分之質量)混合。將所得混合物以乙酸乙酯加以稀釋成固體成分成為5質量%而獲得抗靜電液4。
聚苯胺系導電性聚合物分散液：CORERON YE(固體成分10質量%、Porymerits corporation製)2份。
聚酯樹脂：Polyester(註冊商標)SP181(顆粒、日本合成化學公司製)5份。
異氰酸酯系硬化劑：CORONATEL(固體成分70質量%、Nippon Polyurethane Industry Co.,Ltd.製)0.5份。
抗靜電液5：
將含聚矽氧樹脂之聚噻吩系導電性聚合物塗料：SEPLEGYDA(註冊商標)AS-F(固體成分15質量%、Shin-Etsu Polymer Co.,Ltd.製)，以甲基乙基酮加以稀釋成固體成分成為3質量%而獲得抗靜電液5。
抗靜電液6：
將下述各材料(份數為溶液之質量)混合。將所得混合物以異丙醇/水=40/30(質量比)之混合溶劑加以稀釋成固體成分成為7質量%而獲得抗靜電液6。
含四級銨鹽單體之丙烯酸樹脂：BONDEIP(註冊商標)PA100主劑(固體成分30質量%、Konishi Co.,Ltd.製)1份。
胺系硬化劑：BONDEIP PA100硬化劑(固體成分10質量%、Konishi Co.,Ltd.製)1份。
抗靜電液7：
將下述各材料(份數為固體成分之質量)混合。將所得混合物以乙酸乙酯加以稀釋成固體成分成為5質量%而獲得抗靜電液7。
碳黑1.3份。
聚酯樹脂：Polyester MSP640(顆粒、日本合成化學公司 製)5份。
異氰酸酯系硬化劑：CORONATEL(Nippon Polyurethane Industry Co.,Ltd.製)0.5份。
[例1]
於ETFE薄膜1之Ra0.2μm側之表面使用凹版塗佈機塗敷抗靜電液1後使其乾燥而形成厚200nm之抗靜電層。塗敷係使用Φ100mm×250mm寬之格子150#-深度40μm輥件做為凹版，以直接凹版方式進行，塗敷速度設為4m/分。乾燥係在100℃下透過輥支撐乾燥爐(roll-support drying furnace)在風量15m/秒下進行1分鐘。然後在40℃之烘箱內硬化3日而獲得脫模膜。
[例2~13、例15~17]
將抗靜電液之種類、脫模性基材之塗敷面、脫模性基材之種類或抗靜電層之厚度變更如表1~3所記載，除此以外以與例1同樣的方式獲得脫模膜。
[例14]
將ETFE薄膜1直接當作例14之脫模膜。
[例18]
將下述各材料(份數為固體成分之質量)混合。將所得混合物以甲基乙基酮/甲苯=1/1(質量比)之混合溶劑加以稀釋成固體成分成為5質量%而獲得覆蓋保護(overcoat)液1(已從抗靜電液1去除聚吡咯分散液之組成的液體)。
丙烯酸樹脂：TeisanResin WS-023(Nagase ChemteX Co.製)10份。
CORONATEL(Nippon Polyurethane Industry Co.,Ltd.製)0.5份。
與例1同樣地於ETFE薄膜1上形成抗靜電層後，再於其上使用凹版塗佈機塗敷覆蓋保護液1，並使其乾燥而形成厚2μm之覆蓋保護層(overcoat layer)。乾燥係以熱風之送風進行。然後在40℃之烘箱內硬化3日而獲得脫模膜。
針對例1~18之脫模膜，於表1~3顯示使用之脫模性基材之種類、厚度及塗敷面之Ra、抗靜電液之種類、抗靜電層之厚度、脫模膜之抗靜電層側(只有例18為覆蓋保護層側)之表面電阻值、密封後薄膜靜電位、全光線透光率、模具吸附試驗之結果、模具吸附時靜電位、模具黏著試驗之結果。
[表1]
Figure 104141131-A0202-12-0046-1
Figure 104141131-A0202-12-0047-2
Figure 104141131-A0202-12-0048-3
針對例1~13、例15~17之脫模膜測定抗靜電層側之表面Ra，結果與脫模性基材之塗敷面之Ra相同。
如同上述結果顯示，例1~13之脫模膜中，抗靜電層側之表面電阻值很低，且模具吸附時靜電位為零，具有優異的抗靜電作用。還有，密封後薄膜靜電位很低，即使在曝露於高溫後依舊有保持充分優異的抗靜電作用。
又，例1~13之脫模膜的全光線透光率在80%以上，透明性佳，因此在模具吸附試驗中未發生吸附失誤。
此外，例1~13之脫模膜在模具吸附時於脫模膜產生縐痕之次數很少，尤其在抗靜電層側之表面Ra為0.2~2.5μm之例中該次數為零。
另一方面，不具有抗靜電層之例14的脫模膜不具充分的抗靜電作用。
抗靜電劑為含四級銨鹽之丙烯酸樹脂之例15的脫模膜在製造後的即時抗靜電作用雖然優異，但密封後薄膜靜電位很高，抗靜電作用會受高溫影響而大幅降低。此認為是因為含有四級銨鹽基之陽離子系抗靜電劑的抗靜電作用係源自吸附空氣中之水分來釋放電荷的原理，所以在半導體元件之密封溫度150℃以上的高溫環境下，曾吸附的水分會脫離而無法釋放電荷所致。
全光線透光率低於80%之例16~17的脫模膜透明性很低，因此在模具吸附試驗中有發生吸附失誤。例17之抗靜電層雖然使用與例1之抗靜電層相同的液體，但抗靜電層之厚度厚達500nm，所以透光率很低。
例18之脫模膜係呈抗靜電層上設有覆蓋保護層使抗靜電層不與模具直接相接之結構，所以表面電阻值雖與例10 相同，但模具吸附時靜電位為90V。對此認為是因為滯留中之電荷無法迅速擴散所致。
另外，在此係引用已於2014年12月9日提申之日本專利申請案2014-248936號之說明書、申請專利範圍、摘要及圖式之全部內容並納入作為本發明說明書之揭示。
1‧‧‧脫模膜
2‧‧‧脫模性基材
2a‧‧‧脫模性基材2側之表面
3‧‧‧抗靜電層
3a‧‧‧抗靜電層3側之表面

Claims (14)

  1. 一種脫模膜，係在將半導體元件配置於模具內並以硬化性樹脂密封來形成樹脂密封部以製造半導體封裝件時，配置在模具之與硬化性樹脂相接之面上者；前述脫模膜之特徵在於：該脫模膜具備在形成樹脂密封部時會與硬化性樹脂相接的脫模性基材及在形成前述樹脂密封部時會與模具相接的抗靜電層；前述抗靜電層含有選自於由導電性聚合物及導電性金屬氧化物所構成群組中之至少1種抗靜電劑；且前述脫模膜的全光線透光率在80%以上；前述脫模性基材之前述抗靜電層側表面的算術平均粗度Ra為0.2~2.5μm。
  2. 如請求項1之脫模膜，其以下述測定方法測定的密封後薄膜靜電位在200V以下；(密封後薄膜靜電位的測定方法)於13cm×13cm之第一不鏽鋼板上放置13cm×13cm、厚100μm的鋁箔(JIS H4000：2006之AIN30P)，並於其上方放置一中央已挖去8cm×10cm大小的10cm×12cm、厚125μm之聚醯亞胺薄膜作為分隔件，再於前述聚醯亞胺薄膜之挖去部分灑佈半導體密封用環氧樹脂SumikonEME G770H typeF ver.GR(Sumitomo Bakelite Co.,Ltd.製)2.7g作為硬化性樹 脂；然後於其上方載置13cm×13cm的前述脫模膜後，更於其上進一步放置13cm×13cm的第二不鏽鋼板而製成試樣，其中該脫模膜係事先去除靜電後以其抗靜電層側之相反面與前述硬化性樹脂接觸的方式載置；在溫度180℃、壓力1Mpa且時間3分鐘的條件下，將按上述程序製得之試樣以壓機加壓，自壓機取出後，接著將其整體放置在180℃之加熱板上，待去除第二不鏽鋼板後以5秒的時間將脫模膜剝離，其後5秒內，使用表面電位計來測量已剝離之脫模膜之曾與硬化性樹脂接觸之側的靜電位，該靜電位係以將脫模膜與測定端子之距離固定為3cm之方式來測定。
  3. 如請求項1或2之脫模膜，其中前述抗靜電層之表面電阻值為1010Ω/□以下。
  4. 如請求項1或2之脫模膜，其中前述抗靜電層的厚度為100~1,000nm。
  5. 如請求項1或2之脫模膜，其中前述抗靜電層含有前述抗靜電劑及樹脂黏結劑。
  6. 如請求項5之脫模膜，其中前述樹脂黏結劑係由選自於由丙烯酸樹脂、聚矽氧樹脂、胺甲酸乙酯樹脂、聚酯樹脂、聚醯胺樹脂、乙酸乙烯酯樹脂、乙烯-乙酸乙烯酯共聚物、乙烯-乙烯醇共聚物、氯三氟乙烯-乙烯醇共聚物及四氟乙烯-乙烯醇共聚物所構成群組中之至少1種所構成。
  7. 如請求項5之脫模膜，其中相對於前述樹脂黏結劑，前 述抗靜電劑之含量為3~50質量%。
  8. 如請求項1或2之脫模膜，其中前述脫模性基材側表面的算術平均粗度Ra為0.1~2.5μm。
  9. 如請求項1或2之脫模膜，其中前述脫模性基材的厚度為12~100μm。
  10. 如請求項1或2之脫模膜，其中前述脫模性基材係由單層或多層結構的透明樹脂體所構成，且至少構成會與硬化性樹脂相接之表面的層係由脫模性透明樹脂構成。
  11. 如請求項10之脫模膜，其中前述脫模性基材係由脫模性透明樹脂構成之單層結構體。
  12. 如請求項10之脫模膜，其中前述脫模性透明樹脂為氟樹脂、聚甲基戊烯、對排聚苯乙烯或聚矽氧樹脂。
  13. 如請求項10之脫模膜，其中前述脫模性透明樹脂為乙烯-四氟乙烯共聚物。
  14. 一種半導體封裝件之製造方法，該半導體封裝件具有半導體元件及用以密封前述半導體元件且由已硬化之硬化性樹脂構成的樹脂密封部，前述半導體封裝件之製造方法的特徵在於包含下述步驟：於模具之與硬化性樹脂相接之面上配置如請求項1至13中任一項之脫模膜；將已安裝有半導體元件之基板配置於前述模具內，然後將硬化性樹脂填滿前述模具內之空間並使其硬化形成樹脂密封部，藉此獲得一具有已安裝前述半導體元件之基板及前述樹脂密封部的密封體；及 使前述密封體自前述模具脫模。
TW104141131A 2014-12-09 2015-12-08 脫模膜及半導體封裝件之製造方法 TWI687296B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014248936 2014-12-09
JP2014-248936 2014-12-09

Publications (2)

Publication Number Publication Date
TW201632332A TW201632332A (zh) 2016-09-16
TWI687296B true TWI687296B (zh) 2020-03-11

Family

ID=56107363

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104141131A TWI687296B (zh) 2014-12-09 2015-12-08 脫模膜及半導體封裝件之製造方法

Country Status (5)

Country Link
JP (1) JP6515934B2 (zh)
KR (1) KR102476428B1 (zh)
CN (1) CN107000268B (zh)
TW (1) TWI687296B (zh)
WO (1) WO2016093178A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108501297A (zh) * 2017-10-14 2018-09-07 上海尚耐自动化科技有限公司 一种用于紫外光环境下光电传感器的密封外壳的制造工艺
JP6863523B2 (ja) * 2018-08-24 2021-04-21 住友ベークライト株式会社 離型フィルムおよび成型品の製造方法
CN112789149B (zh) * 2018-10-04 2023-06-06 日东电工株式会社 耐热脱模片和热压接方法
KR102256783B1 (ko) * 2018-11-22 2021-05-26 주식회사 엘지화학 폴더블 백플레이트 필름 및 폴더블 백플레이트 필름의 제조방법
KR102262695B1 (ko) * 2018-11-22 2021-06-08 주식회사 엘지화학 폴더블 백플레이트, 폴더블 백플레이트의 제조방법 및 이를 포함하는 폴더블 디스플레이 장치
JP7417828B2 (ja) * 2019-11-21 2024-01-19 パナソニックＩｐマネジメント株式会社 電子機能用成形体及びその製造方法、並びに電子機能用成形体を用いた操作装置
CN112936914A (zh) * 2019-12-11 2021-06-11 东丽先端材料研究开发（中国）有限公司 一种复合薄膜及其应用
US20230119647A1 (en) * 2020-04-02 2023-04-20 Kureha Corporation Multilayered film, method for producing same, and use thereof
KR102280585B1 (ko) * 2021-01-15 2021-07-23 씰테크 주식회사 반도체 패키지용 이형 필름 및 그 제조 방법
KR20230135057A (ko) 2021-01-18 2023-09-22 에이지씨 가부시키가이샤 필름 및 반도체 패키지의 제조 방법
KR20220121070A (ko) * 2021-02-24 2022-08-31 주식회사 엘지화학 폴더블 백플레이트 필름의 제조 방법
CN116867645A (zh) 2021-02-25 2023-10-10 Ａｇｃ株式会社 膜及其制造方法、以及半导体封装件的制造方法
CN114211668B (zh) * 2021-12-13 2024-04-26 上海空间电源研究所 一种无尾罩电连接器线缆环氧胶灌封工艺方法
CN114292480A (zh) * 2021-12-15 2022-04-08 温州大学新材料与产业技术研究院 一种具有优异抗断裂性和拉伸性etfe薄膜
WO2024048548A1 (ja) * 2022-09-01 2024-03-07 Ａｇｃ株式会社 積層体、その製造方法及び半導体パッケージの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166904A (ja) * 2003-12-02 2005-06-23 Hitachi Chem Co Ltd 半導体モールド用離型シート
JP2013180792A (ja) * 2012-03-01 2013-09-12 Line Plast:Kk チップ型電子部品包装用カバーテープ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000158611A (ja) * 1998-11-26 2000-06-13 Teijin Ltd 離形フィルムならびにそれを用いた樹脂シート成形用キャリヤーフィルムおよび樹脂シート保護用フィルム
JP3970464B2 (ja) 1999-02-26 2007-09-05 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP2002280403A (ja) * 2001-03-19 2002-09-27 Nitto Denko Corp 半導体チップの樹脂封止方法及び半導体チップ樹脂封止用離型フィルム
JP3956673B2 (ja) * 2001-11-07 2007-08-08 東洋紡績株式会社 薄膜セラミックシート製造用離型フィルムロール
JP4582453B2 (ja) * 2004-06-17 2010-11-17 ナガセケムテックス株式会社 帯電防止性樹脂シート及び電子部品包装用成形体
JP4526021B2 (ja) * 2004-10-21 2010-08-18 日東電工株式会社 帯電防止性粘着型光学フィルム及び画像表示装置
JP4855329B2 (ja) 2007-05-08 2012-01-18 Ｔｏｗａ株式会社 電子部品の圧縮成形方法及び装置
JP5128363B2 (ja) 2008-05-02 2013-01-23 Ｔｏｗａ株式会社 半導体チップの樹脂封止成形方法及び金型
JP5431803B2 (ja) * 2009-06-19 2014-03-05 日東電工株式会社 モールド用離型シームレスベルト
JP2014069385A (ja) * 2012-09-28 2014-04-21 Toray Ind Inc 耐熱離型用フィルム
JP5477878B2 (ja) 2013-01-17 2014-04-23 アピックヤマダ株式会社 トランスファモールド金型およびこれを用いたトランスファモールド装置
JP6164468B2 (ja) * 2013-05-14 2017-07-19 フジコピアン株式会社 耐熱性貼着用シート

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166904A (ja) * 2003-12-02 2005-06-23 Hitachi Chem Co Ltd 半導体モールド用離型シート
JP2013180792A (ja) * 2012-03-01 2013-09-12 Line Plast:Kk チップ型電子部品包装用カバーテープ

Also Published As

Publication number Publication date
KR102476428B1 (ko) 2022-12-09
JP6515934B2 (ja) 2019-05-22
WO2016093178A1 (ja) 2016-06-16
TW201632332A (zh) 2016-09-16
CN107000268B (zh) 2019-11-22
CN107000268A (zh) 2017-08-01
JPWO2016093178A1 (ja) 2017-09-14
KR20170093102A (ko) 2017-08-14

Similar Documents

Publication Publication Date Title
TWI687296B (zh) 脫模膜及半導體封裝件之製造方法
TWI707758B (zh) 脫模膜、其製造方法及半導體封裝件之製造方法
JP6477732B2 (ja) フィルム、その製造方法および該フィルムを用いた半導体素子の製造方法
KR102208014B1 (ko) 이형 필름, 및 반도체 패키지의 제조 방법
KR102411741B1 (ko) 이형 필름, 그 제조 방법 및 반도체 패키지의 제조 방법
US20230348759A1 (en) Film, and method for manufacturing semiconductor package
KR102537658B1 (ko) 적층 필름 및 반도체 소자의 제조 방법
WO2024048545A1 (ja) フィルム及び半導体パッケージの製造方法
WO2024101232A1 (ja) フィルム及び半導体パッケージの製造方法
WO2022180998A1 (ja) フィルム及びその製造方法、並びに半導体パッケージの製造方法
WO2024048548A1 (ja) 積層体、その製造方法及び半導体パッケージの製造方法
TW202417244A (zh) 膜及半導體封裝體之製造方法