JPWO2012137685A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JPWO2012137685A1
JPWO2012137685A1 JP2013508843A JP2013508843A JPWO2012137685A1 JP WO2012137685 A1 JPWO2012137685 A1 JP WO2012137685A1 JP 2013508843 A JP2013508843 A JP 2013508843A JP 2013508843 A JP2013508843 A JP 2013508843A JP WO2012137685 A1 JPWO2012137685 A1 JP WO2012137685A1
Authority
JP
Japan
Prior art keywords
circuit board
lead frame
terminal case
terminal
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013508843A
Other languages
English (en)
Other versions
JP5696780B2 (ja
Inventor
英司 望月
英司 望月
傳田　俊男
俊男 傳田
忠則 山田
忠則 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2013508843A priority Critical patent/JP5696780B2/ja
Publication of JPWO2012137685A1 publication Critical patent/JPWO2012137685A1/ja
Application granted granted Critical
Publication of JP5696780B2 publication Critical patent/JP5696780B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一回のリフロー半田付けによって絶縁回路基板上で半導体チップとリードフレームとを同時に半田付けし、かつ外部に導出されるリードフレームの位置に変更を来たさない半導体装置を提供する。絶縁回路基板にパワー半導体チップ、制御ＩＣを搭載し（Ｓ１５）、そこにリードフレームを配置して（Ｓ１６）から、一回のリフロー半田付けによって絶縁回路基板上で半導体チップとリードフレームとを同時に半田付けする（Ｓ１７）。さらに、リードフレームを一次曲げ加工し（Ｓ２０）、端子ケースを絶縁回路基板に取り付け（Ｓ２１）た後、リードフレームを二次曲げ加工する（Ｓ２２）。

Description

本発明は、複数のパワー半導体素子とこのパワー半導体素子を制御する制御用集積回路が絶縁回路基板上に実装されてなる半導体装置およびその製造方法に関し、特に、複数のパワー半導体とその制御用集積回路を一体にパッケージしてなるパワー半導体モジュールに関する。
インバータ装置、無停電電源装置、工作機械、産業用ロボットなどを電子制御する半導体装置には、その本体装置とは独立してパッケージ化されたパワー半導体モジュールが用いられている。このパワー半導体モジュールは、電力変換回路を構成する絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor：以下「ＩＧＢＴ」と表記する。）などの各種のパワー半導体素子としての半導体チップを絶縁回路基板上に実装し、これをパッケージ化して構成する。さらに、パワー半導体素子を制御する制御用集積回路も絶縁回路基板に実装してパッケージ内に備えることで、インテリジェントパワーモジュール（ＩＰＭ：Intelligent Power Module）として構成される（例えば、特許文献１参照。）。
このようなパワー半導体モジュールは、一般に、次のように構成される。まず、半導体チップを絶縁回路基板上の回路パターンに半田付けによって実装する。また、端子ケースに一体に成形された外部端子の一端も絶縁回路基板上の回路パターンに接合する。半導体チップと回路パターンとの間、回路パターンと外部端子との間、あるいは、半導体チップと外部端子との間を金属ワイヤを用いてワイヤボンディングし、端子ケース内部に樹脂を注入して封止することによりパッケージングされる。また、端子ケースの外部端子の実装部とは反対側に設けられた放熱面が放熱フィン等に当接することにより、パワー半導体素子での発生熱を外部に放熱できるようになっている。
あるいは、別のパワー半導体モジュールの製造方法では、パワー半導体素子（半導体チップ）や、制御用集積回路（以下、制御ＩＣという。）が、最初に絶縁回路基板に搭載される。一方で、リードフレーム形成体を所定の金型にセットして、樹脂の射出成形により、リードフレームが一体にインサート成形された端子ケースが用意される。リードフレームには、予めプレス加工によって各リードに内部端子と外部端子とが成形される。その後、端子ケースに制御用集積回路（以下、制御ＩＣという。）やパワー半導体チップが搭載された絶縁回路基板を装着した状態で、一体形成されたリードフレームの外部端子と内部端子とをそれぞれの半田層に当接させて、リフロー半田付け処理が行われる。したがって、この一回のリフロー半田付けによって、半導体チップは絶縁回路基板上に半田付けされると同時に、ワイヤボンディングを行わずに各リードの内部端子との半田付けを行うことができる（特許文献１参照）。
特開２００６−９３２５５号公報（段落番号〔０００９〕〜〔００１７〕、図１）
ところが、パワー半導体素子が小型化され、あるいは集積化された制御ＩＣがさらに小型化されてくると、それらを搭載するための絶縁回路基板のサイズが一層小さくなる。そのため、絶縁回路基板上に形成される回路パターン配置も変更されるから、リードフレームを制御ＩＣやパワー半導体チップと接続するための半田付け位置が変更されることになる。
また、従来方法のパワー半導体モジュールのように、端子ケースに予めリードフレームが一体にインサート成形されている場合には、絶縁回路基板の回路パターン配置の変更に応じてリードフレームの内部端子の位置が変更される。そのため、プレス加工により打ち抜き加工されるリードフレームの形状が変更され、それに応じて外部端子の導出される位置も変化しなければならない。したがって、パワー半導体素子の外部端子をインバータ装置、無停電電源装置、工作機械、産業用ロボットなどの制御回路基板に取り付ける工程で、位置変更が生じるという問題があった。
本発明はこのような点に鑑みてなされたものであり、一回のリフロー半田付けによって絶縁回路基板上でパワー半導体チップとリードフレームとを同時に半田付けし、かつ外部に導出されるリードフレームの位置に変更を来たさない半導体装置を提供することを目的とする。
また本発明は、複数のパワー半導体チップを内部に備え、本体装置の制御回路基板に制御用集積回路が実装される半導体装置を効率よく製造できる半導体装置の製造方法を提供することを目的とする。
本発明では、上記問題を解決するために、複数のパワー半導体素子と該パワー半導体素子を制御する制御用集積回路を実装する絶縁回路基板と、一端側が外部端子を構成し、他端側が半導体チップに接続される内部端子を構成するリードフレームと、前記リードフレームの前記内部端子側を保持する端子ケースと、を備え、前記端子ケースに前記絶縁回路基板と、前記リードフレームの前記内部端子側を収容し、前記端子ケース内を樹脂で封止した半導体装置が提供される。
この半導体装置は、前記端子ケースに、前記絶縁回路基板の前記リードフレームとの接続面を含んで樹脂封止するための樹脂充填部を形成し、前記リードフレームを、前記樹脂充填部の内側面に向かってＬ字状に屈曲して、前記端子ケース内で前記絶縁回路基板と前記リードフレームとの接続位置にかかわらず、前記外部端子の導出位置を一定に保持したことを特徴とする。
また、この発明の半導体装置の製造方法は、複数のパワー半導体素子と該パワー半導体素子を制御する制御用集積回路を絶縁回路基板に実装し、該絶縁回路基板をそこに接続されるリードフレームの内部端子側とともに端子ケースに収容し、該端子ケース内を樹脂封止してなる半導体装置の製造方法において、前記端子ケースは、前記絶縁回路基板を取り付ける基板収納部、樹脂を充填する樹脂充填部、および前記基板収納部と前記樹脂充填部とを連通する貫通孔を備えており、前記パワー半導体素子と前記制御用集積回路とリードフレーム形成体とを前記絶縁回路基板に半田接合する工程と、前記リードフレームを、前記貫通孔より内側で前記絶縁回路基板の主面に対して垂直に曲げる一次曲げ工程と、前記絶縁回路基板を前記端子ケースに取り付ける工程と、前記端子ケースの前記樹脂充填部の内側面に沿わせて曲げる二次曲げ工程と、前記樹脂充填部に封止樹脂を充填する工程と、からなることを特徴とする。
本発明の半導体装置およびその製造方法によれば、絶縁回路基板が小型化した場合でもリードフレーム自体のサイズを変更することなしに対応することができる。しかも、リードフレームの外部導出位置を変更することなしに、異なる大きさの絶縁回路基板を組み込んで半導体装置を構成できるため、それを制御回路基板に取り付ける工程での位置変更が不要になる。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
実施の形態に係る半導体装置の回路パターンが形成された絶縁回路基板の形状を示す平面図、およびその正面図である。 半導体装置の製造工程の概略を示す流れ図である。 絶縁回路基板にリードフレーム等を接着するリフロー半田付け工程を示す平面図である。 リフロー半田付け工程におけるリードフレーム等と絶縁回路基板との接着位置関係を示す正面図である。 ワイヤボンディング工程を示す平面図である。 図３に示した絶縁回路基板上に構成される電力変換回路の等価回路を示す図である。 絶縁回路基板を装着するための端子ケースの形状を示す図であって、（Ａ）はその平面図、（Ｂ）は（Ａ）のＢ−Ｂ線に沿って示す矢視断面図である。 リードフレームを垂直に曲げる一次曲げ工程後の絶縁回路基板を示す平面図である。 端子ケースにリードフレームが接着された絶縁回路基板を取り付ける工程を示す正面図である。 リードフレームを端子ケースの内側面に沿わせて曲げる二次曲げ工程を示す正面図である。 Ｗ０＜Ｗ４の関係で実施される二次曲げ工程を示す正面図である。 端子ケース内の絶縁回路基板の表面が樹脂封止された状態を示す断面図である。 端子ケース内の絶縁回路基板の表面が樹脂封止された状態を示す断面図である。 完成された半導体装置の外形形状を示す平面図、正面図、および側面図である。 図１３とは異なる大きさの絶縁回路基板を用いて組み立てられた実施の形態に係る半導体装置を示す正面図である。 図１２とは異なる大きさの絶縁回路基板を用いて組み立てられた実施の形態に係る半導体装置を示す正面図である。
以下、図面を参照してこの発明の実施の形態について説明する。図１は、実施の形態に係る半導体装置の回路パターンが形成された絶縁回路基板の形状を示す平面図、およびその正面図である。
パワー半導体モジュールを構成する絶縁回路基板１は、アルミニウム又は銅からなる金属絶縁基板が本体基板として用いられる。一般に、絶縁回路基板の平面形状は特に限定するものではないが、この例では、横幅Ｗ１、縦方向長さがＷ２（＞Ｗ１）の長方形状をなしている。これは後述する切り欠き部１ａ，１ｂを設けない辺を長辺方向とすることで、外部端子としてのリードフレームの配置の自由度を高くするために採用したものである。また、切り欠き部との所定の距離（絶縁距離）が確保できれば、切り欠き部１ａ，１ｂを設ける辺を長辺方向としてもよい。
この本体基板の上面には、絶縁層が形成される。絶縁層としては、例えば、熱伝導性の良いフィラー（窒化アルミニウムや二酸化ケイ素等の粉末）を含有したエポキシ樹脂からなる絶縁樹脂層を形成する。図１に示すように、その上には電極部や配線層を構成する銅箔からなる複数の金属パターンが形成されている。絶縁回路基板１の金属パターン上には、その所定の位置に半導体装置を構成する回路部品、たとえばパワー半導体チップやその制御ＩＣなどが配置される。
絶縁回路基板１の前後２つの短辺にはそれぞれ凹部形状の切り欠き部１ａ，１ｂが形成され、それらが後述する端子ケース（図７）のねじ挿通孔に対応するものとなっている。また、図１では、電極や配線自体は本発明の要旨を構成するものではないため、金属パターンは簡略化した形状で一例を図示しており、金属パターン配置は適宜変更が可能である。
なお、絶縁回路基板１は、金属（銅またはアルミニウム）からなる本体基板に絶縁樹脂層を成膜した金属絶縁基板として構成した例を示したが、本体基板にセラミック基板を用い、その両面に金属の回路パターンを配置したＤＣＢ（Direct Copper Bond）絶縁基板として構成してもよい。
図２は、半導体装置の製造工程の概略を示す流れ図である。以下、この図２の各製造工程を示すステップ番号（以下、「Ｓ」と表記する。）にしたがって説明する。
Ｓ１１では、パワー半導体チップやその制御ＩＣが用意される。
Ｓ１２では、図１に示すような絶縁回路基板１を形成する。
Ｓ１３では、所定の長方形状の銅板をプレス加工により打ち抜いて、後述するリードフレーム形成体（図３）を作成する。これらのステップＳ１１〜Ｓ１３は、並行して実施される。
Ｓ１４では、絶縁回路基板１の金属パターン上の所定位置に半田層をスクリーン印刷する。Ｓ１５では、ステップＳ１１で用意されたパワー半導体チップと制御ＩＣを絶縁回路基板１の所定位置に搭載する。
Ｓ１６では、絶縁回路基板１の長辺に沿って配置された電極部に対して、ステップＳ１３で作成された１対のリードフレーム形成体２ａ，２ｂを配置する。その状態でステップＳ１７に進んで、リフロー半田付けを行う。以下のステップＳ１７〜Ｓ２４については、図３〜図１４を用いて順次説明する。
図３は、絶縁回路基板にリードフレーム等を接着するリフロー半田付け工程を示す平面図である。
ここでは、パワー半導体チップとして、ＩＧＢＴ３１１〜３１６とこのＩＧＢＴにそれぞれ逆並列に接続されるＦＷＤ（Free Wheeling Diode）３２１〜３２６と、大小４個の制御ＩＣ４１〜４４が、絶縁回路基板１上でそれぞれ左右側に分かれて配置され、それぞれ面実装される。また、絶縁回路基板１上には、リードフレーム形成体２ａがその内部端子側をパワー半導体チップ（ＩＧＢＴ３１１〜３１６、ＦＷＤ３２１〜３２６）側の長辺近傍の電極に当接させた状態で、またリードフレーム形成体２ｂがその内部端子側を制御ＩＣ４１〜４４側の長辺近傍の電極に当接させた状態でそれぞれ配置され、リフロー半田付けされる。これにより、絶縁回路基板１とパワー半導体チップ（ＩＧＢＴ３１１〜３１６、ＦＷＤ３２１〜３２６）、制御ＩＣ４１〜４４とが半田付けされると同時に、絶縁回路基板１とリードフレーム形成体２ａ，２ｂとが半田付けされる。
この半田付けにより、ＩＧＢＴ３１１〜３１６とＦＷＤ３２１〜３２６はその裏面電極（図示せず）が、金属パターンに接続される。
制御ＩＣ４１〜４４は、モールドされたものを用いてもよいし、ベアチップを実装してもよい。また、現状ではハイサイド用に３つの制御ＩＣ４１〜４３、ローサイド用に１つの制御ＩＣ４４を用いているが、それらに高耐圧ＩＣを用いることで、制御ＩＣの数を削減できる。
図４は、リフロー半田付け工程におけるリードフレーム等と絶縁回路基板との接着位置関係を示す正面図である。
リードフレーム形成体２ａ，２ｂは平板状をなし、図４に示すように、それぞれの内部端子（インナーリード）で予め３０°ないし４５°程度の角度で屈曲されている。また、図３に示すように、これら１対のリードフレーム形成体２ａ，２ｂは、いずれも複数本のリードがそれぞれ外部端子（アウターリード）側でタイバー２０によって繋がれている。
ここで、リードフレーム形成体２ａ，２ｂのはんだ付け部を予めやや屈曲させているのは、後述するステップＳ２０での一次曲げ加工に際して、屈曲部分にクラックが生じることを防止するためである。
リフロー半田付け工程の後には、ステップＳ１８のワイヤボンディング工程に進む。
図５は、ワイヤボンディング工程を示す平面図である。
ステップＳ１８のワイヤボンディング工程では、絶縁回路基板１の金属パターン間および金属パターンとパワー半導体チップとの間をボンディングワイヤにより連続して接続している。金属パターンとＩＧＢＴ３１１とＦＷＤ３２１を連続して接続することにより、ＩＧＢＴ３１１とＦＷＤ３２１との逆並列回路を形成する。ＩＧＢＴ３１２〜３１６とＦＷＤ３２２〜３２６についても同様に、ボンディングワイヤにて連続して接続する。ボンディングワイヤには、信号系ワイヤ５１〜５６とパワー系ワイヤ６１〜６６とでそれぞれ径が異なるワイヤを用いている。
ここでは、最初に径の小さな信号系ワイヤ５１〜５６のワイヤボンディングを実施して、その後にパワー系の端子と電極パッドとを径の大きなパワー系ワイヤ６１〜６６でワイヤボンディングを実施する。これは、ＩＧＢＴ３１１〜３１６のゲート端子にワイヤボンディングを行うことにより、そこに蓄積された静電気を予め逃がすためである。また、ボンディング時には直線的にワイヤを結ぶのではなく、ある程度の角度をもって屈曲させることが好ましい。
図６は、図３に示した絶縁回路基板上に構成される電力変換回路図の等価回路を示す図である。上記の半田付けとワイヤボンディングによって図６に示す回路が構成される。
図６において、ＩＮＨＵ〜ＩＮＨＶは、ハイサイド用の制御ＩＣ４１〜４３への入力端子であり、ここにそれぞれＩＧＢＴ３１１〜３１３の制御信号が入力される。同様に、ＩＮＬＵ〜ＩＮＬＷはローサイド用の制御４４への入力端子であり、ここにＩＧＢＴ３１４〜３１６の制御信号が入力される。
また、Ｐ，Ｎは入力直流電源の正負極に接続される端子であり、Ｕ，Ｖ，Ｗは、出力端子であり、この半導体モジュールをインバータ回路に適用した場合には、三相交流が出力される端子となる。
なお、図６では、制御ＩＣ４１〜４４への電源端子や接地端子、その他の制御用端子などは図示を省略しているので、図３に示す平面図とは端子の数が一致しない。
図７は、絶縁回路基板を装着するための端子ケースの形状を示す図であって、（Ａ）はその平面図、（Ｂ）は（Ａ）のＢ−Ｂ線に沿って示す矢視断面図である。
端子ケース７は絶縁回路基板１（同図（Ａ）中、想像線により示す。）より大きな長方形の外形をなし、本体７０の中央部分には樹脂充填部７１と基板収容部７２が、高さ方向に段差形状を有する貫通孔７３として設けられている。すなわち、樹脂充填部７１と基板収容部７２とは端子ケース７の上下面にそれぞれ形成されるとともに、貫通孔７３によって繋がっている。また、図７（Ｂ）に示すように、その上部の樹脂充填部７１の幅が基板収容部７２の幅よりもやや大きく形成され、後述する図８に示す状態で絶縁回路基板１を収容するようにしている。
また、端子ケース７の樹脂充填部７１には、それぞれ長辺側の各内面にリードフレーム形成体２ａ，２ｂのリードの太さに見合った大きさで、断面Ｌ字状の溝部７０ａ，７０ｂが絶縁回路基板１の各リード位置に対応する位置に形成されている。ここでは、端子ケース７の基板収容部７２の大きさは、そこに取り付けられる絶縁回路基板１の横幅Ｗ１および縦方向長さＷ２（図１参照）に見合う形状を有している。そのため、端子ケース７の基板収容部７２に絶縁回路基板１を圧入することによって、接着剤を使用しなくてもしっかりと嵌合させることができる。
さらに、この端子ケース７の本体７０には、絶縁回路基板１の切り欠き部１ａ，１ｂと整合する位置に、対向する一対の辺に上面から下面へ貫通するねじ挿通孔７４ａ，７４ｂが形成されている。
なお、この端子ケース７の温度膨張係数を、少なくとも絶縁回路基板１より大きな値の材料で形成することが好ましい。半導体装置として組み立てられた後に、端子ケース７の基板収容部７２内に圧入された絶縁回路基板１の変形を防ぐためである。また、組み立て時点（常温）とは異なる温度まで上昇した際に端子ケース７が膨張しても、後述するように充填される樹脂によって、絶縁回路基板１との密着強度は保持される。
上述した端子ケース７をステップＳ１９で用意しておき、Ｓ１８のワイヤボンディングが終了した後にステップＳ２０でリードフレームの一次曲げ加工を実施する。
図８は、リードフレームを垂直に曲げる一次曲げ工程後の絶縁回路基板を示す平面図である。
このステップＳ２０では、リードフレーム形成体２ａ，２ｂはそれぞれ絶縁回路基板１の主面に対してほぼ垂直になるように、それぞれの内部端子のはんだ付け部付近で折り曲げられている。したがって、次の図９に示すように、絶縁回路基板１を端子ケース７の下面に形成された基板収容部７２内に圧入すれば、外部端子（アウターリード）側を樹脂充填部７１から上面に突出させた状態でリードフレーム形成体２ａ，２ｂが配置されることになる。
なお、リードフレーム形成体２ａ，２ｂの個別のリードは、このステップＳ２０では未だにタイバー２０によって繋がれている。
図９は、端子ケースにリードフレームが接着された絶縁回路基板を取り付ける工程を示す正面図である。
このステップＳ２１では、Ｓ１９で形成された端子ケース７の裏面から、Ｓ２０で一次曲げ加工されたリードフレーム形成体２ａ，２ｂが絶縁回路基板１とともに取り付けられる。図９には、リードフレーム形成体２ａ，２ｂが接着された絶縁回路基板１を、端子ケース７の基板収容部７２に圧入する直前状態を示している。なお、端子ケース７の形状については、樹脂充填部７１と基板収容部７２とを接続する貫通孔７３の左右方向の幅（Ｗ４）が、絶縁回路基板１上に接着される２本のリードフレーム形成体２ａ，２ｂの接着間隔（Ｗ０）と等しいか、あるいはやや大きく設定（Ｗ０≦Ｗ４）される。
図１０は、リードフレームを端子ケースの内側面に沿わせて曲げる二次曲げ工程を示す正面図である。
ステップＳ２２では、リードフレーム形成体２ａ，２ｂの二次曲げ加工が行われる。
横幅Ｗ１の絶縁回路基板１に半田付けされたリードフレーム形成体２ａ，２ｂは、ステップＳ２０での一次曲げ加工によって内部端子（インナーリード）の半田付け部からほぼ垂直に立ち上がっている。二次曲げ加工のステップＳ２２では、その状態からさらに端子ケース７の樹脂充填部７１の内面に形成されたＬ字状の溝部７０ａ，７０ｂに沿って外側へ２度屈曲されている。これにより、端子ケース７の溝部７０ａ，７０ｂのうち、絶縁回路基板１の主面に平行する方向に屈曲させて溝部７０ａ，７０ｂのＬ字水平部分に至り、その先で水平方向に沿って曲げられた後に、溝部７０ａ，７０ｂのＬ字垂直部分によって再度、その先端が垂直方向に曲げられることになる。
ここで、先端が垂直に立ち上がったリードフレーム形成体２ａ，２ｂは、内部端子側が端子ケース７の溝部７０ａ，７０ｂに嵌っているため、溝部７０ａ，７０ｂによって拘束される。このため、内部端子が、端子ケースの長辺方向（図１０の紙面に対して手前方向や奥方向）へ倒れることを防ぐことができる。
こうして、リードフレーム形成体２ａ，２ｂは、外部端子（アウターリード）側が端子ケース７の溝部７０ａ，７０ｂに規定されて、その接着位置での間隔Ｗ０（＜Ｗ１）から図１０に示すように互いに間隔Ｗ３（＞Ｗ１）まで離間した状態で垂直に起立した状態に変形される。その後、ステップＳ２３に進んで、端子ケース７の樹脂充填部７１に溶融した樹脂を充填することにより、絶縁回路基板１上の金属パターンや信号系ワイヤ５１〜５６とパワー系ワイヤ６１〜６６などが外気から遮断され、保護される。
ここで、図９、および図１０により説明した例は、リードフレーム形成体２ａ，２ｂの接着間隔と貫通孔７３の左右方向の幅とが等しい（Ｗ０＝Ｗ４）場合であった。このようにすると、リードフレーム形成体２ａ，２ｂの絶縁回路基板１から垂直に立ち上がっている部分は、端子ケース７の本体７０の樹脂充填部７１と基板収容部７２とを接続する部分の側壁に接していることになる。このため、上述の二次曲げ工程の際に、リードフレーム形成体２ａ，２ｂの絶縁回路基板１に最も近い屈曲部の曲げ角（直角）はそのままに、リードフレーム形成体２ａ，２ｂを端子ケース７に沿わせて曲げ加工することができる。
図１１は、Ｗ０＜Ｗ４の関係で実施される二次曲げ工程を示す正面図であり、図１２は、端子ケース内の絶縁回路基板の表面が樹脂封止された状態を示す断面図である。
二次曲げ工程では、前述した図９、および図１０に示すように構成されていてもよいが、図１１、および図１２に示すように、Ｗ０＜Ｗ４の関係となるようにリードフレーム形成体２ａ，２ｂを絶縁回路基板１上に配置して、端子ケース７の本体７０に挿入するとよい。このようにすると、リードフレーム形成体２ａ，２ｂの絶縁回路基板１への接合工程での微小な位置ずれがあった場合、あるいは一次曲げ加工の際の曲げ精度に微小なばらつきがあった場合でも、絶縁回路基板１を端子ケース７の本体７０の基板収容部７２にはめ込む際に、リードフレーム形成体２ａ，２ｂが、端子ケースに当たるのを防ぐことができる。そして、組み立て作業が容易となり、リードフレーム形成体２ａ，２ｂが変形することを防ぐことができる。
図１１に示す二次曲げ工程では、一次曲げ加工で垂直に立ち上げたリードフレーム形成体２ａ，２ｂの内側端子部を、絶縁回路基板への接合部付近から再度外側へ倒して端子ケース７の本体７０に当てながら曲げ加工が行われる。このとき、端子ケース７の樹脂充填部７１の内面に形成されているＬ字状の段差部を下型とし、図示しない上型をリードフレームに押し当てることにより、リードフレームをＬ字状の段差部に沿わせて屈曲させることができる。
そして、内部端子を端子ケース７の溝部７０ａ，７０ｂに嵌めながら外部端子を絶縁回路基板１に対して垂直に立ち上げる。以降の工程は、前述した図９および図１０で説明した場合と同様である。
このようにして、リードフレーム形成体２ａ，２ｂはＬ字状の溝部７０ａ，７０ｂ内に樹脂封止されるため、端子ケース７から引き抜こうとする力に対して、リードフレーム形成体２ａ，２ｂの水平部分がその応力を担うことになり、インナーリードの半田付け部には、絶縁回路基板１から引き抜く方向の応力が伝達されない。また、リードフレーム形成体２ａ，２ｂにそのリードを押し込もうとする力が働いた場合でも、その水平部分が端子ケース７の溝部７０ａ，７０ｂによって支持されているために、インナーリードのはんだ付け部には直接に押し込む方向での応力は伝達されない。
図１３は、端子ケース内の絶縁回路基板の表面が樹脂封止された状態を示す断面図である。
ここでは、端子ケース７のプレヒートを行った上で、端子ケース７の樹脂充填部７１の内側に溶融した熱硬化性樹脂、例えばエポキシ樹脂８が注入される。このとき、絶縁回路基板１と端子ケース７の基板収容部７２との間には僅かに隙間を形成しておくことにより、この隙間に充填されたエポキシ樹脂８によって端子ケース７内に絶縁回路基板１を安定に保持できる。
この状態で、炉内でキュアしてエポキシ樹脂８を硬化させる。こうしてエポキシ樹脂８は、端子ケース７の樹脂充填部７１によって安定して保持される。なお、このエポキシ樹脂８には、熱膨張によりパワー半導体チップ３１１〜３１６，３２１〜３２６やリードフレーム形成体２ａ，２ｂから剥離するのを防止するために、これらとほぼ同じ熱膨張係数を有するものを選択するのが好ましい。
最後に、ステップＳ２４においてリードフレーム形成体２ａ，２ｂのタイバー２０をカットし、それぞれのアウターリードに分離される。
図１４は、完成された半導体装置の外形形状を示す平面図、正面図、および側面図である。
リードフレーム形成体２ａ，２ｂの外部端子側を上下にプレス加工し、さらにタイバー２０を切り落として各リードを切断分離することにより、図１４に示すように外部端子２が形成される。すなわち、外部端子２はいずれもリードフレーム形成体２ａ，２ｂの一端部から構成される。
パワー半導体モジュール１０は、端子ケース７に、絶縁回路基板１、この絶縁回路基板１に実装されたパワー半導体チップと制御ＩＣ、これらと制御回路基板とを接続するための外部端子２が収容され、端子ケース７の内部をエポキシ樹脂８で封止して構成されている。絶縁回路基板１の放熱面は、冷却フィン等に当接させる。なお、端子ケース７内はエポキシ樹脂８によって封止されているため、同図において、絶縁回路基板および半導体チップ等は表れていない。
ここでは、絶縁封止剤としてエポキシ樹脂８を用いた例を示したが、端子ケース７内に例えばシリコーンゲル等のゲル状充填剤を注入して硬化させてもよい。ただし、エポキシ樹脂の方が熱伝導性や耐熱性に優れ、剛性も高い点で好ましい。ゲル状充填剤を用いる場合には、その上面を樹脂プレート等で押えるなどの工夫が必要となる。
なお、本実施の形態では、外部端子２を端子ケース７の両側面に延出させたＤＩＰタイプの形状に構成したが、片側側面に延出させるＳＩＰタイプ、上面に延出させるＱＦＰタイプその他の形状に構成することもできる。
図１５および図１６は、それぞれ図１３、図１２とは異なる大きさの絶縁回路基板を用いて組み立てられた実施の形態に係る半導体装置を示す正面図である。
ここでは、端子ケース７の外形寸法は、図１０に示すリードフレーム形成体２ａ，２ｂの二次曲げ加工で使用されている端子ケース７と対応している。しかし、絶縁回路基板１ｓに半田付けされるパワー半導体チップや制御ＩＣが小型化することで、絶縁回路基板１ｓの横幅Ｗ１ｓが、図１のものに比較して小さくなる。また、図１５には示されていないが、絶縁回路基板１ｓ縦方向長さもＷ２より小さくなる。
すなわち、図１に示す絶縁回路基板１では、その横幅がＷ１、縦方向長さがＷ２（＞Ｗ１）の長方形状であったが、図１５に示す絶縁回路基板１ｓでは、その横幅Ｗ１ｓが絶縁回路基板１の横幅Ｗ１より小さく形成されている。同様に、端子ケース７に設けられる基板収容部７２の幅方向のサイズＷ１ｓ（＜Ｗ１）やリードフレーム形成体２ａ，２ｂの絶縁回路基板１ｓとの接着位置の間隔Ｗ０も小さくなる。したがって、図１５における端子ケース７の樹脂充填部７１のサイズを図１０のものと同じ大きさに形成すれば、樹脂充填部７１の内面に形成されたＬ字状の溝部７０ａ，７０ｂのＬ字水平部分の長さが長く形成されるだけで、端子ケース７の樹脂充填部７１から突出するリードフレーム形成体２ａ，２ｂの間隔Ｗ３（＞Ｗ１ｓ）は全く同じ距離に保持される。
このように絶縁回路基板１ｓの小型化に伴って、回路パターンが変更となって、インナーリードのはんだ付け位置が変更されたとしても、リードフレーム形成体２ａ，２ｂのインナーリード側での水平部分の長さを変更するだけで、外部端子の導出位置を変更する必要がなくなる。
すなわち、図１０、図１５あるいは図１２、図１６に示すように、樹脂充填部から導出される外部端子（絶縁回路基板に対して垂直な部分）は、絶縁回路基板の外周端を上方へ投影した位置よりも外側に位置している。このため、上記のようにインナーリード側で水平部分の長さを変更しても、外部端子の導出位置（例えば、ねじ挿通孔７４ａ，７４ｂを基準とした各外部端子の位置や間隔）は変更する必要がない。
以上に説明したように、本実施の形態において完成されるパワー半導体モジュール１０では、リードフレーム形成体２ａ，２ｂによって構成される外部端子２が、絶縁回路基板１のサイズの変更にもかかわらず、同じ位置から外部に導出することができる。したがって、絶縁回路基板が小型化した場合でもリードフレーム自体のサイズを変更することなしに対応することができる。しかも、リードフレームの外部導出位置を変更することなしに、異なる大きさの絶縁回路基板を組み込んで半導体装置を構成できるため、それを制御回路基板に取り付ける工程での位置変更が不要になる。
以上、本発明の好適な実施の形態について説明したが、本発明はその特定の実施の形態に限定されるものではなく、本発明の要旨の範囲内での変更実施が可能であることはいうまでもない。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
１，１ｓ 絶縁回路基板
１ａ，１ｂ 切り欠き部
２ 外部端子
２ａ，２ｂ リードフレーム形成体
７ 端子ケース
８ エポキシ樹脂
１０ パワー半導体モジュール
２０ タイバー
３１１〜３１６ ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）
３２１〜３２６ ＦＷＤ
４１〜４４ 制御ＩＣ
５１〜５６ 信号系ワイヤ
６１〜６６ パワー系ワイヤ
７０ 端子ケースの本体
７０ａ，７０ｂ 溝部
７１ 樹脂充填部
７２ 基板収容部
７３ 貫通孔
７４ａ，７４ｂ ねじ挿通孔
図６は、図３に示した絶縁回路基板上に構成される電力変換回路図の等価回路を示す図である。上記の半田付けとワイヤボンディングによって図６に示す回路が構成される。
図６において、ＩＮＨＵ〜ＩＮＨＶは、ハイサイド用の制御ＩＣ４１〜４３への入力端子であり、ここにそれぞれＩＧＢＴ３１１〜３１３の制御信号が入力される。同様に、ＩＮＬＵ〜ＩＮＬＷはローサイド用の制御ＩＣ４４への入力端子であり、ここにＩＧＢＴ３１４〜３１６の制御信号が入力される。
すなわち、図１に示す絶縁回路基板１では、その横幅がＷ１、縦方向長さがＷ２（＞Ｗ１）の長方形状であったが、図１５に示す絶縁回路基板１ｓでは、その横幅Ｗ１ｓが絶縁回路基板１の横幅Ｗ１より小さく形成されている。同様に、端子ケース７に設けられる基板収容部７２の幅方向のサイズＷ１ｓ（＜Ｗ１）やリードフレーム形成体２ａ，２ｂの絶縁回路基板１ｓとの接着位置の間隔Ｗ０ｓも小さくなる。したがって、図１５における端子ケース７の樹脂充填部７１のサイズを図１０のものと同じ大きさに形成すれば、樹脂充填部７１の内面に形成されたＬ字状の溝部７０ａ，７０ｂのＬ字水平部分の長さが長く形成されるだけで、端子ケース７の樹脂充填部７１から突出するリードフレーム形成体２ａ，２ｂの間隔Ｗ３（＞Ｗ１ｓ）は全く同じ距離に保持される。

Claims (6)

  1. 複数のパワー半導体素子と該パワー半導体素子を制御する制御用集積回路を実装する絶縁回路基板と、
    一端側が外部端子を構成し、他端側が半導体チップに接続される内部端子を構成するリードフレームと、
    前記リードフレームの前記内部端子側を保持する端子ケースと、を備え、
    前記端子ケースに前記絶縁回路基板と、前記リードフレームの前記内部端子側を収容し、前記端子ケース内を樹脂で封止した半導体装置において、
    前記端子ケースに、前記絶縁回路基板の前記リードフレームとの接続面を含んで樹脂封止するための樹脂充填部を形成し、
    前記リードフレームを、前記樹脂充填部の内側面に向かってＬ字状に屈曲して、
    前記端子ケース内で前記絶縁回路基板と前記リードフレームとの接続位置にかかわらず、前記外部端子の導出位置を一定に保持したことを特徴とする半導体装置。
  2. 前記端子ケースの樹脂充填部の内側面はＬ字状をなし、前記リードフレームは、該Ｌ字状の内側面に沿って屈曲されていることを特徴とする請求の範囲第１項記載の半導体装置。
  3. 前記端子ケースの樹脂充填部の内側面には、前記リードフレームの導出位置に対応して、複数の溝部が形成され、前記リードフレームの前記外部端子につながる前記絶縁回路基板と垂直の部分は、前記溝部に嵌合していることを特徴とする請求の範囲第２項記載の半導体装置。
  4. 前記Ｌ字状に屈曲されたリードフレームは、前記絶縁回路基板に対して垂直をなし、かつ前記外部端子につながる部分が、前記絶縁回路基板の外周端部を上方へ投影した位置より外側に位置することを特徴とする請求の範囲第１項ないし第３項の何れかに記載の半導体装置。
  5. 複数のパワー半導体素子と該パワー半導体素子を制御する制御用集積回路を絶縁回路基板に実装し、該絶縁回路基板をそこに接続されるリードフレームの内部端子側とともに端子ケースに収容し、該端子ケース内を樹脂封止してなる半導体装置の製造方法において、
    前記端子ケースは、前記絶縁回路基板を取り付ける基板収容部、樹脂を充填する樹脂充填部、および前記基板収容部と前記樹脂充填部とを連通する貫通孔を備えており、
    前記パワー半導体素子と前記制御用集積回路とリードフレーム形成体とを前記絶縁回路基板に半田接合する工程と、
    前記リードフレームを、前記貫通孔より内側で前記絶縁回路基板の主面に対して垂直に曲げる一次曲げ工程と、
    前記絶縁回路基板を前記端子ケースに取り付ける工程と、
    前記端子ケースの前記樹脂充填部の内側面に沿わせて曲げる二次曲げ工程と、
    前記樹脂充填部に封止樹脂を充填する工程と、
    からなることを特徴とする半導体装置の製造方法。
  6. 前記二次曲げ工程は、前記一次曲げ工程で垂直に立ち上げた前記リードフレームを外側へ広げるように曲げる工程と、前記端子ケースの前記樹脂充填部の内側面に形成されたＬ字状の段差を下型とし、上型を前記リードフレームに押し当てて、該リードフレームを前記端子ケースの前記Ｌ字状の段差に沿わせて屈曲させる工程からなることを特徴とする請求の範囲第５項記載の半導体装置の製造方法。
JP2013508843A 2011-04-01 2012-03-30 半導体装置およびその製造方法 Expired - Fee Related JP5696780B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013508843A JP5696780B2 (ja) 2011-04-01 2012-03-30 半導体装置およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011082168 2011-04-01
JP2011082168 2011-04-01
JP2013508843A JP5696780B2 (ja) 2011-04-01 2012-03-30 半導体装置およびその製造方法
PCT/JP2012/058627 WO2012137685A1 (ja) 2011-04-01 2012-03-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2012137685A1 true JPWO2012137685A1 (ja) 2014-07-28
JP5696780B2 JP5696780B2 (ja) 2015-04-08

Family

ID=46969086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013508843A Expired - Fee Related JP5696780B2 (ja) 2011-04-01 2012-03-30 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US9431326B2 (ja)
JP (1) JP5696780B2 (ja)
CN (1) CN103370788B (ja)
WO (1) WO2012137685A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5939041B2 (ja) * 2012-06-01 2016-06-22 住友電気工業株式会社 半導体モジュール及び半導体モジュールの製造方法
JP5921491B2 (ja) * 2013-06-13 2016-05-24 三菱電機株式会社 電力用半導体装置
JP2015065339A (ja) * 2013-09-25 2015-04-09 三菱電機株式会社 半導体装置
JPWO2015107997A1 (ja) * 2014-01-14 2017-03-23 住友ベークライト株式会社 モジュール基板
CN107112308B (zh) * 2014-11-27 2019-06-14 新电元工业株式会社 引线框、半导体装置、引线框的制造方法、以及半导体装置的制造方法
CN106298553A (zh) * 2015-06-11 2017-01-04 台达电子企业管理（上海）有限公司 封装模组及其制作方法
KR102248521B1 (ko) * 2015-07-03 2021-05-06 삼성전기주식회사 전력 모듈 및 그 제조 방법
JP6785729B2 (ja) * 2017-07-12 2020-11-18 三菱電機株式会社 パワーモジュール
CN107979971A (zh) * 2017-11-22 2018-05-01 浙江东和电子科技有限公司 薄载板集成电路的封装工艺
WO2019142257A1 (ja) * 2018-01-17 2019-07-25 新電元工業株式会社 電子モジュール
CN109037078A (zh) * 2018-06-13 2018-12-18 南通通富微电子有限公司 一种半导体芯片封装方法
JP7035920B2 (ja) * 2018-09-06 2022-03-15 三菱電機株式会社 半導体装置および電力変換装置
JP7172338B2 (ja) 2018-09-19 2022-11-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
US10867894B2 (en) * 2018-10-11 2020-12-15 Asahi Kasei Microdevices Corporation Semiconductor element including encapsulated lead frames
JP7459465B2 (ja) * 2019-08-28 2024-04-02 富士電機株式会社 半導体装置及び半導体装置の製造方法
CN113013106B (zh) * 2019-12-19 2023-08-11 广东美的白色家电技术创新中心有限公司 智能功率模块及其制备方法、包含该智能功率模块的电器
CN112201585B (zh) * 2020-06-29 2022-04-22 深圳市伟安特电子有限公司 一种融合smt的mcm集成电路封装方法
JP7378382B2 (ja) 2020-11-12 2023-11-13 三菱電機株式会社 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3674333B2 (ja) * 1998-09-11 2005-07-20 株式会社日立製作所 パワー半導体モジュール並びにそれを用いた電動機駆動システム
JP3941266B2 (ja) * 1998-10-27 2007-07-04 三菱電機株式会社 半導体パワーモジュール
JP2002043496A (ja) 2000-07-21 2002-02-08 Hitachi Ltd 半導体装置
JP2003092380A (ja) * 2001-09-18 2003-03-28 Mitsubishi Electric Corp 半導体装置
JP4453498B2 (ja) * 2004-09-22 2010-04-21 富士電機システムズ株式会社 パワー半導体モジュールおよびその製造方法
JP4858336B2 (ja) * 2007-07-10 2012-01-18 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
JP5696780B2 (ja) 2015-04-08
WO2012137685A1 (ja) 2012-10-11
US20130334672A1 (en) 2013-12-19
CN103370788B (zh) 2016-10-12
US9431326B2 (en) 2016-08-30
CN103370788A (zh) 2013-10-23

Similar Documents

Publication Publication Date Title
JP5696780B2 (ja) 半導体装置およびその製造方法
JP5661183B2 (ja) 半導体装置およびその製造方法
EP2093792A1 (en) Method for power semiconductor module fabricaton, its apparatus, power semiconductor module and its junction method
JP2006093255A (ja) パワー半導体モジュールおよびその製造方法
JP5895220B2 (ja) 半導体装置の製造方法
JP2017005165A (ja) 半導体装置
WO2015166696A1 (ja) 半導体モジュールおよびその製造方法
JP2008153432A (ja) 半導体装置およびその製造方法
JP5935374B2 (ja) 半導体モジュールの製造方法
TWI452662B (zh) 雙邊冷卻整合電源裝置封裝與模組及製造方法
JP2010098036A (ja) 樹脂ケース及び樹脂ケース製造方法
KR101994727B1 (ko) 전력 모듈 패키지 및 그 제조방법
JP2015023226A (ja) ワイドギャップ半導体装置
JP2018073923A (ja) 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置
JP7188049B2 (ja) 半導体装置
US20240055331A1 (en) Small outline transistor with thermal flat lead
JP7006015B2 (ja) 半導体モジュールの製造方法
JP6647187B2 (ja) パワーモジュールおよびその製造方法
JP2022067375A (ja) 電力用半導体装置およびその製造方法ならびに電力変換装置
JP2020113611A (ja) 半導体装置およびその製造方法
JP2009231607A (ja) 半導体装置およびその製造方法
CN114284226A (zh) 半导体装置、半导体装置的制造方法及电力变换装置
JP5494590B2 (ja) 半導体モジュールおよびその製造方法
JP2005353977A (ja) 電子装置およびその製造方法
JP2009218279A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150126

R150 Certificate of patent or registration of utility model

Ref document number: 5696780

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees