CN112201585B - 一种融合smt的mcm集成电路封装方法 - Google Patents

一种融合smt的mcm集成电路封装方法 Download PDF

Info

Publication number
CN112201585B
CN112201585B CN202010610997.8A CN202010610997A CN112201585B CN 112201585 B CN112201585 B CN 112201585B CN 202010610997 A CN202010610997 A CN 202010610997A CN 112201585 B CN112201585 B CN 112201585B
Authority
CN
China
Prior art keywords
heat
heating
lead frame
metal lead
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010610997.8A
Other languages
English (en)
Other versions
CN112201585A (zh
Inventor
刘飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Weiante Electronics Co ltd
Original Assignee
深圳市伟安特电子有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳市伟安特电子有限公司 filed Critical 深圳市伟安特电子有限公司
Priority to CN202010610997.8A priority Critical patent/CN112201585B/zh
Publication of CN112201585A publication Critical patent/CN112201585A/zh
Application granted granted Critical
Publication of CN112201585B publication Critical patent/CN112201585B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Abstract

本申请公开了一种融合SMT的MCM集成电路封装方法,其包括步骤有:S1、金属引线框架预处理;S2、采用SMT工艺金属引线框架的焊接区安装有源器件,同时在金属引线框架的芯片区安装芯片;S3、金属引线框架后处理;S4、封装处理。本申请在融合SMT的工艺到MCM集成电路封装的基础上还可以将有源器件和芯片的安装在一个工序完成,解决了背景技术中的问题。即问题1是,因为先后需要两道工序,这就增加了MCM封装的时间,使得封装效率难以提高。问题2则是,在芯片封装前就先进行了有源器件的焊接,而有源器件的焊接存在一定的废品率,且芯片的安装也存在一定的废品率,这实质上是增加了MCM封装的风险,尤其是效能的风险。

Description

一种融合SMT的MCM集成电路封装方法
技术领域
本申请涉及一种融合SMT的MCM集成电路封装方法。
背景技术
SMT是表面组装技术,它是电子组装行业里最流行的一种技术和工艺,具体是指的是在PCB基础上进行加工的系列工艺流程;MCM技术是将多个裸芯片和其它元器件组装在同一块多层互连基板上,然后进行封装,从而形成高密度和高可靠性的微电子组件。在SMT和MCM结合的技术中,中国专利文献中有公开的3项专利,分别是:中国发明申请CN201811050739.8一种融合SMT的MCM集成电路封装方法,中国发明申请CN201811051720.5一种融合SMT的MCM集成电路封装结构,中国发明申请CN201811052270.1一种融合SMT工序的MCM集成电路封装生产流水线;上述的三项公开的专利申请实质是使用了相同的技术特点,即将SMT工序应用到MCM集成电路封装中,其集成电路封装的全部生产流水线步骤是:
引线框架上料装置将引线框架上料;钢网印刷装置通过钢网在引线框架上进行印刷;第一AOI自动光学检测装置对钢网印刷后的金属引线框架进行检测;有源器件安装装置在金属引线框架上安装有源器件;在回流焊装置内将安装有源器件的金属引线框架进行回流焊,在此过程中回流焊装置内保持氮气保护,通过氮气保护的回流焊装置,使有源器件与金属框架紧密粘接;第二AOI自动光学检测装置对回流焊完成的金属引线框架进行检测;有不合格之处记录至数据库,该处不进行后续芯片安装作业;芯片安装装置将芯片在金属引线框架上进行安装,根据芯片的多少,芯片安装装置可以设置有多组或者一组;第一烘烤装置将粘贴芯片的金属引线框架进行烘烤;键合装置对上述步骤完成的中间品进行键合作业;塑封装置对上述步骤完成的中间品进行塑封作业。
其中的关键步骤是“有源器件安装装置在金属引线框架上安装有源器件;在回流焊装置内将安装有源器件的金属引线框架进行回流焊,在此过程中回流焊装置内保持氮气保护,通过氮气保护的回流焊装置,使有源器件与金属框架紧密粘接”除此之外,上述技术其他步骤实质是保留了MCM集成电路封装的一般工艺,上述技术虽然增加了有源器件与芯片一起封装的效率,但是仍然有很多不足之处,其有源器件和芯片实质是先后在金属引线框架上分别固定的,这就产生了一些问题。
问题1是,因为先后需要两道工序,这就增加了MCM封装的时间,使得封装效率难以提高。
问题2则是,在芯片封装前就先进行了有源器件的焊接,而有源器件的焊接存在一定的废品率,且芯片的安装也存在一定的废品率,这实质上是增加了MCM封装的风险,尤其是效能的风险。
按照上述的技术中,假设有源器件焊接的废品率是n%需要的时间是a,假设芯片的安装废品率是m%需要的时间是b,那么该技术中MCM封装的效能(成品率与用时的比值)是:(1-n%)*(1-m%)/(a+b),如果可以将有源器件和芯片的安装在一个工序完成,任然假设有源器件焊接的废品率是n%需要的时间是a,假设芯片的安装废品率是m%需要的时间是b,那么该技术中MCM封装的效能是(1-n%)/a或者是(1-n%)/b或者是(1-m%)/a或者是(1-m%)/b,具体是哪一个取决于m和n之间的大小关系,也取决于a和b之间的大小关系,但是无论效能是多大,n%和m%都小于1的情况下显然可以证明:(1-n%)/a或者是(1-n%)/b或者是(1-m%)/a或者是(1-m%)/b都比(1-n%)*(1-m%)/(a+b)大的多,所以背景技术中的专利涉及的MCM封装技术实质上是增加了MCM封装的风险,尤其是效能的风险,所以如果可以将有源器件和芯片的安装在一个工序完成,就可以解决上述的两个问题。
发明内容
本申请的目的在于提供一种融合SMT的MCM集成电路封装方法,包括步骤:
S1、金属引线框架预处理;
S2、采用SMT工艺金属引线框架的焊接区安装有源器件,同时在金属引线框架的芯片区安装芯片;
S3、金属引线框架后处理;
S4、封装处理。
进一步,其中的步骤S2采用SMT工艺金属引线框架的焊接区安装有源器件,同时在金属引线框架的芯片区安装芯片,是采用焊贴热控制装置同时进行焊贴热控制工艺完成,具体包括,金属引线框架上安装有源器件并对其涂焊膏,同时贴上芯片,然后将带有加热头的限位弯板从芯片的上下位置同时贴近芯片,通过加热头将热量传递给控热盘再对芯片进行加热;同时然后将带有加热头的限位弯板从有源器件的下方位置贴近有源器件下部的引脚通过加热头将热量传递给控热盘再对引脚的焊膏加热。
进一步,所述焊膏的加热效率与所述芯片的加热效率不同。
进一步,控热盘在进行加热时需要对加热头的加热周期进行控制,并且具体控制加热的时间周期、每个加热周期内的加热功率。
在条件“控热盘包括中心部位的加热头导热件以及外部的散热盘,散热盘到中部的加热头导热件上设置重合半径的刻度线,刻度线标识了在散热盘上距离加热头导热件的不同位置,而加热头导热件连接加热头”下:
加热头导热件的加热效率为t时,建立数学模型,以距离加热头导热件不同的散热盘上不同的刻度线位置为自变量,分别构建两个函数f导和f散来描述不同的刻度线位置与其导热效率的关系、不同的刻度线位置与其散热效率的关系,具体是:不同的刻度线位置导热效率:P(导)=f导(w),不同的刻度线位置散热效率:P(散)=f散(w);
当芯片或有源器件对热量的需求功率是p(需)时,需要满足:p(需)=∫(f导(w)-f散(w))。
进一步,增加加热头的加热周期,以控制加热的均匀度。
更进一步,控制加热头导热件的动态位置变化,并且构建其动态位置变化关于时间的函数,将该函数与不同刻度线位置作为自变量与其存热效率p(存)的函数做卷积运算,通过卷积运算计算一种更加均匀的热控制方式。
进一步,在步骤S1中,将金属引线框架上料,使用钢网在金属引线框架上进行印刷,使用自动光学检测装置对钢网印刷后的金属引线框架进行合格筛选。
进一步,在步骤S3中,对安装有源器件和芯片后的金属引线框架进行键合处理。
有益效果:
本申请在融合SMT的工艺到MCM集成电路封装的基础上还可以将有源器件和芯片的安装在一个工序完成,解决了背景技术中的问题。即“问题1是,因为先后需要两道工序,这就增加了MCM封装的时间,使得封装效率难以提高。问题2则是,在芯片封装前就先进行了有源器件的焊接,而有源器件的焊接存在一定的废品率,且芯片的安装也存在一定的废品率,这实质上是增加了MCM封装的风险,尤其是效能的风险。”在实施中本申请采用焊贴热控制装置同时进行焊贴热控制工艺完成将有源器件和芯片的安装在一个工序。
另外,本申请还将有源器件和芯片的安装在一个工序中的加热进行了精准控制,使得有源器件和芯片的成品率更高且制作效率更高。
附图说明:
图1是本申请方法的主流程图;
图2是本申请方法中使用的焊贴热控制装置的结构示意图;
图3是本申请方法中使用的焊贴热控制装置的结构示意图;
图4是本申请方法步骤S2实施中在结构焊贴热控制装置上操作的示意图;
图5是本申请方法中使用的焊贴热控制装置的控热盘的具体结构示意图;
图6是不同刻度线位置作为自变量与其存热效率p(存)函数的动态变化图。
具体实施方式
以下结合具体实施例,对本申请进一步说明。以下实施例仅用于说明本申请而非用于限制本申请的范围。
具体实施时,如图1所示,一种融合SMT的MCM集成电路封装方法包括步骤:
S1、金属引线框架预处理;
S2、采用SMT工艺金属引线框架的焊接区安装有源器件,同时在金属引线框架的芯片区安装芯片;
S3、金属引线框架后处理;
S4、封装处理。
在具体实施中步骤S2的实施需要提前设计和制作的焊贴热控制装置,如图2和3所示,焊贴热控制装置包括步进电机1,步进电机1通过输出轴2连接控制板3,控制板3上固定有液压泵4,所述的液压泵4的一侧设置轴承座6,轴承座6内固定液压泵4的伸缩轴5,所述的伸缩轴5的末端连接加热头7,加热头7上设置圆形的控热盘71,加热头7的周围还连接限位弯板8;实施中,步进电机1和液压泵4可以共同控制加热头7及控热盘71对有源器件或芯片进行加热,实施中,加热头7可以采用电加热的方式,比如通过电热丝方式加热,实施中还可以通过设置单片机或者通过外部工控机对步进电机1、液压泵4和加热头7进行精准控制。
有了上述的结构基础,所以上述的步骤S2采用SMT工艺金属引线框架的焊接区安装有源器件,同时在金属引线框架的芯片区安装芯片,是采用焊贴热控制装置同时进行焊贴热控制工艺完成,具体包括,金属引线框架上安装有源器件10/11并对其涂焊膏,同时贴上芯片9,然后将带有加热头7的限位弯板8从芯片9的上下位置同时贴近芯片9,通过加热头7将热量传递给控热盘71再对芯片9进行加热;同时然后将带有加热头7的限位弯板8从有源器件10/11的下方位置贴近有源器件10/11下部的引脚通过加热头7将热量传递给控热盘71再对引脚的焊膏加热。因为在具体实施中,有源器件和芯片对热量需求不同,为了使得他们可以同时完成加热,所述焊膏的加热效率与所述芯片的加热效率不同。
在一种优选的实施例中,控热盘71在进行加热时需要对加热头7的加热周期进行控制,并且具体控制加热的时间周期、每个加热周期内的加热功率;这样可以在加热过程中使得加热头7的加热效果更好。因为,控热盘71对其紧贴的芯片或焊膏进行加热时,为了提高成品率同时也为了提高加热的效率需要对控热盘71的加热做到精准控制;为了精准控制加热,将控热盘71的结构分析如下,如图5所示:控热盘71包括中心部位的加热头导热件71q以及外部的散热盘71e,散热盘71e到中部的加热头导热件71q上设置重合半径的刻度线71w,刻度线71w标识了在散热盘71e上距离加热头导热件71q的不同位置,而加热头导热件71q是连接加热头7的,所以加热头导热件71q是给散热盘71e直接加热的器件,在加热头导热件71q给散热盘71e直接加热的过程之中,不同的刻度线71w标识的不同位置受热时间并不相同,那么其向外散热温度也不相同,所以为了使得散热盘71e对外散热均匀且对外散热能够刚好适合芯片或有源器件的要求,就要对加热头导热件71q的加热周期及加热功率进行控制,那么实际上是对加热头7加热周期进行控制的。
在更加具体的实施例中,在条件“控热盘71包括中心部位的加热头导热件71q以及外部的散热盘71e,散热盘71e到中部的加热头导热件71q上设置重合半径的刻度线71w,刻度线71w标识了在散热盘71e上距离加热头导热件71q的不同位置,而加热头导热件71q连接加热头7”下:加热头导热件71q的加热效率为t时,建立数学模型,以距离加热头导热件71q不同的散热盘71e上不同的刻度线71w位置为自变量,分别构建两个函数f导和f散来描述不同的刻度线71w位置与其导热效率的关系、不同的刻度线71w位置与其散热效率的关系,具体是:不同的刻度线71w位置导热效率:P(导)=f导(w),不同的刻度线71w位置散热效率:P(散)=f散(w);
当芯片或有源器件对热量的需求功率是p(需)时,需要满足:p(需)=∫(f导(w)-f散(w))。
对上述条件的理解是,显然当加热头导热件71q加热功率稳定时散热盘71e上不同的刻度线71w位置的温度变化不是线性的,每一个不同的刻度线71w位置的散热盘71e上的点时刻都会向外散热,也时刻会吸收邻近位置的导热,当加热头导热件71q的加热效率为t时,建立数学模型,以距离加热头导热件71q不同的散热盘71e上不同的刻度线71w位置为自变量,分别构建两个函数f导和f散来描述不同的刻度线71w位置与导热效率的关系、不同的刻度线71w位置与散热效率的关系,具体是:
导热效率:P(导)=f导(w),散热效率:P(散)=f散(w);
距离加热头导热件71q不同的散热盘71e上不同的刻度线71w位置其,实际的存热效率就是:p(存)=f导(w)-f散(w);
为了使得散热盘71e对外散热均匀且对外散热能够刚好适合芯片或有源器件的要求,实质是需要不同的刻度线71w位置的p(存)的数值稳定;且需要当芯片或有源器件对热量的需求功率是p(需)时,需要满足以下条件:p(需)=∫(f导(w)-f散(w)),即需要满足∫p(存)=p(需),也就是要求不同的散热盘71e上不同的刻度线71w位置总的存热效率积分要等于芯片或有源器件的需求热量效率。
具体实施中,在前述的基础上,p(存)=f导(w)-f散(w),即(参考前述的图)对于散热盘71e上不同的刻度线71w位置上的不同存热效率p(存):p(存)=f导(w)-f散(w),实质上p(存)也是以不同刻度线71w位置作为自变量的函数,最靠近热源加热头导热件71q的刻度线71w位置作为横坐标的起点,显然该函数的图像是单调减的函数图像,如果实施中将加热头导热件71q的加热效率调整为0(即暂停加热)以及在之后的一段时间内,则上述的函数图像会发生如图6的变化,图6中每一个函数图像都是刻度线位置作为自变量与其存热效率p(存)函数,即每一个函数图像任然是单调增加,但是会随之时间增加,函数图像与横轴逐渐平行,这是因为当停止加热时,对不同刻度线71w位置而言因为热传导的关系,不同的刻度线71w位置的温度会逐渐趋同,所以他们的f导(w)-f散(w)也逐渐相同,当不同刻度线71w位置的存热效率p(存)相同时,芯片和有源器件的受热就会完全均匀,所以在实施中可以适当增加加热头7的加热周期,以使得不同刻度线71w位置的存热效率p(存)之间差距缩小,以控制加热的均匀度。
在进一步的实施中,还可以控制加热头导热件71q的动态位置变化,并且构建其动态位置变化关于时间的函数,将该函数与不同刻度线位置作为自变量与其存热效率p(存)的函数做卷积运算,通过卷积运算计算一种更加均匀的热控制方式。
对上述的实施例的理解是:在具体上,控制加热头导热件71q的动态位置变化(可以通过手动也可以通过机动实现),因为加热头导热件71q的位置在变化的情况下则其散热盘71e对需要加热的位置的热辐射量在时间的函数上就是变化的,相当于热源的位置在改变,这样就可能使得需要加热的位置的受热辐射是均匀的,然而,就散热盘71e而言,不同刻度线位置作为自变量与其存热效率p(存)的函数本身也是不均匀的,所以就需要两者(即热源动态变化和散热盘本身不均匀两者)的叠加效果能够均匀,所以可以把需要受热区域分为诸多的小区域,任选一个小的区域当该区域内位置作为参数运算使得上述的两个函数的效果叠加后(即卷积运算后)就可以计算最终的效果,然后,通过这种方式可以扩大到每一个区域使得所有区域的受热都变得均匀。所以,可以通过卷积运算计算一种更加均匀的热控制方式。
在具体实施中,步骤S1中包括,将金属引线框架上料,使用钢网在金属引线框架上进行印刷,使用自动光学检测装置对钢网印刷后的金属引线框架进行合格筛选。
在具体实施中,步骤S3中包括,对安装有源器件和芯片后的金属引线框架进行键合处理。
在具体实施中,步骤S4的封装处理可以采用塑封方式,当然它还可以包括在之后的加热、打标、电镀和外观的检测包装等常规的工序。

Claims (8)

1.一种融合SMT的MCM集成电路封装方法,其特征在于,包括步骤:
S1、金属引线框架预处理;
S2、采用SMT工艺金属引线框架的焊接区安装有源器件,同时在金属引线框架的芯片区安装芯片;
S3、金属引线框架后处理;
S4、封装处理;
所述的步骤S2采用SMT工艺金属引线框架的焊接区安装有源器件,同时在金属引线框架的芯片区安装芯片,是采用焊贴热控制装置同时进行焊贴热控制工艺完成,具体包括,金属引线框架上安装有源器件并对其涂焊膏,同时贴上芯片,然后将带有加热头的限位弯板从芯片的上下位置同时贴近芯片,通过加热头将热量传递给控热盘再对芯片进行加热;同时然后将带有加热头的限位弯板从有源器件的下方位置贴近有源器件下部的引脚通过加热头将热量传递给控热盘再对引脚的焊膏加热。
2.根据权利要求1所述的一种融合SMT的MCM集成电路封装方法,其特征在于,所述焊膏的加热效率与所述芯片的加热效率不同。
3.根据权利要求1所述的一种融合SMT的MCM集成电路封装方法,其特征在于,控热盘在进行加热时需要对加热头的加热周期进行控制,并且具体控制加热的时间周期、每个加热周期内的加热功率。
4.根据权利要求1或3所述的一种融合SMT的MCM集成电路封装方法,其特征在于,在条件“控热盘包括中心部位的加热头导热件以及外部的散热盘,散热盘到中部的加热头导热件上设置重合半径的刻度线,刻度线标识了在散热盘上距离加热头导热件的不同位置,而加热头导热件连接加热头”下:
加热头导热件的加热效率为t时,建立数学模型,以距离加热头导热件不同的散热盘上不同的刻度线位置为自变量,分别构建两个函数f导和f散来描述不同的刻度线位置与其导热效率的关系、不同的刻度线位置与其散热效率的关系,具体是:不同的刻度线位置导热效率:P(导)=f导(w),不同的刻度线位置散热效率:P(散)=f散(w);
当芯片或有源器件对热量的需求功率是p(需)时,需要满足:p(需)=∫(f导(w)-f散(w))。
5.根据权利要求1或3所述的一种融合SMT的MCM集成电路封装方法,其特征在于,增加加热头的加热周期,以控制加热的均匀度。
6.根据权利要求1所述的一种融合SMT的MCM集成电路封装方法,其特征在于,在步骤S1中,将金属引线框架上料,使用钢网在金属引线框架上进行印刷,使用自动光学检测装置对钢网印刷后的金属引线框架进行合格筛选。
7.根据权利要求1所述的一种融合SMT的MCM集成电路封装方法,其特征在于,在步骤S3中,对安装有源器件和芯片后的金属引线框架进行键合处理。
8.根据权利要求5所述的一种融合SMT的MCM集成电路封装方法,其特征在于,控制加热头导热件的动态位置变化,并且构建其动态位置变化关于时间的函数,将该函数与不同刻度线位置作为自变量与其存热效率p(存)的函数做卷积运算,通过卷积运算计算一种更加均匀的热控制方式。
CN202010610997.8A 2020-06-29 2020-06-29 一种融合smt的mcm集成电路封装方法 Active CN112201585B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010610997.8A CN112201585B (zh) 2020-06-29 2020-06-29 一种融合smt的mcm集成电路封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010610997.8A CN112201585B (zh) 2020-06-29 2020-06-29 一种融合smt的mcm集成电路封装方法

Publications (2)

Publication Number Publication Date
CN112201585A CN112201585A (zh) 2021-01-08
CN112201585B true CN112201585B (zh) 2022-04-22

Family

ID=74006100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010610997.8A Active CN112201585B (zh) 2020-06-29 2020-06-29 一种融合smt的mcm集成电路封装方法

Country Status (1)

Country Link
CN (1) CN112201585B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116544153B (zh) * 2023-07-06 2023-09-01 成都汉芯国科集成技术有限公司 一种具有散热互联功能的3d封装系统及其封装方法
CN117116815B (zh) * 2023-10-23 2024-01-23 常熟理工学院 基于改进粒子群算法的芯片贴装优化方法及系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006064365A (ja) * 2004-07-29 2006-03-09 Citizen Watch Co Ltd 温度調節装置
CN201340853Y (zh) * 2008-12-27 2009-11-04 无锡华润安盛科技有限公司 一种sop/msop/tssop的引线框结构
CN102386114A (zh) * 2010-09-01 2012-03-21 台湾积体电路制造股份有限公司 芯片接合的方法
CN103370788A (zh) * 2011-04-01 2013-10-23 富士电机株式会社 半导体装置及其制造方法
CN109192683A (zh) * 2018-09-10 2019-01-11 无锡豪帮高科股份有限公司 一种融合smt工序的mcm集成电路封装生产流水线
CN109273375A (zh) * 2018-09-10 2019-01-25 无锡豪帮高科股份有限公司 一种融合smt的mcm集成电路封装方法
CN214602392U (zh) * 2021-09-23 2021-11-05 青岛中科英泰商用系统股份有限公司 一种芯片拆焊工具

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006064365A (ja) * 2004-07-29 2006-03-09 Citizen Watch Co Ltd 温度調節装置
CN201340853Y (zh) * 2008-12-27 2009-11-04 无锡华润安盛科技有限公司 一种sop/msop/tssop的引线框结构
CN102386114A (zh) * 2010-09-01 2012-03-21 台湾积体电路制造股份有限公司 芯片接合的方法
CN103370788A (zh) * 2011-04-01 2013-10-23 富士电机株式会社 半导体装置及其制造方法
CN109192683A (zh) * 2018-09-10 2019-01-11 无锡豪帮高科股份有限公司 一种融合smt工序的mcm集成电路封装生产流水线
CN109273375A (zh) * 2018-09-10 2019-01-25 无锡豪帮高科股份有限公司 一种融合smt的mcm集成电路封装方法
CN214602392U (zh) * 2021-09-23 2021-11-05 青岛中科英泰商用系统股份有限公司 一种芯片拆焊工具

Also Published As

Publication number Publication date
CN112201585A (zh) 2021-01-08

Similar Documents

Publication Publication Date Title
CN112201585B (zh) 一种融合smt的mcm集成电路封装方法
EP0955676A2 (en) Wafer-scale assembly of chip-size packages
EP2477223B1 (en) Method of manufacturing a semiconductor apparatus
CN109256337B (zh) 一种周长毫米级元件共晶焊接装置及焊接方法
WO2002093595A2 (en) Package level pre-applied underfills for thermo-mechanical reliability enhancements of electronic assemblies
US20040002227A1 (en) Apparatus for manufacturing electronic device, method of manufacturing electronic device, and program for manufacturing electronic device
KR950014122B1 (ko) 테이프캐리어패키지 및 고주파가열연납접합장치
CN112289695B (zh) 一种用于多焊件自动共晶的通用共晶装置及共晶方法
CN105007695A (zh) 一种印制板加工中的lga焊接工艺方法
CN102843861A (zh) 印刷电路板以及印刷电路板组合结构
CN101933411B (zh) 用于硅管芯的预加热系统和方法
CN209435565U (zh) 一种bga拆焊加热装置
CN1874654B (zh) 焊接方法、电子部件和部件调换方法
CN103022333B (zh) 一种led芯粒的固晶方法
KR20170017044A (ko) 카메라 모듈용 솔더링 장치
CN101193498B (zh) 印刷电路板、印刷电路板组件的制造方法和翘曲校正方法
KR100562453B1 (ko) 반도체 집적 회로 장치의 제조 방법
US8227271B1 (en) Packaging method of wafer level chips
CN102528357B (zh) 点胶定位夹具以及利用点胶定位夹具校准点胶针头的方法
Fidan CAPP for electronics manufacturing case study: Fine pitch SMT laser soldering
CN209635573U (zh) 弹簧组件和弹簧组件卷材
CN111511122A (zh) 一种底部无引脚封装器件的装夹焊膏涂覆装置及方法
JP2583142B2 (ja) 熱電モジュールの製造方法
CN112756728B (zh) 再流焊工艺参数的确定方法
CN220627771U (zh) 一种具有助焊剂的芯片转移装置及封装芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220402

Address after: 518000 1201, international culture building, 3039 Shennan Middle Road, Funan community, Futian street, Futian District, Shenzhen, Guangdong Province

Applicant after: Shenzhen weiante Electronics Co.,Ltd.

Address before: 518000 506, building 5, 1970 Science Park, Minzhi community, Minzhi street, Shenzhen City, Guangdong Province

Applicant before: Shenzhen zhuozhen Technology Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant