JP7378382B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7378382B2
JP7378382B2 JP2020188457A JP2020188457A JP7378382B2 JP 7378382 B2 JP7378382 B2 JP 7378382B2 JP 2020188457 A JP2020188457 A JP 2020188457A JP 2020188457 A JP2020188457 A JP 2020188457A JP 7378382 B2 JP7378382 B2 JP 7378382B2
Authority
JP
Japan
Prior art keywords
semiconductor device
package
screw hole
resin
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020188457A
Other languages
English (en)
Other versions
JP2022077594A (ja
Inventor
衛 砥上
敏孝 関根
輝明 長原
宏之 中村
一浩 川原
公輔 山口
翔太 王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2020188457A priority Critical patent/JP7378382B2/ja
Priority to US17/471,688 priority patent/US20220148937A1/en
Priority to DE102021127774.4A priority patent/DE102021127774B4/de
Priority to CN202111305499.3A priority patent/CN114496991A/zh
Publication of JP2022077594A publication Critical patent/JP2022077594A/ja
Application granted granted Critical
Publication of JP7378382B2 publication Critical patent/JP7378382B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
    • F16B37/00—Nuts or like thread-engaging members
    • F16B37/14—Cap nuts; Nut caps or bolt caps
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
    • F16B41/00—Measures against loss of bolts, nuts, or pins; Measures against unauthorised operation of bolts, nuts or pins
    • F16B41/005—Measures against unauthorised operation of bolts, nuts or pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本開示は、半導体装置に関するものである。
従来の半導体装置において、パッケージに複数の穴を形成した後、穴の上端部を薄い樹脂部で塞ぎ、電気特性試験の結果に応じて薄い樹脂部を破断し、各々の穴の開閉状態により電気的特性試験の結果のランクを表示する技術がある（例えば特許文献１参照）。
実開昭６３－５５５４６号公報
しかしながら、特許文献１に記載の技術では各々の穴の開閉状態を用いて製品の型名を識別することができないため、型名が異なっていても電気的特性試験の結果のランクが同じ場合、誤って他の型の半導体装置を基板に搭載するという問題があった。
そこで、本開示は、製品の型名を容易に識別し、基板への誤搭載を抑制可能な半導体装置を提供することを目的とする。
本開示に係る半導体装置は、基板に搭載される半導体装置であって、半導体素子を封止するパッケージと、一端部が前記半導体素子と接続され、他端部が前記パッケージの側面から突出するリードフレームと、前記パッケージを前記基板に固定可能なように、前記パッケージに形成された複数のネジ穴と、複数のネジ穴を塞ぐことが可能な樹脂部とを備え、前記半導体装置の型名は、各々の前記ネジ穴の開閉状態により表されるものである。
本開示によれば、パッケージに形成された各々のネジ穴の開閉状態を用いて製品の型名を容易に識別することができるため、半導体装置の基板への誤搭載を抑制できる。
実施の形態１に係る半導体装置の平面図である。 実施の形態１に係る半導体装置を上下逆にした状態の正面図である。 実施の形態２に係る半導体装置が備えるパッケージにおけるネジ穴周辺の拡大平面図である。 実施の形態３に係る半導体装置を上下逆にした状態の正面図である。
＜実施の形態１＞
実施の形態１について、図面を用いて以下に説明する。図１は、実施の形態１に係る半導体装置１００の平面図である。図２は、半導体装置１００を上下逆にした状態の側面図である。
図１に示すように、半導体装置１００は、パッケージ１と、複数のリードフレーム２と、複数のネジ穴３と、少なくとも１つの樹脂部７とを備えている。
パッケージ１は、平面視にて矩形状であり、半導体素子（図示省略）および内部回路（図示省略）を封止している。パッケージ１は、エポキシ樹脂などの熱硬化性樹脂により形成されている。複数のリードフレーム２の一端部は、パッケージ１の内部において半導体素子と接続されている。複数のリードフレーム２の他端部は、パッケージ１の側面から突出しており、外部回路（図示省略）と接続される。
複数のネジ穴３は、半導体装置１００を基板（図示省略）に搭載する際にパッケージ１を基板に固定するためにネジ（図示省略）が挿通可能な貫通穴である。複数のネジ穴３は、パッケージ１の前後端部に形成されている。具体的には、複数のネジ穴３はパッケージ１の前後端から内方に凹む形状である。なお、図１では４つのネジ穴３が示されているが、これに限定されることなく、ネジ穴３は２つ以上であればよい。
樹脂部７は、ネジ穴３を塞ぐことが可能なように、平面視にてネジ穴３と同じ大きさに形成されている。樹脂部７は、エポキシ樹脂などの熱硬化性樹脂により形成されている。各々のネジ穴３に樹脂部７が設けられることで各々のネジ穴３は閉じられている。そして、各々のネジ穴３の開閉状態により、製品である半導体装置１００の型名が表される。具体的には、半導体装置１００の型名は、各々のネジ穴３の開閉状態の組み合わせにより設定されている。つまり、半導体装置１００の型名に応じて各々のネジ穴３の開閉状態の組み合わせが異なっている。
樹脂部７は予めパッケージ１に形成された全てのネジ穴３に設けられており、後工程で半導体装置１００の型名に応じて特定のネジ穴３に設けられた樹脂部７が除去されることで、各々のネジ穴３の開閉状態の組み合わせがなされる。
基板における半導体装置１００の搭載箇所には、半導体装置１００のネジ穴３に対応するネジ穴が形成されている。基板のネジ穴は、半導体装置１００の開状態にあるネジ穴３に対応する位置に形成されている。
半導体装置１００の型名が基板に搭載される半導体装置１００の型名と一致する半導体装置１００が基板に配置された場合は、基板のネジ穴と半導体装置１００の開状態にあるネジ穴３とが一致するため、ネジ留めが可能となる。一方、誤って他の型の半導体装置１００が基板に配置された場合には、基板のネジ穴と半導体装置１００の開状態にあるネジ穴３とが一致しないため、ネジ留めを行うことができない。これにより、半導体装置１００の基板への誤搭載を抑制することが可能となる。
図２に示すように、樹脂部７は、パッケージ１の厚みよりも薄い厚みを有し、ネジ穴３の上端部に形成されている。具体的には、樹脂部７の厚みはペンチなどの簡単な工具で穿孔できる厚みとし、２ｍｍ以下である。より好ましい樹脂部７の厚みは１ｍｍ以下であり、さらに好ましい樹脂部７の厚みは０．５ｍｍ以下である。
以上のように、実施の形態１に係る半導体装置１００は、半導体素子を封止するパッケージ１と、一端部が半導体素子と接続され、他端部がパッケージ１の側面から突出するリードフレーム２と、パッケージ１を基板に固定可能なように、パッケージ１に形成された複数のネジ穴３と、複数のネジ穴３を塞ぐことが可能な樹脂部７とを備え、半導体装置１００の型名は、各々のネジ穴３の開閉状態により表されている。
したがって、パッケージ１に形成された各々のネジ穴３の開閉状態を用いて半導体装置１００の型名を容易に識別することができるため、半導体装置１００の基板への誤搭載を抑制できる。
また、半導体装置１００を基板に固定する際に使用されるネジ穴３を用いて半導体装置１００の型名を識別できるため、穴を別途開ける必要がなく、半導体装置１００の製造コストが上昇することを抑制できる。
また、樹脂部７は、パッケージ１の厚みよりも薄い厚みを有するため、後工程で半導体装置１００の型名に応じて特定のネジ穴３に設けられた樹脂部７を除去する際、ペンチなどの簡単な工具を用いて穿孔することができる。これにより、半導体装置１００の生産効率を向上させることが可能となる。
＜実施の形態２＞
次に、実施の形態２に係る半導体装置２００について説明する。図３は、実施の形態２に係る半導体装置２００が備えるパッケージ１におけるネジ穴３周辺の拡大平面図である。なお、実施の形態２において、実施の形態１で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図３に示すように、実施の形態２では、半導体装置２００は、パッケージ１と、複数のリードフレーム２と、複数のネジ穴３と、少なくとも１つの樹脂部１７とを備えている。
樹脂部１７は、ネジ穴３を塞ぐことが可能なように、平面視にてネジ穴３とほぼ同じ大きさに形成されている。また、樹脂部１７は、エポキシ樹脂などの熱硬化性樹脂により形成されている。
樹脂部１７は、パッケージ１の厚みよりも薄い厚みを有し、ネジ穴３の上端部に形成されている。また、樹脂部１７は、エポキシ樹脂などの熱硬化性樹脂により形成された、例えば３つの接続部１７ａを介してネジ穴３に接続されている。平面視にて接続部１７ａの幅は樹脂部１７の幅よりも細いため、ニッパーなどの簡単な工具で切断可能である。なお、接続部１７ａは、３つに限定されることなく、１つ以上であればよい。
以上のように、実施の形態２に係る半導体装置２００では、樹脂部１７は、接続部１７ａを介してネジ穴３に接続されているため、ニッパーなどの簡単な工具で接続部１７ａを切断することで、樹脂部１７を除去し穿孔することができる。これにより、半導体装置１００の生産効率を向上させることが可能となる。
また、樹脂部１７の除去しやすさは樹脂部１７の厚みに影響されないため、実施の形態１の場合よりも樹脂部１７の厚みを厚くすることで、樹脂部１７の耐久性が向上し、落下または衝撃による意図しないネジ穴３の穿孔を抑制することができる。
＜実施の形態３＞
次に、実施の形態３に係る半導体装置３００について説明する。図４は、実施の形態３に係る半導体装置３００を上下逆にした状態の正面図である。なお、実施の形態３において、実施の形態１，２で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図４に示すように、実施の形態３では、半導体装置３００は、パッケージ１と、複数のリードフレーム２と、複数のネジ穴３と、少なくとも１つの樹脂部２７とを備えている。
樹脂部２７は、ネジ穴３を塞ぐことが可能なように、平面視にてネジ穴３と同じ大きさに形成されている。また、樹脂部２７は、エポキシ樹脂などの熱硬化性樹脂により形成されている。
樹脂部２７は、ネジ穴３全体に設けられ、さらにネジ穴３から下方にはみ出した状態でネジ穴３を塞いでいる。また、樹脂部２７は、半導体装置３００を基板に搭載した際に基板の上面と当接可能な高さ位置まで突出している。そのため、基板における樹脂部２７に対応する位置には、樹脂部２７が挿入可能な凹部（図示省略）または穴（図示省略）を設ける必要がある。
半導体装置３００の型名が基板に搭載される半導体装置３００の型名と一致する半導体装置３００を基板に配置しようとした場合は、基板の凹部または穴と半導体装置３００の樹脂部２７とが一致するため、樹脂部２７が凹部または穴に挿入させることで、半導体装置３００の基板への配置が可能となる。一方、誤って他の型の半導体装置３００を基板に配置しようとした場合には、基板の凹部または穴と半導体装置３００の樹脂部２７とが一致しないため、半導体装置３００の基板への配置を行うことができない。これにより、半導体装置３００の基板への誤搭載を抑制することが可能となる。
ここで、樹脂部２７におけるパッケージ１の下面から突出した部分の長さは、１ｍｍ以上あればよい。より好ましい長さは３ｍｍ以上であり、さらに好ましい長さは５ｍｍ以上である。
以上のように、実施の形態３に係る半導体装置３００では、樹脂部２７は、ネジ穴３から下方に突出している。したがって、他の型の半導体装置を基板に配置しようとしても、樹脂部２７の下端が基板の上面と当接するため、配置することができない。この機能と、各々のネジ穴３の開閉状態を用いた半導体装置１００の型名の識別機能とを合わせることで、半導体装置３００の基板への誤搭載をさらに抑制できる。
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ パッケージ、２ リードフレーム、３ ネジ穴、７，１７，２７ 樹脂部、１７ａ 接続部、１００，２００，３００ 半導体装置。

Claims (4)

  1. 基板に搭載される半導体装置であって、
    半導体素子を封止するパッケージと、
    一端部が前記半導体素子と接続され、他端部が前記パッケージの側面から突出するリードフレームと、
    前記パッケージを前記基板に固定可能なように、前記パッケージに形成された複数のネジ穴と、
    複数のネジ穴を塞ぐことが可能な樹脂部と、を備え、
    前記半導体装置の型名は、各々の前記ネジ穴の開閉状態により表される、半導体装置。
  2. 前記樹脂部は、前記パッケージの厚みよりも薄い厚みを有する、請求項１に記載の半導体装置。
  3. 前記樹脂部は、接続部を介して前記ネジ穴に接続される、請求項２に記載の半導体装置。
  4. 前記樹脂部は、前記ネジ穴から下方に突出する、請求項１に記載の半導体装置。
JP2020188457A 2020-11-12 2020-11-12 半導体装置 Active JP7378382B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020188457A JP7378382B2 (ja) 2020-11-12 2020-11-12 半導体装置
US17/471,688 US20220148937A1 (en) 2020-11-12 2021-09-10 Semiconductor device
DE102021127774.4A DE102021127774B4 (de) 2020-11-12 2021-10-26 Halbleitervorrichtung
CN202111305499.3A CN114496991A (zh) 2020-11-12 2021-11-05 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020188457A JP7378382B2 (ja) 2020-11-12 2020-11-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2022077594A JP2022077594A (ja) 2022-05-24
JP7378382B2 true JP7378382B2 (ja) 2023-11-13

Family

ID=81256065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020188457A Active JP7378382B2 (ja) 2020-11-12 2020-11-12 半導体装置

Country Status (4)

Country Link
US (1) US20220148937A1 (ja)
JP (1) JP7378382B2 (ja)
CN (1) CN114496991A (ja)
DE (1) DE102021127774B4 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150722A (ja) 1998-11-13 2000-05-30 Hitachi Maxell Ltd 半導体装置及びこれを用いた積層型半導体装置
JP2002353658A (ja) 2001-05-30 2002-12-06 Matsushita Electric Works Ltd 電子部品の実装方法、および実装構造
US20130334672A1 (en) 2011-04-01 2013-12-19 Fuji Electric Co., Ltd Semiconductor device and manufacturing method thereof
JP6355546B2 (ja) 2014-12-15 2018-07-11 三菱電機株式会社 目標検出装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3557654A (en) * 1968-06-19 1971-01-26 Atlas Bolt And Screw Co The Plastic headed fastener
JPS6355546U (ja) * 1986-09-29 1988-04-14
JPH03215964A (ja) * 1990-01-20 1991-09-20 Mitsubishi Electric Corp 半導体パッケージ及びその装着基板
JPH10256434A (ja) * 1997-03-06 1998-09-25 Nittetsu Semiconductor Kk 半導体パッケージ及びその向きの検査方法
AU8493498A (en) * 1997-07-17 1999-02-10 Paul Akers Screw cover and method
US8558369B2 (en) * 2011-03-25 2013-10-15 Stats Chippac Ltd. Integrated circuit packaging system with interconnects and method of manufacture thereof
WO2016006054A1 (ja) 2014-07-09 2016-01-14 三菱電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150722A (ja) 1998-11-13 2000-05-30 Hitachi Maxell Ltd 半導体装置及びこれを用いた積層型半導体装置
JP2002353658A (ja) 2001-05-30 2002-12-06 Matsushita Electric Works Ltd 電子部品の実装方法、および実装構造
US20130334672A1 (en) 2011-04-01 2013-12-19 Fuji Electric Co., Ltd Semiconductor device and manufacturing method thereof
JP6355546B2 (ja) 2014-12-15 2018-07-11 三菱電機株式会社 目標検出装置

Also Published As

Publication number Publication date
DE102021127774B4 (de) 2023-11-02
DE102021127774A1 (de) 2022-05-12
CN114496991A (zh) 2022-05-13
US20220148937A1 (en) 2022-05-12
JP2022077594A (ja) 2022-05-24

Similar Documents

Publication Publication Date Title
WO2007074965A1 (en) Electrical components and breadboard for electrical circuit study kit
US20070040932A1 (en) Image sensor module
ATE520291T1 (de) Technik zum herstellen von einer umgossenen elektronischen baugruppe
JP2009076454A (ja) 電気コネクタ
US6969266B2 (en) Adapter for connecting a chip and a socker
JP7378382B2 (ja) 半導体装置
US7233496B2 (en) Heat dissipation device including wire clips
TWI466201B (zh) 多尺寸封裝件插座
US20130260607A1 (en) Electronic device with port shield
US20100261389A1 (en) Connection apparatus
JP5168671B2 (ja) コンタクトブロックを備える半導体装置用ソケット
JP2012014919A (ja) ピンヘッダ及び基板モジュール
KR101071743B1 (ko) 전기 커넥터
KR101707679B1 (ko) 카메라 모듈
JPH05152468A (ja) Ｉｃソケツト
US20230178471A1 (en) Semiconductor device
US20060170442A1 (en) Protection devices for integrated circuit boards
JP2002016189A (ja) Ｉｃパッケージ及びｉｃパッケージの製造方法
KR101627869B1 (ko) 하이픽스 보드 검사 장치
KR200203858Y1 (ko) 메모리 모듈의 불량소자 검출 소켓
JPH10112365A (ja) Ｉｃソケット
JP6269350B2 (ja) 集合基板分割用治具
US20130128463A1 (en) Heat sink assembly
JP2006351795A (ja) 絶縁シート
JP3127426U (ja) 取外し式ベアチップモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221128

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231031

R150 Certificate of patent or registration of utility model

Ref document number: 7378382

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150