TWI466201B - 多尺寸封裝件插座 - Google Patents
多尺寸封裝件插座 Download PDFInfo
- Publication number
- TWI466201B TWI466201B TW097145298A TW97145298A TWI466201B TW I466201 B TWI466201 B TW I466201B TW 097145298 A TW097145298 A TW 097145298A TW 97145298 A TW97145298 A TW 97145298A TW I466201 B TWI466201 B TW I466201B
- Authority
- TW
- Taiwan
- Prior art keywords
- chip package
- socket
- semiconductor chip
- structural features
- package substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims description 111
- 239000004065 semiconductor Substances 0.000 claims description 73
- 238000000034 method Methods 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 17
- 239000004020 conductor Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/10—Plug-in assemblages of components, e.g. IC sockets
- H05K7/1015—Plug-in assemblages of components, e.g. IC sockets having exterior leads
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Connecting Device With Holders (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Combinations Of Printed Boards (AREA)
- Manufacturing Of Electrical Connectors (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
本發明大體上係關於半導體處理，而尤係關於半導體晶片插座(socket)和製造該半導體晶片插座之方法。
許多類型之習知半導體晶片係形成為在半導體晶圓上之多個晶粒。於完全處理晶圓後，執行切割操作以分離各晶粒。一些類型之半導體晶粒隨後直接安置於電路板上而不需封裝。然而，其他類型，尤其是處理器晶片，係預定用於一種或另一種之封裝件。
半導體晶片封裝件之一種習知之變化係包含底層基板(substrate)，且一個半導體晶片或多個晶片係安置在該底層基板上。一些習知的設計亦包含蓋子(lid)，該蓋子係放置在半導體晶片上並藉由黏著劑(adhesive)之方式固定至該基板。習知之半導體晶片封裝件之封裝件基板係經設計成與例如連接至一種類型或另一種類型之印刷電路板之插座電性介接。
一種習知之封裝件晶片板插座係由具有界定內部空間之周圍壁的主體所組成，其中，單一尺寸之晶片封裝件基板可以插入於該內部空間中。換言之，特殊的插座設計限用於特殊幾何尺寸之晶片封裝件基板。半導體晶片和其對應之半導體晶片封裝件基板具有非常多種之尺寸。因此，主機板和其他的電路卡製造商必須製造對應的多種不同之尺寸插座以容裝無數的不同晶片封裝件尺寸。若插座能夠接受多種尺寸之晶片封裝件基板，則能夠實現一定之製造效率，且電路卡和電路板供應商必須設計和製造之不同類型之插座之數目將實質減少。
本發明係針對克服或減少一個或多個前述缺點之效應者。
依照本發明之一個態樣，提供一種製造方法，包含：形成插座，該插座具有界定內部空間之周圍壁，該內部空間係經調適成容納第一半導體晶片封裝件基板和第二半導體晶片封裝件基板之任何一者。該第一半導體晶片封裝件基板具有第一尺寸和第一複數個結構特徵，而該第二半導體晶片封裝件基板具有不同於該第一尺寸之第二尺寸和第二複數個結構特徵。針對該插座形成第三複數個結構特徵，該第三複數個結構特徵為可操作成嚙合該第一半導體晶片封裝件基板之第一複數個結構特徵和該第二半導體晶片封裝件基板之第二複數個結構特徵之任何一者，以選擇地使第一半導體晶片封裝件基板能夠位於該內部空間中之第一預先選擇位置，和使第二半導體晶片封裝件基板能夠位於該內部空間中之第二預先選擇位置。
依照本發明之另一個態樣，提供一種製造方法，包含：設置具有界定內部空間之周圍壁的插座，該內部空間係經調適成容納第一半導體晶片封裝件基板和第二半導體晶片封裝件基板之任何一者。該第一半導體晶片封裝件基板具有第一尺寸和第一複數個結構特徵，而該第二半導體晶片封裝件基板具有不同於該第一尺寸之第二尺寸和第二複數個結構特徵。插座具有第三複數個結構特徵，用於插座，而可操作成嚙合該第一半導體晶片封裝件基板之第一複數個結構特徵和該第二半導體晶片封裝件基板之第二複數個結構特徵之任何一者，以選擇地使第一半導體晶片封裝件基板能夠位於該內部空間中之第一預先選擇位置，和使第二半導體晶片封裝件基板能夠位於該內部空間中之第二預先選擇位置。將該插座耦接至印刷電路板，並安置該第一和第二半導體晶片封裝件基板之一者或另一者在該插座中。
依照本發明之另一個態樣，提供一種裝置，包含：插座，該插座具有界定內部空間之周圍壁，該內部空間係經調適成容納第一半導體晶片封裝件基板和第二半導體晶片封裝件基板之任何一者。該第一半導體晶片封裝件基板具有第一尺寸和第一複數個結構特徵，而該第二半導體晶片封裝件基板具有不同於該第一尺寸之第二尺寸和第二複數個結構特徵。插座具有第三複數個結構特徵，可操作成嚙合第一半導體晶片封裝件基板之第一複數個結構特徵和第二半導體晶片封裝件基板之第二複數個結構特徵之任何一者，以選擇地使第一半導體晶片封裝件基板能夠位於該內部空間中之第一預先選擇位置，和使第二半導體晶片封裝件基板能夠位於該內部空間中之第二預先選擇位置。
於以下說明圖式中，出現多於一個圖式中之相同的元件，一般係重複使用元件號碼。茲翻至圖式，尤其是第1圖，其中顯示計算裝置10之示範實施例之分解繪示圖，計算裝置10包含耦接於印刷電路板30之插座20。該插座20係組構成接受多種尺寸之半導體晶片封裝件，該半導體晶片封裝件之二個例子係以分解於插座20外之方式顯示且分別以標記40和50標註。插座20係組構成使得封裝件40和50之一個或另一個可以置於插座20中，如由虛線53或55所暗示。印刷電路板30可以是用於電子系統中之任何種類之印刷電路板，像是例如，主機板、子插件(daughterboard)、電路卡或其他類型之基板。印刷電路板30可以由陶瓷、具充填物之環氧樹脂、塑膠等組構成。藉由多個導電體，譬如集體標記為57之三個示範線跡(trace)，而在印刷電路板30之周圍佈設電源和訊號。可以有大量的此種導體於印刷電路板30上且/或印刷電路板30中。應該了解到，第1圖中僅顯示了部分之印刷電路板30。
半導體晶片封裝件40包含底層基板60和安置在底層基板60之積體電路70。封裝件40可以包含選擇性使用之蓋(optional lid)80，該蓋80係以分解於基板60外之方式顯示。半導體晶片封裝件50相似地包含底層基板90，積體電路100耦接於該底層基板90，以及可以包含視需要選用之蓋110，該蓋110係以分解於基板90外之方式顯示。基板60和90可以是陶瓷或有機物。如果是有機物，則基板60和90可以是如所希望之標準的核心、薄核心、或無核心。半導體晶片70和100可以是用於電子裝置(像是例如，微處理器、圖形處理器、特定應用積體電路、記憶體裝置等)之不同類型電路裝置之任何的混合，以及可以是單一或多核心。視需要，多個晶片可以耦接至各基板60和90。可以使用矽、鍺或其他半導體材料而製造半導體晶片70和100。如果希望，晶片70和100可以製造為絕緣體上半導體(semiconductor-on-insulator)基板。視需要選用的蓋80和110可以是盆形、頂帽形、或其他的設計，並由塑膠、金屬或陶瓷製成。於示範實施例中，蓋80和110可以由具鎳外罩之銅核心組成。
插座20包含具有複數個結構特徵或構件130a、130b、130c、130d和130e之周圍壁120，該等構件向內突出朝向由壁120所圍繞之內部空間140。壁120包含對應且相對突出之複數個結構特徵或構件150a、150b、150c、150d和150e，該等結構特徵或構件係突出至內部空間140中。構件130a、130b、130c、130d和130e以及構件150a、150b、150c、150d和150e被設計成分別嚙合在封裝件40之封裝件基板60上之對應組之結構特徵或凹口(notch)160a、160b、160c、160d和160e以及170a、170b、170c、170d和170e。此外，設計構件130b、130c、和130d以及構件150b、150c、和150d之尺寸和空間係形成為可嚙合積體電路封裝件50之二組對應之複數個結構特徵或凹口180a、180b、和180c以及190a、190b、和190c。於此方式，插座20能夠容裝該封裝件40或封裝件50任一者。
插座20可設有一個或多個開口，於此係顯示有三個開口並被標記為200、210、和220。可設置開口200、210、和220以容裝印刷電路板30之電路結構(未顯示)或用於其他電子需求。插座20可組構成與封裝件基板60和90以各種方式電性互連。可以使用基板柵格陣列、接腳柵格陣列、球柵格陣列、或其他類型之互連架構。於第1圖繪示之示範實施例中，插座20可以組構為基板柵格陣列(land grid array)並因此包含複數個向上突出之導體接腳，為了簡化顯示之目的僅顯示了少數的幾個接腳，並總體地標記為230。可由譬如金、銀、銅、鉑、鎳、他們的混合物等製造接腳230。於示範實施例中，接腳230可由鍍金銅組成。
現在藉由參考第2圖而能夠了解關於封裝件基板90之額外的詳細說明，其中，第2圖為第1圖之取自剖面2-2之剖面圖。應注意的是，因為剖面2-2之位置，第2圖中僅有電路封裝件50可以看到，而於剖面中僅顯示基板90而沒有蓋110。再者，可以看到凹口180a和190a。如上所述，例示實施例被組構為基板柵格陣列而使得描繪於第1圖中之插座20具有複數個向上突出之導體接腳230。為了連接該接腳230，基板90可設置具有複數個插座，其中之幾個係被標記為240。插座240之數目和排列(arrangement)將依存於電路封裝件50之需求以及插座20之導體接腳230之數目和排列而定。
茲亦參照第3圖而可了解插座20和封裝件40和50之額外詳細說明，其中，第3圖為插座20、部分的印刷電路板30和封裝件40和50之上視圖，封裝件40和50係位於鄰接插座20之位置而非位在插座20中。開口200、210、和220散佈在由插座壁120所界定之空間140中。插座20之構件130a、130b、130c、130d、130e、150a、150b、150c、150d和150e可以採用各種不同的組構。於此例示實施例中，構件130b、130c、和130d係組構為半圓形突出，其尺寸係設計成匹配相對應之基板60之半圓形凹口160b、160c、160d和基板90之半圓形凹口180a、180b、和180c。構件150b、150c、和150d相似地組構為半圓形突出，其尺寸係設計成匹配相對應之基板60之半圓形凹口170b、170c、和170d以及基板90之半圓形凹口190a、190b、和190c。當然，突出部130b和130c可以分離達距離X1
，突出部130b和130d可以分離達距離X2
，以及突出部130c和130d可以分離達距離X2
-X1
。凹口160b、160c和160d以及凹口180a、180b和180c可用同樣的間距X1
、X2
和X2
-X1
而有利地形成。突出部150b、150c和150d能以相似的間距設置以匹配封裝件60之凹口170b、170c和170d以及封裝件90之凹口190a、190b和190c之間距。然而，熟悉此項技術者將了解到突出部150b、150c和150d之間之分離距離不須匹配突出部130b、130c和130d之分離距離，只要突出部150b、150c和150d之間距匹配基板60之凹口170b、170c和170d以及基板90之凹口190a、190b和190c之間距即可。
構件130a和130e可以組構為分別具有平坦表面250a和250e的部分的圓形或其它形狀結構。突出部150a和150e可以相似地組構為具有相對向之平坦表面260a和260e之半圓形結構。當將封裝件基板90置在插座20中時，平坦表面250a和260a被設計成嚙合封裝件基板90之邊緣270，而表面250e和260e被設計成嚙合封裝件基板90之相對邊緣280。
為了容裝較大的封裝件基板60，構件130a和150a之邊緣250a和260a被設計成嚙合封裝件60之凹口160a和170a之對應的邊緣300a和310a，而構件130e和170e之邊緣250e和260e被設計成嚙合凹口160e和170e之相對向地面對的邊緣320e和330e。應該了解的是，任何的或所有的構件130a、130b、130c、130d、130e、150a、150b、150c、150d和150e可能製成與周圍壁120分離，而非與周圍壁120整合。此種分離之構件332顯示為於第3圖中插座上的虛線結構。
可以使用各種不同之突出部和凹口之排列以容裝多種尺寸之封裝件基板於同一插座中。製造稍為不對稱排列之一個優點(例如藉由群組四個構件130b、130c和150b與150c在一起，以及僅有二個突出部130d和150d在一起)為此種排列提供容易的方法辨識封裝件基板60相對於插座20之適當的方位而使得安裝者於安裝期間能夠快速並正確地相對於插座20定位基板60或基板90。由各種的突出部130a、130b、130c、130d、130e、150a、150b、150c、150d和150e所提供之另一種功能為提供容易之對準機構，當盒殼(case)可落入插座20中時，幫助基板60或基板90之垂直移動。於是，構件130a、130b、130c、130d、130e、150a、150b、150c、150d和150e使得基板60和90能夠座落於插座20中之各自的預先選擇位置。
插座20可以由各種的電性絕緣材料組成，譬如液晶聚合物、玻璃纖維樹脂材料、眾知的塑膠等。若由塑膠材料構成，則該插座20可以由射出成形、機械加工、或其他眾所皆知的材料成形技術而形成。包含周圍壁120和構件130a、130b、130c、130d、130e、150a、150b、150c、150d和150e之整個插座20可以整體地形成為一單元。視需要地，各種的構件和周圍壁120可以獨立地形成並固定在一起。
於上述揭示之示範實施例中，插座20係具有複數個構件或突出部130a、130b、130c、130d、130e、150a、150b、150c、150d和150e，封裝件40係具有凹口160a、160b、160c、160d、160e、170a、170b、170c、170d、170e，而封裝件50係具有凹口180a、180b、180c、190a、190b、和190d。然而，熟悉此項技術者將了解到可以藉由提供具有複數個結構特徵或凹口之插座和具有對應之複數個向外之結構特徵或構件之封裝件而獲得用於插座以容裝多種尺寸之封裝件基板之相同對準功能。此替代實施例之例子顯示於第4圖中，其為描繪設置於印刷電路板330上之示範插座320之上視圖。為了簡化說明，僅顯示了一部分之印刷電路板330。二個示範晶片封裝件335和337顯示成鄰接插座320。插座320包含界定內部空間350之周圍壁340。插座320可以設有複數個開口360、370和380，該等開口可以組構成像第1和3圖中描繪之開口200、210和220。插座320之周圍壁340可設有複數個凹口390a、390b、390c、390d、390e和390f以及相對向地定位之複數個凹口400a、400b、400c、400d、400e和400f。封裝件335之封裝件基板410可以提供具有對應之複數個突出部或構件420a、420b、420c、420e和420f，該等突出部或構件被設計成嚙合凹口390a、390b、390c、390e和390f，以及另外的複數個突出部430a、430b、430c、430e和430f被設計成嚙合插座320之凹口400a、400b、400c、400e和400f。視需要使用之蓋450亦顯示於封裝件基板410上。半導體晶片封裝件337包含封裝件基板470，而視需要使用之蓋480亦可插入於插座320。關於此方面，封裝件基板470可被設有：複數個突出部490a、490b、490c和490d，該等突出部之尺寸與間隔係被設成使該等突出部嚙合凹口390a、390b、390c和390d；以及相對地定位組之突出部500a、500b、500c和500d，該等突出部之尺寸與間隔係被設成使該等突出部嚙合插座320之凹口400a、400b、400c和400d。關於其他揭示之實施例，插座320之凹口390a、390b、390c、390d、390e、390f、400a、400b、400c、400d、400e和400f之尺寸、數目和排列，和封裝件335之各種構件420a、420b、420c、420e、420f、430a、430b、430c、430e和430f以及封裝件337之構件490a、490b、490c、490d、500a、500b、500c和500d係經受很大的變化。
本文中所揭示之任何的半導體晶片封裝件可以各種方式稍微牢固地固定在文中所揭示之插座上。保持半導體晶片封裝件於多尺寸插座實施例20之機構的示範實施例現在可以藉由參照第5圖而了解，其中，第5圖為定位於印刷電路板30上之插座20之繪示圖。再者，為了簡化顯示之目的，僅顯示了部分之印刷電路板30。插座20設有可樞轉之框架520，該框架520藉由樞轉銷(pivot pin)530之方式而樞轉地耦接至插座20或至印刷電路板30。框架520可操作成繞著樞轉銷530樞轉並經由弧形540擺動以從第4圖中所示之開啟位置樞轉至關閉位置，於該關閉位置，框架520係落座於插座20之周圍壁120和晶片封裝件(譬如第1和3圖中所示封裝件40或50)之一些部分上。槓桿(lever)550藉由一對塊體560和570以樞轉方式安置在插座20或印刷電路板30其中一者，並可操作成擺動經過弧形575。槓桿550具有構件580，其被設計成當框架520落座於插座20上且槓桿550被向下樞轉朝向印刷電路板30並藉由夾鉗(clip)600保持於定位時，嚙合加固框架520之唇口(lip)590。
任何經揭示之插座實施例可以放置在計算系統中。示範計算系統610顯示於第5圖中，並且可以組成個人電腦、伺服器、移動式計算裝置、或一些其他的計算系統。
熟悉此項技術者將了解到，於基板和/或插座上協作之凹口和構件能夠採取各種的形狀。現在轉移注意到第6圖，其為具有構件625之零件620和具有半圓形凹口635之零件630之小部分之上視圖。零件620之構件625嚙合於零件630之凹口635。零件620可以是封裝件基板或插座，而零件630可以是相對者，也就是，插座或封裝件基板。可以使用例如能夠在一片多封裝件基板中鑽出圓形孔之鑽孔工具而容易製造半圓形凹口組構。鑽好該孔後，可將該片多封裝件基板沿著孔之中點予以分開以產生凹口635。
雖然本發明可容易作各種之修飾和替代形式，在此係藉由圖式中之範例顯示及詳細說明本發明之特定實施例。然而，應瞭解到，此處特定實施例之圖式及詳細說明並不欲用來限制本發明為所揭示之特定形式。反之，本發明係涵蓋所有落於如下述所附申請專利範圍所界定之本發明之精神和範圍內之修飾、等效和替代內容。
10．．．計算裝置
20、240、320．．．插座
30、330．．．印刷電路板
40、50．．．半導體晶片封裝件
53、55．．．虛線
57．．．線跡
60、90．．．底層基板(封裝件基板)
70、100．．．積體電路
80、110、450、480．．．蓋
120、340．．．周圍壁
130a、130b、130c、130d、130e、150a、150b、150c、150d、150e．．．構件
140、350．．．內部空間
160a、160b、160c、160d、160e、170a、170b、170c、170d、170e、200、210、220．．．結構特徵或凹口
180a、180b、180c、190a、190b、190c、360、370、380．．．開口
230．．．接腳
250a、250e、260a、260e．．．平坦表面
270、280、300a、310a、320e、330e．．．邊緣
332．．．分離之構件
335、337．．．晶片封裝件
390a、390b、390c、390d、390e、390f、400a、400b、400c、400d、400e、400f、635．．．凹口
410、470．．．封裝件基板
420a、420b、420c、420e、420f．．．突出部或構件
430a、430b、430c、430e、430f、490a、490b、490c、490d、500a、500b、500c、500d．．．突出部
520．．．框架
530．．．樞轉梢
550．．．槓桿
560、570．．．塊體
575．．．弧形
580、625．．．構件
590．．．唇部
600．．．夾鉗
610．．．計算系統
620、630．．．零件
依於閱讀上述之詳細說明，和參照圖式，本發明之上述和其他優點將變成很清楚，其中：
第1圖為包含耦接至印刷電路板之插座之計算裝置之示範實施例的分解繪示圖；
第2圖為第1圖取自剖面2-2之剖面圖；
第3圖為描繪於第1圖中插座和印刷電路板之上視圖；
第4圖為插座和印刷電路板之替代示範實施例之上視圖；
第5圖為具有夾緊機構、印刷電路板和計算系統之示範插座之繪示圖；以及
第6圖為基板和插座上之共同作用之缺口與構件之替代示範例的上視圖。
10．．．計算裝置
20．．．插座
30．．．印刷電路板
40、50．．．半導體晶片封裝件
53、55．．．虛線
57．．．線跡
60、90．．．底層基板(封裝件基板)
70、100．．．積體電路
80、110．．．蓋
120．．．周圍壁
130a、130b、130c、130d、130e、150a、150b、150c、150d、150e．．．構件
160a、160b、160c、160d、160e、170a、170b、170c、170d、170e、200、210、220．．．結構特徵或凹口
180a、180b、180c、190a、190b、190c．．．開口
230．．．接腳
240．．．插座
Claims (14)
- 一種製造半導體裝置之方法，包括：形成插座，該插座具有界定內部空間之周圍壁，該內部空間係經調適成容納第一半導體晶片封裝件基板和第二半導體晶片封裝件基板之任何一者，該第一半導體晶片封裝件基板具有第一尺寸和第一複數個結構特徵，該第二半導體晶片封裝件基板具有不同於該第一尺寸之第二尺寸和第二複數個結構特徵；以及對於該插座形成第三複數個結構特徵，該等第三複數個結構特徵可操作成嚙合該第一半導體晶片封裝件基板之該第一複數個結構特徵和該第二半導體晶片封裝件基板之該第二複數個結構特徵之任何一者，以選擇地使該第一半導體晶片封裝件基板能夠位於該內部空間中之第一預先選擇位置，和使該第二半導體晶片封裝件基板能夠位於該內部空間中之第二預先選擇位置。
- 如申請專利範圍第1項之方法，包括耦接印刷電路板至該插座。
- 如申請專利範圍第1項之方法，包括放置該插座於計算系統中。
- 如申請專利範圍第1項之方法，其中，該第一和第二複數個結構特徵包括第一和第二複數個凹口，形成該第三複數個結構特徵係包括形成突伸入該內部空間中之複數個構件。
- 如申請專利範圍第1項之方法，其中，該第三複數個結 構特徵與該周圍壁一體地形成。
- 如申請專利範圍第1項之方法，其中，該第一複數個結構特徵包括從該第一半導體晶片封裝件基板突伸離開之複數個構件，該第二複數個結構特徵包括從該第二半導體晶片封裝件基板突伸離開之複數個構件，而形成該第三複數個結構特徵係包括於該周圍壁中形成複數個凹口。
- 如申請專利範圍第1項之方法，包括形成互連系統以電性介接該插座與該第一和第二半導體晶片封裝件基板之任何一者。
- 如申請專利範圍第7項之方法，其中，形成該互連系統係包括形成基板柵格陣列。
- 一種製造半導體裝置之方法，包括：設置具有界定內部空間之周圍壁的插座，該內部空間係經調適成容納第一半導體晶片封裝件基板和第二半導體晶片封裝件基板之任何一者，該第一半導體晶片封裝件基板具有第一尺寸和第一複數個結構特徵，該第二半導體晶片封裝件基板具有不同於該第一尺寸之第二尺寸和第二複數個結構特徵，該插座具有第三複數個結構特徵，用於該插座，而可操作成嚙合該第一半導體晶片封裝件基板之該第一複數個結構特徵和該第二半導體晶片封裝件基板之該第二複數個結構特徵之任何一者，以選擇地使該第一半導體晶片封裝件基板能夠位於該內部空間中之第一預先選擇位置，和使該第二半導 體晶片封裝件基板能夠位於該內部空間中之第二預先選擇位置；將該插座耦接至印刷電路板；以及安置該第一和第二半導體晶片封裝件基板之一者或另一者在該插座中。
- 如申請專利範圍第9項之方法，包括放置該插座於計算系統中。
- 如申請專利範圍第9項之方法，其中，該第一和第二複數個結構特徵包括第一和第二複數個凹口，設置具有該第三複數個結構特徵之該插座係包括設置具有複數個突伸入該內部空間中的構件之插座。
- 如申請專利範圍第9項之方法，其中，該第一複數個結構特徵包括從該第一半導體晶片封裝件基板突伸離開之複數個構件，該第二複數個結構特徵包括從該第二半導體晶片封裝件基板突伸離開之複數個構件，而設置具有該第三複數個結構特徵之該插座包括設置於該周圍壁中具有複數個凹口之插座。
- 如申請專利範圍第9項之方法，包括形成互連系統以電性介接該插座與該第一和第二半導體晶片封裝件基板之任何一者。
- 如申請專利範圍第13項之方法，其中，形成該互連系統係包括形成基板柵格陣列。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/944,625 US7955892B2 (en) | 2007-11-25 | 2007-11-25 | Multiple size package socket |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200939365A TW200939365A (en) | 2009-09-16 |
| TWI466201B true TWI466201B (zh) | 2014-12-21 |
Family
ID=40419066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097145298A TWI466201B (zh) | 2007-11-25 | 2008-11-24 | 多尺寸封裝件插座 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7955892B2 (zh) |
| JP (1) | JP2011504646A (zh) |
| KR (1) | KR101193230B1 (zh) |
| CN (1) | CN101919321B (zh) |
| DE (1) | DE112008003191T5 (zh) |
| GB (1) | GB2467473A (zh) |
| TW (1) | TWI466201B (zh) |
| WO (1) | WO2009067238A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110099556A (ko) * | 2010-03-02 | 2011-09-08 | 삼성전자주식회사 | 반도체 패키지 테스트장치 |
| US8680670B2 (en) * | 2010-10-22 | 2014-03-25 | International Business Machines Corporation | Multi-chip module system with removable socketed modules |
| DE102011015815B4 (de) * | 2011-04-01 | 2014-02-13 | Yamaichi Electronics Deutschland Gmbh | Testkontaktor mit veränderlicher Bauteilaufnahme, Verwendung und Verfahren |
| US10439313B2 (en) * | 2016-12-05 | 2019-10-08 | Texas Instruments Incorporated | Integrated circuit (IC) chip socket |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW554586B (en) * | 2002-07-23 | 2003-09-21 | Nanya Technology Corp | Socket of chip scale package |
| CN1666339A (zh) * | 2002-05-29 | 2005-09-07 | 英特尔公司 | 大功率矩栅阵列封装和插座 |
| TW200642178A (en) * | 2005-02-09 | 2006-12-01 | Tyco Electronics Corp | Socket connector with inspection datum windows |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4620632A (en) | 1984-12-21 | 1986-11-04 | Alemanni James C | Carriers for pin grid array |
| JP2583696B2 (ja) * | 1991-08-02 | 1997-02-19 | 三菱電機株式会社 | Ｉｃソケット |
| US5493237A (en) * | 1994-05-27 | 1996-02-20 | The Whitaker Corporation | Integrated circuit chip testing apparatus |
| US5702256A (en) | 1995-12-28 | 1997-12-30 | Intel Corporation | Land grid array socket for use with integrated circuit modules of different sizes including modules which are larger than the socket |
| US6065986A (en) * | 1998-12-11 | 2000-05-23 | Mitsubishi Denki Kabushiki Kaisha | Socket for semiconductor device |
| US6890798B2 (en) * | 1999-06-08 | 2005-05-10 | Intel Corporation | Stacked chip packaging |
| KR100351052B1 (ko) * | 2000-03-30 | 2002-09-05 | 삼성전자 주식회사 | 패키지 가이더가 있는 반도체 패키지 가공용 로더 및 그사용방법 |
| US6407566B1 (en) * | 2000-04-06 | 2002-06-18 | Micron Technology, Inc. | Test module for multi-chip module simulation testing of integrated circuit packages |
| WO2002023203A1 (en) | 2000-09-14 | 2002-03-21 | Raytheon Company | Electronic device test socket |
| US6803650B2 (en) * | 2001-02-23 | 2004-10-12 | Silicon Bandwidth Inc. | Semiconductor die package having mesh power and ground planes |
| US6677770B2 (en) * | 2001-07-17 | 2004-01-13 | Infineon Technologies | Programmable test socket |
| US6485321B1 (en) | 2002-02-06 | 2002-11-26 | Tyco Electronics Corporation | Socket for pin grid array package |
| TW531821B (en) * | 2002-02-08 | 2003-05-11 | Ultratera Corp | Fixture for use in test of semiconductor package and process with use of the same |
| JP4116851B2 (ja) * | 2002-09-19 | 2008-07-09 | 富士通株式会社 | 電子部品の処理方法及び電子部品用治具 |
| US7108517B2 (en) * | 2004-09-27 | 2006-09-19 | Wells-Cti, Llc | Multi-site chip carrier and method |
| US7108535B1 (en) * | 2005-07-12 | 2006-09-19 | Spansion, Llc | Integrated circuit test socket |
| US7195493B1 (en) * | 2006-07-03 | 2007-03-27 | Hon Hai Precision Ind. Co., Ltd. | Land grid array socket connector with location members |
| US7604486B2 (en) * | 2006-12-21 | 2009-10-20 | Intel Corporation | Lateral force countering load mechanism for LGA sockets |
-
2007
- 2007-11-25 US US11/944,625 patent/US7955892B2/en not_active Expired - Fee Related
-
2008
- 2008-11-21 CN CN2008801173250A patent/CN101919321B/zh not_active Expired - Fee Related
- 2008-11-21 WO PCT/US2008/012981 patent/WO2009067238A1/en active Application Filing
- 2008-11-21 DE DE112008003191T patent/DE112008003191T5/de not_active Withdrawn
- 2008-11-21 KR KR1020107013429A patent/KR101193230B1/ko not_active IP Right Cessation
- 2008-11-21 GB GB1007537A patent/GB2467473A/en not_active Withdrawn
- 2008-11-21 JP JP2010534967A patent/JP2011504646A/ja active Pending
- 2008-11-24 TW TW097145298A patent/TWI466201B/zh not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1666339A (zh) * | 2002-05-29 | 2005-09-07 | 英特尔公司 | 大功率矩栅阵列封装和插座 |
| TW554586B (en) * | 2002-07-23 | 2003-09-21 | Nanya Technology Corp | Socket of chip scale package |
| TW200642178A (en) * | 2005-02-09 | 2006-12-01 | Tyco Electronics Corp | Socket connector with inspection datum windows |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101193230B1 (ko) | 2012-10-19 |
| US7955892B2 (en) | 2011-06-07 |
| GB201007537D0 (en) | 2010-06-23 |
| CN101919321A (zh) | 2010-12-15 |
| KR20100097169A (ko) | 2010-09-02 |
| US20090134511A1 (en) | 2009-05-28 |
| WO2009067238A1 (en) | 2009-05-28 |
| JP2011504646A (ja) | 2011-02-10 |
| GB2467473A (en) | 2010-08-04 |
| TW200939365A (en) | 2009-09-16 |
| CN101919321B (zh) | 2013-06-05 |
| DE112008003191T5 (de) | 2010-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8905765B2 (en) | Self loading electrical connector and the assembing method thereof | |
| CN101273675B (zh) | 提供构造触点区域的插槽、方法和处理系统 | |
| TWI466201B (zh) | 多尺寸封裝件插座 | |
| US5978229A (en) | Circuit board | |
| TWI510160B (zh) | 電子設備 | |
| US8837162B2 (en) | Circuit board socket with support structure | |
| JP2006222084A (ja) | ソケットコネクタ | |
| US20140015145A1 (en) | Multi-chip package and method of manufacturing the same | |
| US5702256A (en) | Land grid array socket for use with integrated circuit modules of different sizes including modules which are larger than the socket | |
| US7484968B2 (en) | Socket for an electrical tester | |
| US8938876B2 (en) | Method of mounting a circuit board | |
| US7347707B2 (en) | Electrical connector | |
| US6648204B2 (en) | Alignment weight for floating pin field design | |
| US20090194872A1 (en) | Depopulating integrated circuit package ball locations to enable improved edge clearance in shipping tray | |
| US8425246B1 (en) | Low profile semiconductor device socket | |
| US20060044770A1 (en) | Socket | |
| US10529688B1 (en) | Integrated circuit device system with elevated configuration and method of manufacture thereof | |
| JP5276430B2 (ja) | 電気部品用ソケット | |
| US8221133B2 (en) | Electrical connector assembly for retaining multiple processing units | |
| JP2007109520A (ja) | Ｉｃソケットセット | |
| KR20140002790U (ko) | 반도체 소자 테스트용 인서트 조립체 | |
| KR101046177B1 (ko) | 인쇄회로기판 적재용 가변박스 | |
| JPH0226098A (ja) | 半導体装置 | |
| KR200171774Y1 (ko) | 반도체 패키지 운반용 캐리어 | |
| KR200171098Y1 (ko) | 반도체 패키지 수납용 트레이 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |