CN101919321B - 多尺寸封装件插座 - Google Patents
多尺寸封装件插座 Download PDFInfo
- Publication number
- CN101919321B CN101919321B CN2008801173250A CN200880117325A CN101919321B CN 101919321 B CN101919321 B CN 101919321B CN 2008801173250 A CN2008801173250 A CN 2008801173250A CN 200880117325 A CN200880117325 A CN 200880117325A CN 101919321 B CN101919321 B CN 101919321B
- Authority
- CN
- China
- Prior art keywords
- semiconductor chip
- chip package
- package substrate
- socket
- architectural feature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims abstract description 118
- 239000004065 semiconductor Substances 0.000 claims abstract description 88
- 238000000034 method Methods 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 description 37
- 238000007373 indentation Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000011093 chipboard Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/10—Plug-in assemblages of components, e.g. IC sockets
- H05K7/1015—Plug-in assemblages of components, e.g. IC sockets having exterior leads
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Connecting Device With Holders (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Combinations Of Printed Boards (AREA)
- Manufacturing Of Electrical Connectors (AREA)
Abstract
本发明揭示用于多尺寸芯片封装件基板(40、335)(50、337)之各种插座(20、320)。于一个态样中，提供一种装置，包含插座(20、320)，该插座具有界定内部空间(140、350)的周围壁(120、340)，该内部空间适于容纳第一半导体芯片封装件基板(40、335)和第二半导体芯片封装件基板(50、337)的任何一个。该第一半导体芯片封装件基板(40、335)具有第一尺寸和第一多个结构特征(160a、420a)，而该第二半导体芯片封装件基板(50、337)具有不同于该第一尺寸的第二尺寸和第二多个结构特征(180a、490a)。插座(20、320)具有第三多个结构特征(130a、130b、390a)，可操作成啮合半导体芯片封装件基板的任何一个之结构特征，以选择性地使第一半导体芯片封装件基板(40、335)能够位于该内部空间(140、350)中的第一预先选择位置，和使第二半导体芯片封装件基板(50、337)能够位于该内部空间(140、350)中的第二预先选择位置。
Description
技术领域
本发明大体上系关于半导体处理，而尤系关于半导体芯片插座(socket)和制造该半导体芯片插座之方法。
背景技术
许多类型之习知半导体芯片系形成为在半导体晶圆上之多个晶粒。于完全处理晶圆后，执行切割操作以分离各晶粒。一些类型之半导体晶粒随后直接安置于电路板上而不需封装。然而，其它类型，尤其是处理器芯片，系预定用于一种或另一种之封装件。
半导体芯片封装件之一种习知之变化系包含底层基板(substrate)，且一个半导体芯片或多个芯片系安置在该底层基板上。一些习知的设计亦包含盖子(lid)，该盖子系放置在半导体芯片上并藉由黏着剂(adhesive)之方式固定至该基板。习知之半导体芯片封装件之封装件基板系经设计成与例如连接至一种类型或另一种类型之印刷电路板的插座电性介接。
一种习知之封装件芯片板插座系由具有界定内部空间的周围壁的主体所组成，其中，单一尺寸的芯片封装件基板可以插入于该内部空间中。换言之，特殊的插座设计限用于特殊几何尺寸的芯片封装件基板。半导体芯片和其对应之半导体芯片封装件基板具有非常多种之尺寸。因此，主机板和其它的电路卡制造商必须制造对应的多种不同之尺寸插座以容装无数的不同芯片封装件尺寸。若插座能够接受多种尺寸的芯片封装件基板，则能够实现一定之制造效率，且电路卡和电路板供货商必须设计和制造之不同类型的插座之数目将实质减少。
本发明系针对克服或减少一个或多个前述缺点之效应者。
发明内容
依照本发明之一个态样，提供一种制造方法，包含：形成插座，该插座具有界定内部空间的周围壁，该内部空间适于容纳第一半导体芯片封装件基板和第二半导体芯片封装件基板的任何一个。该第一半导体芯片封装件基板具有第一尺寸和第一多个结构特征，而该第二半导体芯片封装件基板具有不同于该第一尺寸的第二尺寸和第二多个结构特征。针对该插座形成第三多个结构特征，该第三多个结构特征为可操作成啮合该第一半导体芯片封装件基板的第一多个结构特征和该第二半导体芯片封装件基板的第二多个结构特征的任何一个，以选择性地使第一半导体芯片封装件基板能够位于该内部空间中的第一预先选择位置，和使第二半导体芯片封装件基板能够位于该内部空间中的第二预先选择位置。
依照本发明之另一个态样，提供一种制造方法，包含：设置具有界定内部空间的周围壁的插座，该内部空间适于容纳第一半导体芯片封装件基板和第二半导体芯片封装件基板的任何一个。该第一半导体芯片封装件基板具有第一尺寸和第一多个结构特征，而该第二半导体芯片封装件基板具有不同于该第一尺寸的第二尺寸和第二多个结构特征。插座具有第三多个结构特征，用于插座，而可操作成啮合该第一半导体芯片封装件基板的第一多个结构特征和该第二半导体芯片封装件基板的第二多个结构特征的任何一个，以选择性地使第一半导体芯片封装件基板能够位于该内部空间中的第一预先选择位置，和使第二半导体芯片封装件基板能够位于该内部空间中的第二预先选择位置。将该插座耦接至印刷电路板，并安置该第一和第二半导体芯片封装件基板之一个或另一个在该插座中。
依照本发明之另一个态样，提供一种装置，包含：插座，该插座具有界定内部空间的周围壁，该内部空间适于容纳第一半导体芯片封装件基板和第二半导体芯片封装件基板的任何一个。该第一半导体芯片封装件基板具有第一尺寸和第一多个结构特征，而该第二半导体芯片封装件基板具有不同于该第一尺寸的第二尺寸和第二多个结构特征。插座具有第三多个结构特征，可操作成啮合第一半导体芯片封装件基板的第一多个结构特征和第二半导体芯片封装件基板的第二多个结构特征的任何一个，以选择性地使第一半导体芯片封装件基板能够位于该内部空间中的第一预先选择位置，和使第二半导体芯片封装件基板能够位于该内部空间中的第二预先选择位置。
附图说明
依于阅读上述之详细说明，和参照图式，本发明之上述和其它优点将变成很清楚，其中：
图1为包含耦接至印刷电路板的插座之计算装置之示范实施例的分解绘示图；
图2为图1取自剖面2-2之剖面图；
图3为描绘于图1中插座和印刷电路板之上视图；
图4为插座和印刷电路板之替代示范实施例之上视图；
图5为具有夹紧机构、印刷电路板和计算系统之示范插座之绘示图；以及
图6为基板和插座上之共同作用之缺口与构件之替代示范例的上视图。
具体实施方式
于以下说明图式中，出现多于一个图式中之相同的组件，一般系重复使用组件号码。兹翻至图式，尤其是图1，其中显示计算装置10之示范实施例之分解绘示图，计算装置10包含耦接于印刷电路板30的插座20。该插座20系组构成接受多种尺寸的半导体芯片封装件，该半导体芯片封装件之二个例子系以分解于插座20外之方式显示且分别以标记40和50标注。插座20系组构成使得封装件40和50之一个或另一个可以置于插座20中，如由虚线53或55所暗示。印刷电路板30可以是用于电子系统中的任何种类之印刷电路板，像是例如，主机板、子插件(daughterboard)、电路卡或其它类型之基板。印刷电路板30可以由陶瓷、具充填物之环氧树脂、塑料等组构成。藉由多个导电体，譬如集体标记为57之三个示范线迹(trace)，而在印刷电路板30的周围布设电源和讯号。可以有大量的此种导体于印刷电路板30上且/或印刷电路板30中。应该了解到，图1中仅显示了部分之印刷电路板30。
半导体芯片封装件40包含底层基板60和安置在底层基板60之集成电路70。封装件40可以包含选择性使用之盖(optional lid)80，该盖80系以分解于基板60外之方式显示。半导体芯片封装件50相似地包含底层基板90，集成电路100耦接于该底层基板90，以及可以包含视需要选用之盖110，该盖110系以分解于基板90外之方式显示。基板60和90可以是陶瓷或有机物。如果是有机物，则基板60和90可以是如所希望之标准的核心、薄核心、或无核心。半导体芯片70和100可以是用于电子装置(像是例如，微处理器、图形处理器、特定应用集成电路、内存装置等)之不同类型电路装置的任何的混合，以及可以是单一或多核心。视需要，多个芯片可以耦接至各基板60和90。可以使用硅、锗或其它半导体材料而制造半导体芯片70和100。如果希望，芯片70和100可以制造为绝缘体上半导体(semiconductor-on-insulator)基板。视需要选用的盖80和110可以是盆形、顶帽形、或其它的设计，并由塑料、金属或陶瓷制成。于示范实施例中，盖80和110可以由具镍外罩之铜核心组成。
插座20包含具有多个结构特征或构件130a、130b、130c、130d和130e的周围壁120，该等构件向内突出朝向由壁120所围绕之内部空间140。壁120包含对应且相对突出的多个结构特征或构件150a、150b、150c、150d和150e，该等结构特征或构件系突出至内部空间140中。构件130a、130b、130c、130d和130e以及构件150a、150b、150c、150d和150e被设计成分别啮合在封装件40之封装件基板60上之对应组之结构特征或凹口(notch)160a、160b、160c、160d和160e以及170a、170b、170c、170d和170e。此外，设计构件130b、130c、和130d以及构件150b、150c、和150d之尺寸和空间系形成为可啮合集成电路封装件50之二组对应的多个结构特征或凹口180a、180b、和180c以及190a、190b、和190c。于此方式，插座20能够容装该封装件40或封装件50任一个。
插座20可设有一个或多个开口，于此系显示有三个开口并被标记为200、210、和220。可设置开口200、210、和220以容装印刷电路板30之电路结构(未显示)或用于其它电子需求。插座20可组构成与封装件基板60和90以各种方式电性互连。可以使用基板栅格数组、接脚栅格数组、球栅格数组、或其它类型之互连架构。于图1绘示之示范实施例中，插座20可以组构为基板栅格数组(land grid array)并因此包含多个向上突出之导体接脚，为了简化显示之目的仅显示了少数的几个接脚，并总体地标记为230。可由譬如金、银、铜、铂、镍、他们的混合物等制造接脚230。于示范实施例中，接脚230可由镀金铜组成。
现在藉由参考图2而能够了解关于封装件基板90之额外的详细说明，其中，图2为图1之取自剖面2-2之剖面图。应注意的是，因为剖面2-2之位置，图2中仅有电路封装件50可以看到，而于剖面中仅显示基板90而没有盖110。再者，可以看到凹口180a和190a。如上所述，例示实施例被组构为基板栅格数组而使得描绘于图1中的插座20具有多个向上突出之导体接脚230。为了连接该接脚230，基板90可设置具有多个插座，其中之几个系被标记为240。插座240之数目和排列(arrangement)将依存于电路封装件50之需求以及插座20之导体接脚230之数目和排列而定。
兹亦参照图3而可了解插座20和封装件40和50之额外详细说明，其中，图3为插座20、部分的印刷电路板30和封装件40和50之上视图，封装件40和50系位于邻接插座20之位置而非位在插座20中。开口200、210、和220散布在由插座壁120所界定之空间140中。插座20的构件130a、130b、130c、130d、130e、150a、150b、150c、150d和150e可以采用各种不同的组构。于此例示实施例中，构件130b、130c、和130d系组构为半圆形突出，其尺寸系设计成匹配相对应之基板60之半圆形凹口160b、160c、160d和基板90之半圆形凹口180a、180b、和180c。构件150b、150c、和150d相似地组构为半圆形突出，其尺寸系设计成匹配相对应之基板60之半圆形凹口170b、170c、和170d以及基板90之半圆形凹口190a、190b、和190c。当然，突出部130b和130c可以分离达距离X1，突出部130b和130d可以分离达距离X2，以及突出部130c和130d可以分离达距离X2-X1。凹口160b、160c和160d以及凹口180a、180b和180c可用同样的间距X1、X2和X2-X1而有利地形成。突出部150b、150c和150d能以相似的间距设置以匹配封装件60之凹口170b、170c和170d以及封装件90之凹口190a、190b和190c之间距。然而，熟悉此项技术者将了解到突出部150b、150c和150d之间之分离距离不须匹配突出部130b、130c和130d之分离距离，只要突出部150b、150c和150d之间距匹配基板60之凹口170b、170c和170d以及基板90之凹口190a、190b和190c之间距即可。
构件130a和130e可以组构为分别具有平坦表面250a和250e的部分的圆形或其它形状结构。突出部150a和150e可以相似地组构为具有相对向之平坦表面260a和260e之半圆形结构。当将封装件基板90置在插座20中时，平坦表面250a和260a被设计成啮合封装件基板90之边缘270，而表面250e和260e被设计成啮合封装件基板90之相对边缘280。
为了容装较大的封装件基板60，构件130a和150a之边缘250a和260a被设计成啮合封装件60之凹口160a和170a之对应的边缘300a和310a，而构件130e和170e之边缘250e和260e被设计成啮合凹口160e和170e之相对向地面对的边缘320e和330e。应该了解的是，任何的或所有的构件130a、130b、130c、130d、130e、150a、150b、150c、150d和150e可能制成与周围壁120分离，而非与周围壁120整合。此种分离的构件332显示为于图3中插座上的虚线结构。
可以使用各种不同之突出部和凹口之排列以容装多种尺寸的封装件基板于同一插座中。制造稍为不对称排列之一个优点(例如藉由群组四个构件130b、130c和150b与150c在一起，以及仅有二个突出部130d和150d在一起)为此种排列提供容易的方法辨识封装件基板60相对于插座20之适当的方位而使得安装者于安装期间能够快速并正确地相对于插座20定位基板60或基板90。由各种的突出部130a、130b、130c、130d、130e、150a、150b、150c、150d和150e所提供之另一种功能为提供容易之对准机构，当盒壳(case)可落入插座20中时，帮助基板60或基板90之垂直移动。于是，构件130a、130b、130c、130d、130e、150a、150b、150c、150d和150e使得基板60和90能够座落于插座20中之各自的预先选择位置。
插座20可以由各种的电性绝缘材料组成，譬如液晶聚合物、玻璃纤维树脂材料、众知的塑料等。若由塑料材料构成，则该插座20可以由射出成形、机械加工、或其它众所皆知的材料成形技术而形成。包含周围壁120和构件130a、130b、130c、130d、130e、150a、150b、150c、150d和150e之整个插座20可以整体地形成为一单元。视需要地，各种的构件和周围壁120可以独立地形成并固定在一起。
于上述揭示之示范实施例中，插座20系具有多个构件或突出部130a、130b、130c、130d、130e、150a、150b、150c、150d和150e，封装件40系具有凹口160a、160b、160c、160d、160e、170a、170b、170c、170d、170e，而封装件50系具有凹口180a、180b、180c、190a、190b、和190d。然而，熟悉此项技术者将了解到可以藉由提供具有多个结构特征或凹口的插座和具有对应的多个向外之结构特征或构件之封装件而获得用于插座以容装多种尺寸的封装件基板之相同对准功能。此替代实施例之例子显示于图4中，其为描绘设置于印刷电路板330上之示范插座320之上视图。为了简化说明，仅显示了一部分之印刷电路板330。二个示范芯片封装件335和337显示成邻接插座320。插座320包含界定内部空间350的周围壁340。插座320可以设有多个开口360、370和380，该等开口可以组构成像图1和图3中描绘之开口200、210和220。插座320的周围壁340可设有多个凹口390a、390b、390c、390d、390e和390f以及相对向地定位的多个凹口400a、400b、400c、400d、400e和400f。封装件335之封装件基板410可以提供具有对应的多个突出部或构件420a、420b、420c、420e和420f，该等突出部或构件被设计成啮合凹口390a、390b、390c、390e和390f，以及另外的多个突出部430a、430b、430c、430e和430f被设计成啮合插座320之凹口400a、400b、400c、400e和400f。视需要使用之盖450亦显示于封装件基板410上。半导体芯片封装件337包含封装件基板470，而视需要使用之盖480亦可插入于插座320。关于此方面，封装件基板470可被设有：多个突出部490a、490b、490c和490d，该等突出部之尺寸与间隔系被设成使该等突出部啮合凹口390a、390b、390c和390d；以及相对地定位组之突出部500a、500b、500c和500d，该等突出部之尺寸与间隔系被设成使该等突出部啮合插座320之凹口400a、400b、400c和400d。关于其它揭示之实施例，插座320之凹口390a、390b、390c、390d、390e、390f、400a、400b、400c、400d、400e和400f之尺寸、数目和排列，和封装件335之各种构件420a、420b、420c、420e、420f、430a、430b、430c、430e和430f以及封装件337的构件490a、490b、490c、490d、500a、500b、500c和500d系经受很大的变化。
本文中所揭示的任何的半导体芯片封装件可以各种方式稍微牢固地固定在文中所揭示的插座上。保持半导体芯片封装件于多尺寸插座实施例20之机构的示范实施例现在可以藉由参照图5而了解，其中，图5为定位于印刷电路板30上的插座20之绘示图。再者，为了简化显示之目的，仅显示了部分之印刷电路板30。插座20设有可枢转之框架520，该框架520藉由枢转销(pivot pin)530之方式而枢转地耦接至插座20或至印刷电路板30。框架520可操作成绕着枢转销530枢转并经由弧形540摆动以从图4中所示之开启位置枢转至关闭位置，于该关闭位置，框架520系落座于插座20的周围壁120和芯片封装件(譬如图1和图3中所示封装件40或50)之一些部分上。杠杆(lever)550藉由一对块体560和570以枢转方式安置在插座20或印刷电路板30其中一个，并可操作成摆动经过弧形575。杠杆550具有构件580，其被设计成当框架520落座于插座20上且杠杆550被向下枢转朝向印刷电路板30并藉由夹钳(clip)600保持于定位时，啮合加固框架520之唇口(lip)590。
任何经揭示的插座实施例可以放置在计算系统中。示范计算系统610显示于图5中，并且可以组成个人计算机、服务器、移动式计算装置、或一些其它的计算系统。
熟悉此项技术者将了解到，于基板和/或插座上协作之凹口和构件能够采取各种的形状。现在转移注意到图6，其为具有构件625之零件620和具有半圆形凹口635之零件630之小部分之上视图。零件620的构件625啮合于零件630之凹口635。零件620可以是封装件基板或插座，而零件630可以是相对者，也就是，插座或封装件基板。可以使用例如能够在一片多封装件基板中钻出圆形孔之钻孔工具而容易制造半圆形凹口组构。钻好该孔后，可将该片多封装件基板沿着孔之中点予以分开以产生凹口635。
虽然本发明可容易作各种之修饰和替代形式，在此系藉由图式中之范例显示及详细说明本发明之特定实施例。然而，应暸解到，此处特定实施例之图式及详细说明并不欲用来限制本发明为所揭示之特定形式。反之，本发明系涵盖所有落于如下述所附申请专利范围所界定之本发明之精神和范围内之修饰、等效和替代内容。
Claims (11)
1.一种制造半导体装置的方法，包括：
形成插座(20、320)，该插座具有界定了内部空间(140、350)的周围壁(120、340)，该内部空间适于容纳第一半导体芯片封装件基板(40、335)和第二半导体芯片封装件基板(50、337)中的任何一个，该第一半导体芯片封装件基板(40、335)具有第一尺寸和第一多个结构特征(160a、420a)，该第二半导体芯片封装件基板(50、337)具有不同于该第一尺寸的第二尺寸和第二多个结构特征(180a、490a)；以及
对于该插座(20、320)形成第三多个结构特征(130a、130b、390a)，该第三多个结构特征可操作成啮合该第一半导体芯片封装件基板(40、335)的该第一多个结构特征(160a、420a)和该第二半导体芯片封装件基板(50、337)的该第二多个结构特征中的任何一个，以选择性地使该第一半导体芯片封装件基板(40、335)能够位于该内部空间(140、350)中的第一预先选择位置，和使该第二半导体芯片封装件基板(50、337)能够位于该内部空间(140、350)中的第二预先选择位置。
2.如权利要求1所述的方法，包括放置该插座于计算系统(610)中。
3.如权利要求1所述的方法，其中，该第一和第二多个结构特征包括第一和第二多个凹口(160a、420a)(180a、490a)，形成该第三多个结构特征包括形成突伸入该内部空间(140、350)中的多个构件(130a、130b、390a)。
4.如权利要求1所述的方法，其中，该第一多个结构特征包括从该第一半导体芯片封装件基板(335)突伸离开的多个构件(420a)，该第二多个结构特征包括从该第二半导体芯片封装件基板(337)突伸离开的多个构件(490a)，而形成该第三多个结构特征包括在该周围壁(340)中形成多个凹口(390a)。
5.一种制造半导体装置的方法，包括：
设置具有界定了内部空间(140、350)的周围壁(120、340)的插座(20、320)，该内部空间适于容纳第一半导体芯片封装件基板(40、335)和第二半导体芯片封装件基板(50、337)中的任何一个，该第一半导体芯片封装件基板(40、335)具有第一尺寸和第一多个结构特征(160a、420a)，该第二半导体芯片封装件基板(50、337)具有不同于该第一尺寸的第二尺寸和第二多个结构特征(180a、490a)，该插座(20、320)具有第三多个结构特征(130a、130b、390a)，该第三多个结构特征可操作成啮合该第一半导体芯片封装件基板的该第一多个结构特征(160a、420a)和该第二半导体芯片封装件基板的该第二多个结构特征(180a、490a)中的任何一个，以选择性地使该第一半导体芯片封装件基板(40、335)能够位于该内部空间中的第一预先选择位置，和使该第二半导体芯片封装件基板(50、337)能够位于该内部空间中的第二预先选择位置；
将该插座(20、320)耦接至印刷电路板(30、330)；以及
安置该第一和第二半导体芯片封装件基板(40、335)(50、337)中的一个或另一个在该插座(20、320)中。
6.如权利要求5所述的方法，其中，该第一和第二多个结构特征包括第一和第二多个凹口(160a、420a)(180a、490a)，设置具有该第三多个结构特征的该插座包括设置具有多个突伸入该内部空间中的构件(130a、130b、390a)的插座。
7.如权利要求5所述的方法，其中，该第一多个结构特征包括从该第一半导体芯片封装件基板突伸离开的多个构件(420a)，该第二多个结构特征包括从该第二半导体芯片封装件基板突伸离开的多个构件(490a)，而设置具有该第三多个结构特征的该插座包括设置在该周围壁中具有多个凹口(390a)的插座。
8.一种半导体装置，包括：
插座(20、320)，包含界定了内部空间(140、350)的周围壁(120、340)，该内部空间适于容纳第一半导体芯片封装件基板(40、335)和第二半导体芯片封装件基板(50、337)中的任何一个，该第一半导体芯片封装件基板具有第一尺寸和第一多个结构特征(160a、420a)，该第二半导体芯片封装件基板具有不同于该第一尺寸的第二尺寸和第二多个结构特征(180a、490a)；以及
该插座(20、320)具有第三多个结构特征(130a、130b、390a)，该第三多个结构特征可操作成啮合该第一半导体芯片封装件基板的该第一多个结构特征和该第二半导体芯片封装件基板的该第二多个结构特征中的任何一个，以选择性地使该第一半导体芯片封装件基板能够位于该内部空间(140、350)中的第一预先选择位置，和使该第二半导体芯片封装件基板能够位于该内部空间中的该第二预先选择位置。
9.如权利要求8所述的装置，其中，该插座(20、320)包括计算系统(610)的一部分。
10.如权利要求8所述的装置，其中，该第一和第二多个结构特征包括第一和第二多个凹口(160a、420a)(180a、490a)，以及该第三多个结构特征包括多个突伸入该内部空间中的构件(130a、130b、390a)。
11.如权利要求8所述的装置，其中，该第一多个结构特征包括从该第一半导体芯片封装件基板突伸离开的多个构件(420a)，该第二多个结构特征包括从该第二半导体芯片封装件基板突伸离开的多个构件(490a)，而该第三多个结构特征包括在该周围壁(340)中的多个凹口(390a)。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/944,625 US7955892B2 (en) | 2007-11-25 | 2007-11-25 | Multiple size package socket |
| US11/944,625 | 2007-11-25 | ||
| PCT/US2008/012981 WO2009067238A1 (en) | 2007-11-25 | 2008-11-21 | Multiple size package socket |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101919321A CN101919321A (zh) | 2010-12-15 |
| CN101919321B true CN101919321B (zh) | 2013-06-05 |
Family
ID=40419066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008801173250A Expired - Fee Related CN101919321B (zh) | 2007-11-25 | 2008-11-21 | 多尺寸封装件插座 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7955892B2 (zh) |
| JP (1) | JP2011504646A (zh) |
| KR (1) | KR101193230B1 (zh) |
| CN (1) | CN101919321B (zh) |
| DE (1) | DE112008003191T5 (zh) |
| GB (1) | GB2467473A (zh) |
| TW (1) | TWI466201B (zh) |
| WO (1) | WO2009067238A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110099556A (ko) * | 2010-03-02 | 2011-09-08 | 삼성전자주식회사 | 반도체 패키지 테스트장치 |
| US8680670B2 (en) * | 2010-10-22 | 2014-03-25 | International Business Machines Corporation | Multi-chip module system with removable socketed modules |
| DE102011015815B4 (de) * | 2011-04-01 | 2014-02-13 | Yamaichi Electronics Deutschland Gmbh | Testkontaktor mit veränderlicher Bauteilaufnahme, Verwendung und Verfahren |
| US10439313B2 (en) * | 2016-12-05 | 2019-10-08 | Texas Instruments Incorporated | Integrated circuit (IC) chip socket |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0220600A2 (en) * | 1985-10-25 | 1987-05-06 | Alpha Modular Systems | Carriers for pin grid array |
| US5702256A (en) * | 1995-12-28 | 1997-12-30 | Intel Corporation | Land grid array socket for use with integrated circuit modules of different sizes including modules which are larger than the socket |
| WO2002023203A1 (en) * | 2000-09-14 | 2002-03-21 | Raytheon Company | Electronic device test socket |
| US6485321B1 (en) * | 2002-02-06 | 2002-11-26 | Tyco Electronics Corporation | Socket for pin grid array package |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2583696B2 (ja) * | 1991-08-02 | 1997-02-19 | 三菱電機株式会社 | Ｉｃソケット |
| US5493237A (en) * | 1994-05-27 | 1996-02-20 | The Whitaker Corporation | Integrated circuit chip testing apparatus |
| US6065986A (en) * | 1998-12-11 | 2000-05-23 | Mitsubishi Denki Kabushiki Kaisha | Socket for semiconductor device |
| US6890798B2 (en) * | 1999-06-08 | 2005-05-10 | Intel Corporation | Stacked chip packaging |
| KR100351052B1 (ko) * | 2000-03-30 | 2002-09-05 | 삼성전자 주식회사 | 패키지 가이더가 있는 반도체 패키지 가공용 로더 및 그사용방법 |
| US6407566B1 (en) * | 2000-04-06 | 2002-06-18 | Micron Technology, Inc. | Test module for multi-chip module simulation testing of integrated circuit packages |
| US6803650B2 (en) * | 2001-02-23 | 2004-10-12 | Silicon Bandwidth Inc. | Semiconductor die package having mesh power and ground planes |
| US6677770B2 (en) * | 2001-07-17 | 2004-01-13 | Infineon Technologies | Programmable test socket |
| TW531821B (en) * | 2002-02-08 | 2003-05-11 | Ultratera Corp | Fixture for use in test of semiconductor package and process with use of the same |
| US6870251B2 (en) * | 2002-05-29 | 2005-03-22 | Intel Corporation | High-power LGA socket |
| TW554586B (en) * | 2002-07-23 | 2003-09-21 | Nanya Technology Corp | Socket of chip scale package |
| JP4116851B2 (ja) * | 2002-09-19 | 2008-07-09 | 富士通株式会社 | 電子部品の処理方法及び電子部品用治具 |
| US7108517B2 (en) * | 2004-09-27 | 2006-09-19 | Wells-Cti, Llc | Multi-site chip carrier and method |
| US7056130B1 (en) * | 2005-02-09 | 2006-06-06 | Tyco Electronics Corporation | Socket connector with inspection datum windows |
| US7108535B1 (en) * | 2005-07-12 | 2006-09-19 | Spansion, Llc | Integrated circuit test socket |
| US7195493B1 (en) * | 2006-07-03 | 2007-03-27 | Hon Hai Precision Ind. Co., Ltd. | Land grid array socket connector with location members |
| US7604486B2 (en) * | 2006-12-21 | 2009-10-20 | Intel Corporation | Lateral force countering load mechanism for LGA sockets |
-
2007
- 2007-11-25 US US11/944,625 patent/US7955892B2/en not_active Expired - Fee Related
-
2008
- 2008-11-21 GB GB1007537A patent/GB2467473A/en not_active Withdrawn
- 2008-11-21 CN CN2008801173250A patent/CN101919321B/zh not_active Expired - Fee Related
- 2008-11-21 KR KR1020107013429A patent/KR101193230B1/ko not_active IP Right Cessation
- 2008-11-21 JP JP2010534967A patent/JP2011504646A/ja active Pending
- 2008-11-21 DE DE112008003191T patent/DE112008003191T5/de not_active Withdrawn
- 2008-11-21 WO PCT/US2008/012981 patent/WO2009067238A1/en active Application Filing
- 2008-11-24 TW TW097145298A patent/TWI466201B/zh not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0220600A2 (en) * | 1985-10-25 | 1987-05-06 | Alpha Modular Systems | Carriers for pin grid array |
| US5702256A (en) * | 1995-12-28 | 1997-12-30 | Intel Corporation | Land grid array socket for use with integrated circuit modules of different sizes including modules which are larger than the socket |
| WO2002023203A1 (en) * | 2000-09-14 | 2002-03-21 | Raytheon Company | Electronic device test socket |
| US6485321B1 (en) * | 2002-02-06 | 2002-11-26 | Tyco Electronics Corporation | Socket for pin grid array package |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101919321A (zh) | 2010-12-15 |
| WO2009067238A1 (en) | 2009-05-28 |
| TWI466201B (zh) | 2014-12-21 |
| KR101193230B1 (ko) | 2012-10-19 |
| GB2467473A (en) | 2010-08-04 |
| JP2011504646A (ja) | 2011-02-10 |
| GB201007537D0 (en) | 2010-06-23 |
| KR20100097169A (ko) | 2010-09-02 |
| DE112008003191T5 (de) | 2010-10-14 |
| US20090134511A1 (en) | 2009-05-28 |
| TW200939365A (en) | 2009-09-16 |
| US7955892B2 (en) | 2011-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1427982B (zh) | 智能卡 | |
| JP4689674B2 (ja) | 雌雄ソケット／アダプタ | |
| CN101919321B (zh) | 多尺寸封装件插座 | |
| CN101273675B (zh) | 提供构造触点区域的插槽、方法和处理系统 | |
| US7695314B2 (en) | Connector module | |
| US9232681B2 (en) | Multi-chip socket | |
| KR20130111066A (ko) | 반도체 칩 패키지 테스트 소켓 | |
| KR19990029945A (ko) | 상이한 칩 모듈 수용 캐리어와, 회로 기판 및 칩 모듈의 조합과, 상이한 칩 모듈 부착 방법 | |
| US20110273858A1 (en) | Circuit board socket with support structure | |
| US20070128896A1 (en) | Electrical interface for memory connector | |
| US6648204B2 (en) | Alignment weight for floating pin field design | |
| KR101462728B1 (ko) | 기판 캐리어 지그 | |
| US8938876B2 (en) | Method of mounting a circuit board | |
| CN201285823Y (zh) | 电连接器 | |
| CN214757462U (zh) | 底托及具有该底托的显示单元 | |
| JP3218208U (ja) | アンテナモジュール自動化組付け構造 | |
| JPH03152476A (ja) | 電子式エネルギー・メータに用いる信号調節接続装置 | |
| JP5276430B2 (ja) | 電気部品用ソケット | |
| US20030164716A1 (en) | Alignment apparatus for an IC test handler | |
| CN202042682U (zh) | 电连接器 | |
| CN201374445Y (zh) | 电连接器组件 | |
| CN208189822U (zh) | 天线模块自动化组装结构 | |
| CN201130744Y (zh) | 电连接器端子 | |
| TWM415448U (en) | Electrical connector | |
| TW202247390A (zh) | 插座對齊及保持系統 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130605 Termination date: 20181121 |