JP2009218279A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2009218279A
JP2009218279A JP2008058177A JP2008058177A JP2009218279A JP 2009218279 A JP2009218279 A JP 2009218279A JP 2008058177 A JP2008058177 A JP 2008058177A JP 2008058177 A JP2008058177 A JP 2008058177A JP 2009218279 A JP2009218279 A JP 2009218279A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
semiconductor element
plate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008058177A
Other languages
English (en)
Inventor
Seiichiro Maki
誠一郎 牧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008058177A priority Critical patent/JP2009218279A/ja
Publication of JP2009218279A publication Critical patent/JP2009218279A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】放熱性が良好で大電流駆動の可能な半導体装置を提供する。
【解決手段】本発明は、第１の面と、前記第１の面に対向する第２の面とを有する半導体素子と、前記半導体素子の前記第１の面に当接する板状体からなる第１のリードと、前記半導体素子の前記第２の面に当接する板状体からなる第２のリードとを備え、前記第１のリードは、少なくとも先端が前記第２のリードと同一レベルになるように折り曲げ部を有することを特徴とする。
【選択図】図１

Description

本発明は半導体装置およびその製造方法にかかり、特にパワー用半導体装置に適した放熱性の高い半導体装置に用いられる実装構造に関するものである。
近年、携帯電話に代表される移動体通信機器の高性能化や小型化、さらには製品の需要サイクルの短期化が進む中、モジュール部品等に搭載されるトランジスタには、高性能化・小型薄型化・低コスト化への要求はいうまでもなく、接続抵抗を低減し、高出力のトランジスタの調整、短期間での開発および供給への要求が高まっている。
パワーＭＯＳＦＥＴは、電源、携帯端末装置および自動車の電子装置を含む多数のアプリケーションに使用されている。このようなパワーＭＯＳＦＥＴなどのパワーデバイスは、放熱性が重要であることから、ボンディングワイヤに代えてボンディングリボンを用いたボンディングが用いられることがある。ボンディング強度は、デバイスの信頼性に大きな影響を与えるものであることから、複数の部分でボンディングを行なうようにし、ボンディングの接合強度を維持しつつ、ボンディングの差異にボンディングリボンに加える圧着荷重や超音波振動を小さくする方法が提案されている（特許文献１）。
特開２００６−１９６６２９公報
しかしながら上記構成では、パワーデバイスの場合、半導体素子が動作することによって生じる発熱によって接合温度が高くなり、永久破壊につながるという問題があった。そこで図１１に示すように、半導体素子１０２の裏面にリードフレームの素子搭載部１０１を固着し、このリードフレームの素子搭載部は樹脂パッケージ１０４を介することなく、直接プリント基板（図示せず）に半田を配して実装される半導体装置が提案されている。１０３はボンディングワイヤである。このように放熱性を考慮した結果、永久破壊に至る前に、半導体素子からの発熱はリードフレームの素子搭載部を経由して放熱されることから、有効であるとされている。
しかしながら、近年の樹脂パッケージの軽薄短小化の影響を受け、市場では更なる小型パッケージが要求されており、それに伴い、リードフレームのチップアイランド部の面積も小さくなり、その結果半導体素子からのプリント基板への放熱面積も小さくなり、半導体素子からの発熱による放熱特性が限界となっている。
本発明は前記実情に鑑みてなされたもので、放熱性が良好で大電流駆動の可能な半導体装置を提供することを目的とする。
上記目的を達成するために、本発明は、第１の面と、前記第１の面に対向する第２の面とを有する半導体素子と、前記半導体素子の前記第１の面に当接する板状体からなる第１のリードと、前記半導体素子の前記第２の面に当接する板状体からなる第２のリードとを備え、前記第１のリードは、少なくとも先端が前記第２のリードと同一レベルになるように折り曲げ部を有することを特徴とする。
この構成によれば、第１および第２のリード間に半導体素子を装着し、半導体素子を囲むように第１および第２のリードを成型し先端が前記第２のリードと同一レベルになるようにしていることから、この２つのリードから放熱が効率よく行なわれ放熱性が大幅に向上する。また第１のリードは、半導体素子の上面および側面を覆うため、空気との接触による放熱性も高い。さらにまたこれらに第１および第２のリードは直接プリント基板などの実装基板に接続されることになるため、接触抵抗も低減可能である。
また、上記リードフレームにおいて、前記半導体素子は前記第１および第２のリード間で樹脂封止されたものを含む。
この構成によれば、封止樹脂と第１および第２のリードとで、半導体素子の略周囲を囲むことになり、強度が高くさらには耐湿性も高い。
また、上記リードフレームにおいて、前記第１のリードは第２のリードよりも板厚が小さいものを含む。
この構成によれば、第１のリードは加工性が良好で所望の形状にリードを成型することができる。
また、上記リードフレームにおいて、前記第１のリードは第２のリードよりも板厚が大きいものを含む。
この構成によれば、第１のリードの方が、プリント基板までの距離が長く配線長が長いが、ここでは、第１のリードは板厚が大きいため、比抵抗が小さく、低インピーダンスでかつ良好な接続が可能となる。
また、上記リードフレームにおいて、前記第１および第２のリードは板厚が同一であるものを含む。
この構成によれば、第１および第２のリードは板厚が同一であるため、均一な放熱特性を得ることが可能である。
また、上記リードフレームにおいて、前記第１のリードは第２のリードよりも硬度が小さいものを含む。
この構成により、第１のリードの曲げ加工が容易である。
また、上記リードフレームにおいて、第１のリードおよび第２のリードは異なる材料で構成されたものを含む。
この構成によれば、第１および第２のリードそれぞれに要求される特性を考慮した材料の選択が可能で、より小型化をはかることができる。
また、上記リードフレームにおいて、前記第１のリードおよび第２のリードは同一材料で構成されたものを含む。
この構成によれば、一括したプレス成型で容易に形成でき製造作業性が良好である。
また、上記リードフレームにおいて、前記第１のリードは前記第２のリードの近傍で外側に折り曲げられたガルウィング形状であるものを含む。
この構成によれば、第１のリードからの放熱性を高めることができるとともに、経常的に安定な実装が可能である。
また、上記リードフレームにおいて、前記第１のリードは前記第２のリードの近傍で内側に折り曲げられたＪベンド形状であるものを含む。
この構成によれば、さらなる実装面積の低減をはかることが可能である。
また、上記リードフレームにおいて、前記第１のリードの先端は前記第２のリードのリード面と同一面に位置するものを含む。
この構成によれば、実装基板への電気的接続が確実となり、さらに均一な放熱特性を得ることが可能である。
また、上記リードフレームにおいて、前記第１のリードは封止樹脂の外端よりも外方に突出し、前記封止樹脂の外端から所定の距離を隔てた位置で折り曲げられたものを含む。
この構成によれば、封止樹脂と、第1のリードとの間に空気の流れができ、第1のリードは両面から放熱するため、より効率よい放熱特性を得ることが可能である。
また、上記リードフレームにおいて、前記第１のリードは封止樹脂の外端よりも外方に突出し、前記封止樹脂の外端に密着するように折り曲げられたものを含む。
この構成によれば、封止樹脂と、第1のリードとを密着性よく実装でき、半導体素子からの熱は第１のリード及び第２のリードから放熱するため、より効率よい放熱特性を得ることが可能である。
また本発明は、第１の面と、前記第１の面に対向する第２の面とに電気的接続用の電極を備えた半導体素子と、板状体からなる第１のリードを用意する工程と、板状体からなる第２のリードを用意する工程と、前記半導体素子の前記第１の面に当接するように板状体からなる第１のリードに、前記半導体素子を搭載する工程と、前記半導体素子の第２の面に当接するように板状体からなる第２のリードを装着する工程と、前記半導体素子を覆うように樹脂封止を行なう工程と、前記第１のリードを、少なくとも先端が前記第２のリードと同一レベルになるように成型する工程とを有することを特徴とする。
この構成によれば、成型する工程で第１および第２のリードのレベルを調整することができるため、第１の端子と第２の端子との高さのばらつきを低減し、信頼性の高い雰囲気を提供することができる。なお第１および第２のリードを形成する工程は、プレス加工などによってなされる。また、これら第１および第２のリードをタイバーによってサイドレールに接続して一体化しておくことにより、実装作業性が良好となる
以上詳述したように、本発明のリードフレームによれば、半導体素子の相対向する面およびこれらの間の面を囲むことになり、放熱性が良好で、信頼性の高い半導体装置を提供することができる。なお、周囲は完全に覆われていなくてもよい。
また、本発明の半導体装置によれば、放熱性が良好で信頼性の高い半導体装置を提供することができる。
また、本発明の半導体装置の製造方法によれば、第１および第２の端子の位置を自由度をもたせて、揃えることができ、信頼性の高い半導体装置を提供することが可能となる。
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。
（実施の形態１）
図１は本発明の実施の形態１の半導体装置を示す断面説明図、図２は上面図である。この半導体装置は、第１の面２ａと、前記第１の面に対向する第２の面２ｂとを有する半導体素子２としてのダイオードチップと、前記半導体素子２の前記第１の面に当接する板状体からなる第１のリード１ａと、前記半導体素子２の前記第２の面２ｂに当接する板状体からなる第２のリード１ｂとを備え、前記第１のリード１ａは、少なくとも先端が前記第２のリード１ｂと同一レベルになるように折り曲げ部を有することを特徴とする。
ここで半導体素子２は半田６ａ、６ｂを介してそれぞれ第１および第２の面２ａ、２ｂを第１および第２のリード１ａ、１ｂに接続され、第１および第２のリード１ａ、１ｂの表面が露呈するように、封止樹脂（エポキシ樹脂）４で被覆されている。
この構成によれば、第１および第２のリード間に半導体素子を装着し、半導体素子を囲むように第１および第２のリードを成型し先端が前記第２のリードと同一レベルになるようにしていることから、この第１および第２のリードから放熱が効率よく行なわれ放熱性が大幅に向上する。また第１および第２のリードは直接プリント基板に接続されることになるため、接触抵抗も大幅に低減することが可能である。
次に、本発明の実施の形態の半導体装置の実装方法について説明する。
まず、厚さ０．１５ｍｍ程度のＣＵ板を用意し、金型成型により、図３に示すように、第１のリード１ａを多数個配列し、タイバー１２を介してサイドレール１１に接続するように形状加工する。この成型の結果点板１ａと側板１ｂと第２の端子１ｃとが形成される。
また、別途厚さ０．１５ｍｍ程度のＣＵ板を用意し、金型成型により、図４に示すように、第２のリード１ｂを多数個配列し、タイバー１４を介してサイドレール１３に接続するように形状加工する。
次いで、図５（ａ）に示すように、第２のリード１ｂ上に、半田６ｂを介して半導体素子２を接合する。
この後、図５（ｂ）に示すように、第１のリード１ａを、半導体素子２上に位置決めし、半田６ａを介して半導体素子２を第１のリード１ａに接合する。
この後、図５（ｃ）に示すように、射出成型により、封止樹脂４を形成する。
そして最後に、第２のリード１ｂのタイバー１４を切除すると共に第１のリード１ａのタイバー１２を切除し、第１のリードを成型する。
このようにして図１および図２に示したような半導体装置が形成される。
そして、この半導体装置を第１の端子１ａと、第２の端子１ｂとによってプリント基板上に実装する。
この構成によれば、第１及び第２のリード間に樹脂封止のなされた半導体素子２を装着しているため、この第１の端子１ａと、第２の端子１ｂから放熱が効率よく行なわれ、半導体素子の大電流化が容易となる。また、動作時に半導体素子が発熱しても、この半導体素子の周囲を囲む第１および第２のリードを経由して空気中およびプリント基板側に逃がすことができ、その結果半導体装置の長寿命化をはかることができる。従ってパワーデバイスなどの大電流素子への適用が可能となる。
なお、封止樹脂４は金型を用いた射出成型によって行なうようにしたが、これに限定されるものではなく、ポッティングなどの方法を用いることも可能である。また、第１のリードの成型は封止樹脂４と間隔を隔てて形成したが、封止樹脂の側面に密着するように形成することも可能である。
さらにまた第１のリードの先端位置の調整が必要である場合も多いが、第１および第２の端子の成型を調整することで、プリント基板などの実装基板との接触性を高めることができる。
また、ＣＵ板の板厚は０．１５ｍｍとしたが、０．１ｍｍから０．２ｍｍの場合に、有効であることが確認されている。０．１ｍｍに満たないと、放熱性と強度とが十分ではない。また０．２ｍｍを越えるとＣＵ板の場合、加工性が低下する。なお、封止樹脂との接触面などにおいては凹凸面を形成してもよい。また、プレス加工などの凹凸加工に先立ち、コイニングにより薄肉化しておくことで、より成型が容易となる。
さらにまた、封止樹脂としては熱可塑性樹脂のほか熱硬化性樹脂でもよい。従って、射出成型を用いてもよいし、液状樹脂をポッティングにより充填して硬化させるようにしてもよい。
（実施の形態２）
図６は本発明の実施の形態２の半導体装置を示す断面説明図、図７は斜視図（封止樹脂を除く）である。この半導体装置は、第１のリードの先端が外側方向に広がっていわゆるガルウィング形状を構成したものである。
他部については前記実施の形態１の半導体装置と同様に形成されているため、同一部位には同一符号を付した。
この構成によれば、効率よい放熱が実現される。
なお、第１および第２のリードの構造については、この構造に限定されることなく、適宜変更可能である。
（実施の形態３）
図８および図９は本発明の実施の形態３の半導体装置を示す説明図である。図８は断面説明図、図９は上面説明図である。この半導体装置においては、となる。
この半導体装置においては、封止樹脂４に沿ってリード１ａの周縁部１ｄを折り曲げ、Ｊベンド形状にしたものである。
他部については前記実施の形態１の半導体装置と同様に形成されているため、同一部位には同一符号を付した。
この構成によれば、上記実施の形態２と比較して、放熱性は若干劣るかもしれないが、占有面積が小さくなり、また取り扱いも容易である。
（実施の形態４）
図１０は本発明の実施の形態４の半導体装置を示す説明図である。この半導体装置においては、前記実施の形態１の半導体装置の第１のリードを封止樹脂４の側面に密着させた点で前記実施の形態１の半導体装置と異なるのみであり他部については前記実施の形態１の半導体装置と同様に形成されているため、同一部位には同一符号を付した。
この構成によれば、第１のリード１ａが封止樹脂を介して半導体素子と密着しているため熱伝導により効率よく放熱がなされる。また、封止樹脂４と第１および第２のリードとで、半導体素子の略周囲を囲むことになり、強度が高くさらには耐湿性も高い。
なお、前記実施の形態では、第１および第２のリードを銅（Ｃｕ）で構成したがこのほか、リードフレーム材料としては、銅（Ｃｕ）系材料、又はその合金など、熱伝導性の良好な材料であれば適用可能である。また、導電性も良好であるのが望ましい。
また、前記実施の形態では、第１および第２のリードを同一材料でかつ同一の板厚で形成したが、第１のリードを第２のリードよりも薄く形成してもよい。この構成によれば、第１のリードは加工性が良好で所望の形状にリードを成型することができる。
また、上記リードフレームにおいて、前記第１のリードを第２のリードよりも板厚が大きくしてもよい。第１のリードの方が、プリント基板までの距離が長く配線長が長いが、ここでは、第１のリードは板厚が大きいため、比抵抗が小さく、低インピーダンスでかつ良好な接続が可能となる。
また、上記リードフレームにおいて、前記第１のリードは第２のリードよりも硬度が小さいもので形成すれば、第１のリードの曲げ加工が容易となる。
また、上記リードフレームにおいて、第１のリードおよび第２のリードは異なる材料で構成すれば、第１および第２のリードそれぞれに要求される特性を考慮した材料の選択が可能で、より小型化をはかることができる。
また、上記リードフレームにおいて、前記第１のリードおよび第２のリードは同一材料で構成すれば、一括したプレス成型で容易に形成でき製造作業性が良好である。
またダイボンディングに際しては、半田を用いたが、導電性ペーストなど、熱伝導性の良好な導電性材料であればよい。また、半導体素子とリードフレームとの電気的接続を行なわない場合には熱伝導性の絶縁性接着剤を用いるのが望ましい。
また第２の端子を構成する突起は、真空蒸着、めっき、スタッドバンプ法など適宜形成可能である。
また、前記実施の形態では２端子素子について説明したが、３端子素子以上あるいは多端子素子にも適用可能であることはいうまでもない。例えば他の端子は第１および第２のリードに直交した側を用いて形成するようにしてもよい。
さらにまた、前記実施の形態では、ダイオードについて説明したが、シリコン基板を用いたバイポーラトランジスタ、絶縁ゲートバイポーラトランジスタ、化合物半導体基板を用いたＨＢＴにも適用可能である。
本発明の半導体装置によれば、放熱性の向上をはかることができることから、大電流用デバイスを必要とする種々の電子機器に適用可能である。
本発明の実施の形態１の半導体装置を示す断面図 本発明の実施の形態１の半導体装置の上面図 本発明の実施の形態１における第１のリードを示す上面図 本発明の実施の形態１における第２のリードを示す上面図 本発明の実施の形態１の半導体装置の製造工程図 本発明の実施の形態２の半導体装置を示す断面図 本発明の実施の形態２の半導体装置の上面図 本発明の実施の形態３の半導体装置を示す断面図 本発明の実施の形態３の半導体装置を示す断面図 本発明の実施の形態４の半導体装置を示す断面図 従来例の樹脂封止型半導体装置の断面図
符号の説明
１ａ 第１のリード
１ｂ 第２のリード
２ 半導体素子
４ 樹脂
６ 半田

Claims (9)

  1. 第１の面と、前記第１の面に対向する第２の面とを有する半導体素子と、
    前記半導体素子の前記第１の面に当接する板状体からなる第１のリードと、
    前記半導体素子の前記第２の面に当接する板状体からなる第２のリードとを備え、
    前記第１のリードは、少なくとも先端が前記第２のリードと同一レベルになるように折り曲げ部を有する半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記半導体素子は前記第１および第２のリード間で樹脂封止された半導体装置。
  3. 請求項１または２に記載の半導体装置であって、
    前記第１のリードは第２のリードよりも板厚が小さい半導体装置。
  4. 請求項１乃至３のいずれかに記載の半導体装置であって、
    前記第１のリードは前記第２のリードの近傍で外側に折り曲げられたガルウィング形状である半導体装置。
  5. 請求項１乃至３のいずれかに記載の半導体装置であって、
    前記第１のリードは前記第２のリードの近傍で内側に折り曲げられたＪベンド形状である半導体装置。
  6. 請求項１乃至３のいずれかに記載の半導体装置であって、
    前記第１のリードの先端は前記第２のリードのリード面と同一面に位置する半導体装置。
  7. 請求項２乃至６のいずれかに記載の半導体装置であって、
    前記第１のリードは封止樹脂の外端よりも外方に突出し、前記封止樹脂の外端から所定の距離を隔てた位置で折り曲げられた半導体装置。
  8. 請求項２乃至６のいずれかに記載の半導体装置であって、
    前記第１のリードは封止樹脂の外端よりも外方に突出し、前記封止樹脂の外端に密着するように折り曲げられた半導体装置。
  9. 第１の面と、前記第１の面に対向する第２の面とに電気的接続用の電極を備えた半導体素子と、
    板状体からなる第１のリードを用意する工程と、
    板状体からなる第２のリードを用意する工程と、
    前記半導体素子の前記第１の面に当接するように板状体からなる第１のリードに、前記半導体素子を搭載する工程と、
    前記半導体素子の第２の面に当接するように板状体からなる第２のリードを装着する工程と、
    前記半導体素子を覆うように樹脂封止を行なう工程と、
    前記第１のリードを、少なくとも先端が前記第２のリードと同一レベルになるように成型する工程とを有する半導体装置の製造方法。
JP2008058177A 2008-03-07 2008-03-07 半導体装置およびその製造方法 Withdrawn JP2009218279A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008058177A JP2009218279A (ja) 2008-03-07 2008-03-07 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008058177A JP2009218279A (ja) 2008-03-07 2008-03-07 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2009218279A true JP2009218279A (ja) 2009-09-24

Family

ID=41189882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008058177A Withdrawn JP2009218279A (ja) 2008-03-07 2008-03-07 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2009218279A (ja)

Similar Documents

Publication Publication Date Title
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
US6307272B1 (en) Semiconductor device and method for manufacturing the same
US7777315B2 (en) Dual side cooling integrated power device module and methods of manufacture
JP5339800B2 (ja) 半導体装置の製造方法
US7687903B2 (en) Power module and method of fabricating the same
US7495323B2 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
US8203848B2 (en) Circuit device and method of manufacturing the same
US20120267682A1 (en) Semiconductor device
WO2012137685A1 (ja) 半導体装置およびその製造方法
CN104485321A (zh) 半导体管芯封装件及其制造方法
US20120241934A1 (en) Semiconductor apparatus and method for manufacturing the same
WO2010051211A2 (en) Pre-molded, clip-bonded multi-die semiconductor package
TWI452662B (zh) 雙邊冷卻整合電源裝置封裝與模組及製造方法
US9666557B2 (en) Small footprint semiconductor package
KR101388857B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
KR101994727B1 (ko) 전력 모듈 패키지 및 그 제조방법
US20230215788A1 (en) Power module and manufacturing method thereof, converter, and electronic device
US8471370B2 (en) Semiconductor element with semiconductor die and lead frames
JP2015023226A (ja) ワイドギャップ半導体装置
US10840172B2 (en) Leadframe, semiconductor package including a leadframe and method for forming a semiconductor package
US8198134B2 (en) Dual side cooling integrated power device module and methods of manufacture
CN114203659A (zh) 多层互连带
US7843048B2 (en) Multi-chip discrete devices in semiconductor packages
JP2009231607A (ja) 半導体装置およびその製造方法
JP2009218279A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110510