JPWO2012056704A1 - 半導体素子および半導体装置 - Google Patents

半導体素子および半導体装置 Download PDF

Info

Publication number
JPWO2012056704A1
JPWO2012056704A1 JP2012513790A JP2012513790A JPWO2012056704A1 JP WO2012056704 A1 JPWO2012056704 A1 JP WO2012056704A1 JP 2012513790 A JP2012513790 A JP 2012513790A JP 2012513790 A JP2012513790 A JP 2012513790A JP WO2012056704 A1 JPWO2012056704 A1 JP WO2012056704A1
Authority
JP
Japan
Prior art keywords
region
body region
silicon carbide
semiconductor layer
ohmic electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012513790A
Other languages
English (en)
Other versions
JP5015361B2 (ja
Inventor
内田　正雄
正雄 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2012513790A priority Critical patent/JP5015361B2/ja
Application granted granted Critical
Publication of JP5015361B2 publication Critical patent/JP5015361B2/ja
Publication of JPWO2012056704A1 publication Critical patent/JPWO2012056704A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本発明の半導体素子は、第１導電型の半導体基板と、半導体基板上の第１導電型の第１炭化珪素半導体層と、第１炭化珪素半導体層内の第２導電型のボディ領域と、ボディ領域内の第１導電型の不純物領域と、第１炭化珪素半導体層上の第１導電型の第２炭化珪素半導体層と、第２炭化珪素半導体層上のゲート絶縁膜と、ゲート絶縁膜上のゲート電極と、不純物領域に接続された第１オーミック電極と、半導体基板裏面の第２オーミック電極とを備える。ボディ領域は、第１ボディ領域および第２ボディ領域を含み、第１ボディ領域の平均不純物濃度は、第２ボディ領域の平均不純物濃度の２倍以上であり、前記不純物領域の底面は、前記第１ボディ領域の底面より深くに位置している。

Description

本発明は、半導体素子に関する。特に、高耐圧、大電流用に使用される、炭化珪素半導体素子（パワー半導体デバイス）に関する。
炭化珪素（シリコンカーバイド：ＳｉＣ）は、珪素（Ｓｉ）に比べてバンドギャップの大きな高硬度の半導体材料であり、パワー素子、耐環境素子、高温動作素子、高周波素子等の種々の半導体装置に応用されている。中でも、半導体素子や整流素子などのパワー素子への応用が注目されている。ＳｉＣを用いたパワー素子は、Ｓｉパワー素子よりも電力損失を大幅に低減できるなどの利点がある。また、ＳｉＣパワー素子は、そのような特性を活かして、Ｓｉパワー素子と比較して、より小型の半導体装置を実現することができる。
ＳｉＣを用いたパワー素子のうち代表的な半導体素子は金属−絶縁体−半導体電界効果トランジスタ（Metal-Insulator-Semiconductor Field-Effect Transistor：ＭＩＳＦＥＴ）である。以下、ＳｉＣのＭＩＳＦＥＴを、単に「ＳｉＣ−ＦＥＴ」と称する場合がある。金属−酸化物−半導体電界効果トランジスタ（Metal-Oxide-Semiconductor Field-Effect Transistor：ＭＯＳＦＥＴ）は、ＭＩＳＦＥＴの一種である。
ＳｉＣのｐｎ接合に順方向電流を流すと、基底面転位に起因して積層欠陥が増大するというＳｉＣ固有の問題が報告されている。ＳｉＣ−ＦＥＴをスイッチング素子として、例えば、モータ等の負荷を駆動制御する電力変換器などに用いる場合に、この問題が生じる。電力変換器のスイッチング素子としてＳｉＣ−ＦＥＴを用いる場合、ＳｉＣ−ＦＥＴがオフ状態に「還流電流」を流すことがある。この還流電流の経路として、ＳｉＣ−ＦＥＴに内在するｐｎ接合を用いることがある。このようなｐｎ接合は、ＳｉＣ−ＦＥＴを構成する半導体素子の内部に存在し、ダイオードとして機能するため、「ボディダイオード」と称されている。ＳｉＣ−ＦＥＴに内在するｐｎ接合ダイオード（ボディダイオード）を還流ダイオードとして用いると、ｐｎ接合であるボディダイオードに順方向に電流を流すことになる。このような電流がＳｉＣのｐｎ接合を流れると、ボディダイオードによるバイポーラ動作によってＳｉＣ−ＦＥＴの結晶劣化（ｐｎ接合における積層欠陥増大）が進行すると考えられている（例えば、特許文献１、非特許文献１、２）。
ＳｉＣ−ＦＥＴの結晶劣化が進行すると、ボディダイオードのオン電圧が上昇する可能性がある。また、ボディダイオードを還流ダイオードとして用いると、ｐｎ接合ダイオードのバイポーラ動作に起因して、ダイオードがオン状態からオフ状態に遷移するとき、逆回復電流が流れる。逆回復電流はリカバリー損失を発生させ、スイッチング速度の低下も招く。
ボディダイオードを還流ダイオードとして用いることによって生じる、このような問題を解決するため、電子部品である還流ダイオード素子をＳｉＣ−ＦＥＴと逆並列に接続し、還流ダイオード素子に還流電流を流すことが提案されている（例えば特許文献２）。
図８は、還流ダイオード素子を有する典型的なインバータ回路１０００の構成を示している。
インバータ回路１０００は、モータなどの負荷１５００を駆動するための回路であり、ＳｉＣ−ＦＥＴからなる複数の半導体素子１１００を備えている。インバータ回路１０００では、半導体素子１１００と、逆並列で還流ダイオード素子１２００とが接続されている。半導体素子１１００を通してオン電流（ＩF）が流れ、還流ダイオード素子１２００を通して還流電流（ＩR）が流れる。直列に接続された２つの半導体素子１１００から１つのセットが構成されており、３つのセットが直流電源２０００に対して並列的に設けられている。各半導体素子１１００のゲート電位は、コントローラによって制御される。
図９は、半導体素子（ＳｉＣ−ＦＥＴ）１１００の構成を示している。半導体素子１１００は、炭化珪素（ＳｉＣ）半導体から構成されており、ｎ+基板（ＳｉＣ基板）１１９の上に、ｎ-炭化珪素半導体層１２０が積層された構造を有している。ｎ-炭化珪素半導体層１２０の上部には、ｐボディ領域１３０が形成されており、ｐボディ領域１３０の上部に、ｐボディコンタクト領域１３２とｎ+不純物領域１４０とが形成されている。そして、ｐボディコンタクト領域１３２およびｎ+不純物領域１４０の上には、第１オーミック電極１４５が形成されている。
ｎ-炭化珪素半導体層１２０、ｐボディ領域１３０およびｎ+不純物領域１４０の表面には、チャネルエピタキシャル層１５０が形成されている。さらに、チャネルエピタキシャル層１５０の上には、ゲート絶縁膜１６０およびゲート電極１６５が形成されている。チャネルエピタキシャル層１５０のうち、ｐボディ領域１３０の上面に接する部分には、チャネル領域が形成される。ｎ+基板１１９の裏面には第２オーミック電極１７０が形成されている。
半導体素子１１００には、ボディダイオード１８０が内蔵されている。すなわち、ｐボディ領域１３０とｎ-炭化珪素半導体層１２０との間のｐｎ接合によって、ボディダイオード１８０が形成されている。
ＳｉＣはワイドバンドギャップ半導体であるので、ボディダイオード１８０の室温での立ち上がり電圧Ｖｆ（第２オーミック電極１７０を基準とした場合の第１オーミック電極１４５の電位Ｖｓｄ）は、３Ｖ付近（約２．７Ｖ）と比較的高く、損失が大きい。
図１０は、異なる動作温度における、ボディダイオード１８０の電流電圧特性および立ち上がり電圧を表している。ボディダイオード１８０について、その電流電圧特性を示すカーブから接線近似で求めた立ち上がり電圧Ｖｆは、２５℃で約２．８Ｖと高く、このような高い立ち上がり電圧のダイオードは実用的ではない。動作温度が高くなると、Ｖｆは小さくなる。また、前述したように、ボディダイオード１８０を還流ダイオードとして用いると、半導体素子１１００の結晶劣化が進行し、ボディダイオード１８０における電気抵抗が大きくなり損失が増大するという問題がある。
したがって、インバータ回路１０００においてボディダイオード１８０を還流ダイオード素子１２００の代わりとして使用することは困難である。
ボディダイオード１８０はｐｎ接合ダイオードであり、バイポーラ動作の素子である。ボディダイオード１８０がオフになるとき、逆回復電流が流れ、それゆえに、リカバリー損失が発生する。その結果、逆回復電流が流れる期間が発生するため、半導体素子１１００の高速スイッチングを実行することが極めて難しくなる。また、スイッチング損失が増大するため、スイッチング周波数を上げることが困難になる。
図１１は、図８に示す回路中の一部構成を説明のために抜き出して示す回路図である。図１１に示すように、直流電源２０００がモータ等の誘導性負荷２１００に電力を供給する。ハイサイドＭＩＳＦＥＴ Ｈと、ローサイドＭＩＳＦＥＴ Ｌとが直列に接続されている。ハイサイドＭＩＳＦＥＴ ＨとローサイドＭＩＳＦＥＴ Ｌを駆動するコントローラ２２００は、ハイサイドＭＩＳＦＥＴ Ｈのゲート駆動電圧Ｖｇ１と、ローサイドＭＩＳＦＥＴ Ｌのゲート駆動電圧Ｖｇ２を出力する。
コントローラ２２００は、直流電源２０００とともに、各ＭＯＳＦＥＴ（半導体素子）の電位を設定する「電位設定部」として機能し、この電位設定部により、図示される半導体装置が駆動される。
図１１において、矢印で示される電流Ｉ１、Ｉ２は、矢印の方向に流れるとき、正の値を有し、矢印の方向とは反対の方向に流れるとき、負の値を有するものとする。
図１２（ａ）〜（ｅ）は、図１１に示した回路の動作波形であり、誘導性負荷２１００へ電流を流す時の各部の電圧および電流を示すタイミングチャートである。
ハイサイドＭＩＳＦＥＴ Ｈのゲート駆動電圧Ｖｇ１と、ローサイドＭＩＳＦＥＴ Ｌのゲート駆動電圧Ｖｇ２とは排他的にオン、オフされる。また、ハイサイドＭＩＳＦＥ ＨとローサイドＭＩＳＦＥＴ Ｌとが同時にオンし短絡破壊することを防止するため、Ｖｇ１とＶｇ２との間にはデッドタイムＴｄ１、Ｔｄ２が設けられる。
図１２のタイミングチャートにおける初期状態は、Ｖｇ２がオンし、図１１に示した矢印９６の経路に電流が流れている状態を示している。次に、Ｖｇ２がオフし、デッドタイム期間Ｔｄ１の間、図１１に示した矢印９７の経路、すなわちローサイドＭＩＳＦＥＴ Ｌに逆並列に接続された還流ダイオード素子を電流が流れる。このとき、電流Ｉ１は負の値を示している。
ローサイドＭＩＳＦＥＴ Ｌに逆並列に接続された還流ダイオード素子に電流が流れている状態で、ハイサイドＭＩＳＦＥＴ Ｈをオンすると、ローサイドＭＩＳＦＥＴ Ｌに逆並列に接続された還流ダイオード素子に電圧が印加される。この電圧は、還流ダイオード素子にとっては逆方向電圧である。このため、図１１に示した矢印９５の経路で、ローサイドＭＩＳＦＥＴ Ｌに逆並列に接続された還流ダイオード素子に逆回復電流が流れた後、ローサイドＭＩＳＦＥＴ Ｌに逆並列に接続された還流ダイオード素子がオフする。より詳しくは、ハイサイドＭＩＳＦＥＴ Ｈがオンすると、そのタイミングでハイサイドＭＩＳＦＥＴ ＨからローサイドＭＩＳＦＥＴ Ｌに逆並列に接続された還流ダイオード素子を貫通する逆回復電流が、ピーク電流９８で示すように過渡的に流れる。この逆回復電流は、誘導性負荷２１００に流れることはないが、図１１の矢印９５で示すようにハイサイドＭＩＳＦＥＴ Ｈに流れる電流に重畳され、スイッチング損失の増大、過電流による素子破壊、ノイズ発生等を引き起こす原因となる。
ローサイドＭＩＳＦＥＴ Ｌに逆並列に接続された還流ダイオード素子がオフすると、図１１に示した矢印９４の経路で電流が流れる。次に、Ｖｇ１がオフし、デッドタイム期間Ｔｄ２の間、図１１に示した矢印９７の経路、すなわちローサイドＭＩＳＦＥＴ Ｌに逆並列に接続された還流ダイオード素子に電流が流れる。
ローサイドＭＩＳＦＥＴ Ｌに逆並列に接続された還流ダイオード素子を電流が流れている状態で、ローサイドＭＩＳＦＥＴ Ｌがオンし、図１１に示した矢印９６の経路で、すなわちローサイドＭＩＳＦＥＴ Ｌのチャネルに電流が流れ、初期状態に戻る。なお、ハイサイドＭＩＳＦＥＴ ＨとローサイドＭＩＳＦＥＴ Ｌとではオン／オフ動作のタイミングが異なるが、逆回復電流はハイサイド側でも発生するため、ハイサイド側の還流ダイオード素子にも電流は流れる。
次に、図１３を参照しながら、ｐｎ接合ダイオードの逆回復電流について説明する。図１３中の曲線（ａ）及び（ｂ）は、Ｓｉを用いたｐｎ接合ダイオード（Ｓｉ−ＰＮＤ）の電流変化の測定結果を示している。曲線（ａ）は２５℃（Ｔj＝２５℃）の結果であり、曲線（ｂ）は１５０℃（Ｔj＝１５０℃）の結果である。
曲線（ａ）及び（ｂ）からわかるように、ｐｎ接合ダイオードには逆回復電流が発生する期間があり、それにより、インバータ回路１０００の特性の悪化（例えば、スイッチングの高速化の阻害およびスイッチング損失の増大）を招く。逆回復電流は、２５℃の曲線（ａ）よりも、１５０℃の曲線（ｂ）の方が大きく、したがって、Ｓｉ−ｐｎ接合ダイオードは高温ほど特性が悪化する。
一方、図１３中の曲線（ｃ）は、ＳｉＣを用いたショットキーバリアダイオード（ＳｉＣ−ＳＢＤ）の電流変化の測定結果を示している。曲線（ｃ）の場合、逆回復電流は、曲線（ａ）および（ｂ）と比較して小さいことがわかる。また、曲線（ｃ）は、２５℃と１５０℃との両方の結果であるので、ＳｉＣ−ＳＢＤでは高温の場合でも逆回復電流はほとんど生じないことがわかる。それゆえに、Ｓｉ−ＰＮＤと比較すると、還流ダイオード素子１２００としてＳｉＣ−ＳＢＤを使用することが好ましい。
特開２００８−１７２３７号公報 特開２００２−２９９６２５号公報
荒井和雄、吉田貞史 共編、ＳｉＣ素子の基礎と応用（オーム社、２００３、Ｐ２０６） Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ Ｖｏｌｓ．３８９−３９３(２００２)ｐｐ．１２５９−１２６４
特許文献２に開示されたＳｉＣ半導体装置は、「還流ダイオード素子」としてＳｉＣのＳＢＤを用いている。ＳＢＤは、立ち上がり電圧がＳｉＣ−ＦＥＴのボディダイオードと比較して低い。このため、還流電流が小さいときは、ＳＢＤに還流電流が流れるため、ボディダイオードに還流電流が流れることはない。しかしながら、還流ダイオード素子としてＳｉＣのＳＢＤを用いると、炭化珪素半導体材料はまだ高価であるがゆえにＳｉＣのＳＢＤも高価であり、回路コストの増大を招くことになる。更に特許文献２のＳｉＣ−ＦＥＴを電力変換器に用いると、ボディダイオードに還流電流が流れた場合にＳｉＣ−ＦＥＴの耐圧劣化等の故障率が上昇し、信頼性の低い電力変換器となるという問題もある。また、ＳｉＣ−ＳＢＤ搭載分だけ部品点数が多くなることで電力変換器がその分大きくなり、小型化軽量化が望まれる電力変換器の要望に逆行することとなる。
本発明は、上記従来技術の課題の少なくとも１つを解決し、ＳｉＣ半導体装置の結晶劣化の進行を抑制することで高信頼性を保つことが可能なＳｉＣ半導体素子を提供することにある。
また、本発明の他の目的は、損失を低減しつつ高速動作することが可能なＳｉＣ半導体素子を提供することにある。
本発明の半導体素子は、第１導電型の半導体基板と、前記半導体基板の主面上に位置する第１導電型の第１炭化珪素半導体層と、前記第１炭化珪素半導体層内に位置する第２導電型のボディ領域と、前記ボディ領域内に位置する第１導電型の不純物領域と、前記第１炭化珪素半導体層上であって、前記ボディ領域および前記不純物領域の少なくとも一部にそれぞれ接して配置された第１導電型の第２炭化珪素半導体層と、前記第２炭化珪素半導体層上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極と、前記不純物領域と電気的に接続された第１オーミック電極と、前記半導体基板の裏面に設けられた第２オーミック電極とを備え、前記第２導電型のボディ領域は、前記第１炭化珪素半導体層の表面に接する第１ボディ領域と、前記第２導電型のボディ領域の底面に接する第２ボディ領域とを含み、前記第１ボディ領域の平均不純物濃度は、前記第２ボディ領域の平均不純物濃度の２倍以上であり、前記不純物領域の底面は、前記第１ボディ領域の底面より深くに位置している。
ある好ましい実施形態において、前記第１オーミック電極を基準とする第２オーミック電極および前記ゲート電極に印加される電位はそれぞれＶｄｓおよびＶｇｓであり、ゲート閾値電圧はＶｔｈであり、Ｖｇｓ≧Ｖｔｈの場合、前記第２炭化珪素半導体層を介して前記第２オーミック電極から前記第１オーミック電極へ電流が流れ、０ボルト≦Ｖｇｓ＜Ｖｔｈの場合、Ｖｄｓが０ボルトよりも小さくなるにつれて、前記ボディ領域から前記第１炭化珪素半導体層へ電流が流れ始める前に前記第１オーミック電極から前記第２炭化珪素半導体層を介して前記第２オーミック電極へ電流が流れる。
ある好ましい実施形態において、前記半導体基板、前記第１炭化珪素半導体層、前記ボディ領域、前記不純物領域、前記第２炭化珪素半導体層、前記ゲート絶縁膜、前記ゲート電極、前記第１オーミック電極、および前記第２オーミック電極は、金属−絶縁体−半導体電界効果トランジスタを構成しており、前記第１オーミック電極の電位を基準とする前記第２オーミック電極の電位をＶｄｓ、前記第１オーミック電極の電位を基準とする前記ゲート電極の電位をＶｇｓ、前記金属−絶縁体−半導体電界効果トランジスタのゲート閾値電圧をＶｔｈ、前記第２オーミック電極から前記第１オーミック電極へ流れる電流の向きを順方向、前記第１オーミック電極から前記第２オーミック電極へ流れる電流の向きを逆方向と定義すると、Ｖｇｓ≧Ｖｔｈの場合、前記金属−絶縁体−半導体電界効果トランジスタは、前記第２炭化珪素半導体層を介して前記第２オーミック電極と前記第１オーミック電極との間を導通し、０ボルト≦Ｖｇｓ＜Ｖｔｈの場合、前記金属−絶縁体−半導体電界効果トランジスタは、前記順方向に電流を流さず、Ｖｄｓ＜０ボルトのとき、前記第１オーミック電極から前記第２炭化珪素半導体層を介して前記第２オーミック電極へ前記逆方向に電流を流すダイオードとして機能し、前記ダイオードの立ち上がり電圧の絶対値は、前記ボディ領域と前記第１炭化珪素半導体層とにより構成されるボディダイオードの立ち上がり電圧の絶対値よりも小さい。
ある好ましい実施形態において、前記第１ボディ領域の平均不純物濃度が１×１０18ｃｍ-3以上、１×１０20ｃｍ-3以下であり、前記第２ボディ領域の平均不純物濃度が１×１０17ｃｍ-3以上、１×１０19ｃｍ-3以下である。
ある好ましい実施形態において、前記第２炭化珪素半導体層は、前記不純物領域、および前記第１炭化珪素半導体層のうち前記第１ボディ領域に隣接する領域と電気的に接続され、前記第１ボディ領域上に配置されている。
ある好ましい実施形態において、前記第２炭化珪素半導体層はエピタキシャル成長により形成されている。
ある好ましい実施形態において、前記第１ボディ領域および前記第２ボディ領域は、それぞれ、前記半導体基板の主面と垂直な方向に少なくとも１５ｎｍおよび１００ｎｍの厚さを有している。
ある好ましい実施形態において、前記半導体基板の主面に垂直な方向から見た場合、前記第１ボディ領域の外周と前記第２ボディ領域の外周とは一致している。
本発明の半導体装置は、上記いずれかに記載された半導体素子を複数含む半導体装置であって、前記複数の半導体素子の前記半導体基板および第１炭化珪素半導体層は、それぞれ、互いに接続されており、前記半導体基板の主面に平行な面において前記複数の半導体素子を囲む第２導電型のリング領域が前記第１炭化珪素半導体層中に配置されており、前記リング領域の深さ方向の不純物分布は、前記ボディ領域の深さ方向の不純物分布と等しい。
本発明によれば、ダイオード電流をｐｎ接合からなるボディダイオードではなく、チャネルに流すので、立ち上がり電圧がボディダイオードよりも低く、導通損失を低減できる。また、ダイオード電流を第２炭化珪素半導体層に多く流すことができるので、ボディ領域と第１炭化珪素半導体層とのｐｎ接合に順方向電流を流すことによる結晶欠陥増加の問題を回避することができる。さらに、ｐボディ領域を二つの領域で構成することにより、閾値を調整する第１ボディ領域と、ドリフト層とのｐｎ接合を形成する第２ボディ領域の濃度を独立に制御できるため、半導体素子の耐圧不良やリーク不良を抑制することができる。
（ａ）は、本発明の半導体素子の第１の実施形態を示す断面図であり、（ｂ）および（ｃ）は、ユニットセルの配置を示す模式図である。 図１に示す半導体素子１００における、第２炭化珪素半導体層１０６の不純物濃度および膜厚に対する、半導体素子１００の閾値Ｖｔｈおよびチャネルダイオードの立ち上がり電圧｜Ｖｆ０｜の関係を示す図である。 （ａ）から（ｈ）は、半導体素子１００の製造方法を説明するための工程断面図である。 （ａ）から（ｅ）は、半導体素子１００の製造方法を説明するための工程断面図である。 図３（ｂ）の線Ａ−Ｂにおける、イオン注入プロファイルを示す図である。 （ａ）は半導体装置を示す上面図であり、（ｂ）はユニットセル１００ｕの断面図であり、（ｃ）は（ａ）の線Ｅ−Ｆにおける断面図である。 本発明の半導体素子の第２の実施形態を示す断面図である。 典型的なインバータ回路１０００の構成を示す回路図である。 半導体素子（ＳｉＣ−ＭＩＳＦＥＴ）１１００の断面図である。 ＳｉＣボディダイオードの立ち上がり電圧を説明するためのグラフである。 図８に示すインバータ回路の３相インバータの１相分を取り出した回路図である。 図１１に示す回路の動作波形を示すタイミングチャートである。 ｐｎ接合ダイオードの逆回復電流について説明するためのグラフである。
本発明の半導体素子は、チャネル領域として機能する炭化珪素半導体層と、炭化珪素半導体層に流れる電流を制御するゲート電極と、炭化珪素半導体層に電気的に接続された第１オーミック電極および第２オーミック電極とによって構成されるＭＩＳＦＥＴを含む。このＭＩＳＦＥＴは、第１オーミック電極の電位を基準とするゲート電極の電位がゼロ以上であってトランジスタの閾値電圧Ｖｔｈ未満の場合に、第１オーミック電極からチャネル領域を介して第２オーミック電極に電流を流すダイオードとして動作する。
本願明細書では、第１オーミック電極Ｓの電位を基準とする第２オーミック電極Ｄの電位をＶｄｓ、第１オーミック電極Ｓの電位を基準とするゲート電極Ｇの電位をＶｇｓとし、第２オーミック電極Ｄから第１オーミック電極Ｓへ流れる電流の向きを「順方向」、第１オーミック電極Ｓから第２オーミック電極Ｄへ流れる電流の向きを「逆方向」と定義する。なお、電位および電圧の単位は、いずれも、ボルト（Ｖ）である。
（第１の実施形態）
以下、図面を参照しながら、本発明による半導体素子の第１の実施形態を説明する。図１（ａ）は本実施形態の半導体素子１００の断面を模式的に示している。図１（ａ）には、一点鎖線の右側および左側にそれぞれ位置する２つの半導体素子１００の断面が示されている。これらは、ユニットセル１００ｕを構成しており、市販される半導体装置は、複数のユニットセルを含む。
半導体素子１００は、第１導電型の半導体基板１０１と、半導体基板１０１の主面上に位置する第１導電型の第１炭化珪素半導体層１０２’とを備える。本実施形態では、第１導電型がｎ型であり第２導電型がｐ型である。しかし、第１導電型がｐ型であり第２導電型がｎ型であってもよい。半導体基板１０１は、ｎ+型の導電性を有し炭化珪素によって構成される。第１炭化珪素半導体層１０２’は、ｎ-型である。ｎまたはｐの導電型の右肩の「＋」又は「−」は、不純物の相対的な濃度を表している。「ｎ+」は「ｎ」よりもｎ型不純物濃度が高いことを意味し、「ｎ-」は「ｎ」よりもｎ型不純物濃度が低いことを意味している。
第１炭化珪素半導体層１０２’内には、第２導電型のボディ領域１０３が設けられている。第１炭化珪素半導体層１０２’のボディ領域１０３以外の領域をドリフト領域１０２と呼ぶ。
ボディ領域１０３は、第２導電型の第１ボディ領域１０３ａと第２導電型の第２ボディ領域１０３ｂとを含む。第１ボディ領域１０３ａは、第１炭化珪素半導体層の表面１０２’ｓに接しており、第２ボディ領域１０３ｂはボディ領域１０３の底面１０３ｕに接している。第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂは、それぞれ、半導体基板１０１の主面と垂直な方向に少なくとも１５ｎｍ、１００ｎｍの厚さを有している。本実施形態では、第１ボディ領域１０３ａはｐ+型であり、第２ボディ領域１０３ｂはｐ型である。以下において詳細に説明するように、第１ボディ領域１０３ａの平均不純物濃度は、第２ボディ領域１０３ｂの平均不純物濃度の２倍以上であることが好ましい。
ボディ領域１０３は第１導電型の第１炭化珪素半導体層１０２’に第２導電型の不純物を導入することにより形成される。このため、ボディ領域１０３は、第１導電型の不純物および第２導電型の不純物を含んでおり、第２導電型の不純物濃度の方が第１導電型の不純物濃度より高くなっている領域として規定される。ボディ領域１０３の底面１０３ｕでは、ボディ領域１０３と接するドリフト領域１０２（第１炭化珪素半導体層１０２’）の第１導電型の不純物濃度と、第２ボディ領域１０３ｂの第２導電型の不純物濃度とが等しくなっている。また、半導体基板１０１の主面に垂直な方向から見た場合、第１ボディ領域１０３ａの外周と第２ボディ領域１０３ｂの外周とは一致している。
ボディ領域１０３内には、第１導電型の不純物領域１０４が位置している。より具体的には、第１炭化珪素半導体層１０２’の表面１０２’ｓに接し、第１ボディ領域１０３ａ内に不純物領域１０４が設けられている。好ましくは、第１ボディ領域１０３ａの底面は、不純物領域１０４の底面１０４ｕより深くに位置している。不純物領域１０４はｎ+型である。不純物領域１０４は、第１導電型の領域として機能する領域として定義される。このため、不純物領域１０４の底面１０４ｕは、第１導電型の領域として機能している領域と、ボディ領域１０３として機能する領域の境界に位置する。
好ましくは、第１ボディ領域１０３ａには第２導電型のコンタクト領域１０５が形成されている。コンタクト領域１０５は、ｐ+型であることが好ましい。コンタクト領域１０５は、第２ボディ領域１０３ｂに接している。不純物領域１０４上には第１オーミック電極１０９が形成されている。第１オーミック電極１０９は、不純物領域１０４およびコンタクト領域１０５の表面に形成され、不純物領域１０４およびコンタクト領域１０５の両方と電気的に接触している。第１ボディ領域１０３ａの不純物濃度が十分に大きい場合には、コンタクト領域１０５を設けなくてもよい。この場合、不純物領域１０４に、第１ボディ領域１０３ａを露出するコンタクトトレンチを設け、トレンチ内に第１オーミック電極１０９を形成することにより第１ボディ領域１０３ａと第１オーミック電極１０９とを直接接させてもよい。
ドリフト領域１０２のうち、ボディ領域１０３と隣接する領域１０２ｊ、つまり、隣接する２つのユニットセルの各ボディ領域１０３間に挟まれる領域１０２ｊを、説明を簡便にするためにＪＦＥＴ（Junction Field-Effect Transistor）領域と呼ぶこととする。この領域は第１炭化珪素半導体層１０２’からなるため、不純物濃度は第１炭化珪素半導体層１０２’と同じであってもよいが、ＪＦＥＴ領域１０２ｊにおける抵抗低減のために、第１導電型の不純物（ここではｎ型）をイオン注入等により導入し、第１炭化珪素半導体層１０２’よりも不純物濃度を高くしてもよい。
第１炭化珪素半導体層１０２’上には、ボディ領域１０３および不純物領域１０４の少なくとも一部にそれぞれ接する第１導電型の第２炭化珪素半導体層１０６が設けられている。第２炭化珪素半導体層１０６はより好ましくは、不純物領域１０４および第１炭化珪素半導体層１０２’のうち、第１ボディ領域１０３ａに隣接するＪＦＥＴ領域１０２ｊと電気的に接続されており、かつ、第１ボディ領域１０３ａ上に形成されている。
本実施形態では、第２炭化珪素半導体層１０６は、エピタキシャル成長によって形成されている。第２炭化珪素半導体層１０６は、第１ボディ領域１０３ａに接する領域内にチャネル領域１０６ｃを含んでいる。チャネル領域１０６ｃの長さ（チャネル長Ｌ）は、図１（ａ）に示されている２つの双方向矢印で示される長さに相当する。すなわち、ＭＩＳＦＥＴの「チャネル長」は、図面上における、第１ボディ領域１０３ａの上面（第２炭化珪素半導体層１０６と接する表面）の水平方向サイズで規定される。
第２炭化珪素半導体層１０６の上にはゲート絶縁膜１０７が形成されている。ゲート絶縁膜１０７の上にはゲート電極１０８が形成されている。ゲート電極１０８は少なくともチャネル領域１０６ｃの上方に位置している。
ゲート電極１０８を覆うように層間絶縁膜１１１が形成され、層間絶縁膜１１１上に上部配線電極１１２が形成されている。上部配線電極１１２は層間絶縁膜１１１に設けられたコンタクトホール１１１ｃを介して第１オーミック電極１０９に接続されている。半導体基板１０１の裏面には、第２オーミック電極１１０が形成されている。第２オーミック電極１１０にはさらに裏面配線電極１１３が形成されている。
半導体素子１００のユニットセル１００ｕは、上部配線電極１１２側から半導体素子１００を見た場合、例えば正方形状を有している。ユニットセル１００ｕは、長方形や、４角形以外の長方形、多角形形状を有していてもよい。図１（ｂ）は、ユニットセル１００ｕの配置を示している。図１（ｂ）に示すように、ユニットセル１００ｕは、例えば、ｘおよびｙ方向に２次元に配列されており、ｙ方向の配列は交互に１／２ずつシフトしている。ユニットセル１００ｕが一方向に長い形状を有する場合は、図１（ｃ）に示すように並列に配置してもよい。ここのように配置された複数のユニットセル１００ｕによって、半導体装置が構成される。
次に半導体素子１００の動作を説明する。半導体素子１００において、第２炭化珪素半導体層１０６と、第２炭化珪素半導体層１０６に流れる電流を制御するゲート電極１０８と、ゲート電極１０８とゲート絶縁膜１０７と、第２炭化珪素半導体層１０６と、第２炭化珪素半導体層１０６に電気的に接続された第１オーミック電極１０９および第２オーミック電極１１０とによってＭＩＳＦＥＴが構成される。ＭＩＳＦＥＴの閾値電圧（順方向電流の閾値電圧）をＶｔｈとすると、ＭＩＳＦＥＴは、Ｖｇｓ≧Ｖｔｈの場合オン状態となり、Ｖｄｓ＞０Ｖであれば、第２炭化珪素半導体層１０６を介して第２オーミック電極１１０から第１オーミック電極１０９へ電流が流れる。一方、Ｖｇｓ＜Ｖｔｈの場合、トランジスタとしてはオフ状態になる。
しかし、このＭＩＳＦＥＴは、オフ状態であっても、０Ｖ≦Ｖｇｓ＜Ｖｔｈであり、Ｖｄｓ＜０Ｖのときは、第１ボディ領域１０３ａの不純物濃度と、第２炭化珪素半導体層１０６の不純物濃度と、第２炭化珪素半導体層１０６の厚さを適切に選択することにより、第２炭化珪素半導体層１０６を介して第１オーミック電極１０９から第２オーミック電極１１０に電流を流すダイオードとして機能する。以降、本願明細書において、第２炭化珪素半導体層１０６を介して第１オーミック電極１０９から第２オーミック電極１１０に電流を流すダイオードを、「チャネルダイオード」と呼ぶ。第２オーミック電極１１０から第１オーミック電極１０９への向きを「順方向」、第１オーミック電極１０９から第２オーミック電極１１０への向きを「逆方向」と定義しているため、このダイオードが電流を流す方向は、「逆方向」である。
ＭＩＳＦＥＴのチャネル領域を電流経路とする、このチャネルダイオードは、Ｖｄｓ＞Ｖｆ０（Ｖｆ０は負の値）の場合に１ｍＡ以上の電流を流さず、Ｖｄｓ≦Ｖｆ０の場合に１ｍＡ以上の電流を流す特性を有している。言い換えると、このダイオードを流れる電流は、Ｖｄｓ＞Ｖｆ０（Ｖｆ０は負の値）のとき、ほとんどゼロ（１ｍＡ未満）であるが、Ｖｄｓをゼロから徐々に小さくしていく（Ｖｄｓの絶対値を増加させていく）と、ＶｄｓがＶｆ０に達したとき、１ｍＡとなり、更にＶｄｓの絶対値を増加させていくと、増大する。この意味で、Ｖｆ０は、ダイオードの電流−電圧特性における「立ち上がり電圧」に相当する。
ダイオードの立ち上がり電圧Ｖｆ０、トランジスタの閾値電圧Ｖｔｈは、いずれも、第１ボディ領域１０３ａの不純物濃度、第２炭化珪素半導体層１０６の不純物濃度および膜厚、ゲート絶縁膜１０７の厚さで主に決定される。
本実施の形態の半導体素子１００は、ＶｔｈとＶｆ０とを独立に制御することができる。図２は、一例として、ゲート絶縁膜１０７の厚さを７０ｎｍに設定し、第１ボディ領域１０３ａの不純物濃度を１×１０19ｃｍ-3に設定した場合における、第２炭化珪素半導体層１０６の不純物濃度およびその膜厚と、トランジスタの閾値電圧Ｖｔｈおよびチャネルダイオードの立ち上がり電圧の絶対値｜Ｖｆ０｜との関係を示すシミュレーション結果である。図２より、チャネルダイオードの立ち上がり電圧Ｖｆ０の絶対値｜Ｖｆ０｜を約１Ｖとしたい場合、第２炭化珪素半導体層１０６の不純物濃度を約２．５×１０17ｃｍ-3とし、第２炭化珪素半導体層１０６の膜厚を約７０ｎｍに設定すれば、半導体素子１００のＶｔｈは約３．５Ｖとなる。また、第２炭化珪素半導体層１０６の不純物濃度を約１．５×１０18ｃｍ-3とし、第２炭化珪素半導体層１０６の膜厚を約３０ｎｍに設定すれば、｜Ｖｆ０｜は約１Ｖを維持したまま、半導体素子１００のＶｔｈを約６Ｖに設定できる。
本実施の形態の半導体素子１００は、ボディ領域１０３の表面側（つまり第１ボディ領域１０３ａ）の不純物濃度および第２炭化珪素半導体層１０６の不純物濃度をいずれも高くすることができる。これにより、ドリフト領域１０２と第２ボディ領域１０３ｂとによって形成されるボディダイオードに電流が流れ始めるＶｆの絶対値よりもＶｆ０の絶対値を小さく設定でき、ＭＩＳＦＥＴがオフ状態であり、０Ｖ≦Ｖｇｓ＜Ｖｔｈであり、Ｖｄｓ＜０Ｖである場合において、ボディダイオードに電流が流れ始める前にチャネルダイオードに電流を流すことが可能となる。
一方、半導体素子１００の耐圧は、主に、第２ボディ領域１０３ｂとドリフト領域１０２（第１炭化珪素半導体層１０２’）によって構成されるｐｎ接合により決定される。
第２ボディ領域１０３ｂの不純物濃度が高い場合、第１オーミック電極１０９に対して第２オーミック電極１１０に正のバイアスを印加すると、第２ボディ領域１０３ｂとドリフト領域１０２からなるｐｎ接合には逆方向の電圧が印加されることになるので、その界面で電界集中が起こる。第２ボディ領域１０３ｂの濃度が高いほど、電界集中は起こりやすくなり、特に、図１（ａ）で示すように、ボディ領域１０３の角１０３ｃで電界が強くなり、半導体素子１００の耐圧が決定される。つまり、角１０３ｃにおけるｐ型の不純物濃度が低い方が、半導体素子１００の耐圧は維持される。逆に、不純物濃度が高くなると耐圧が劣化する。また、ボディ領域１０３は主に炭化珪素に対してイオン注入で形成され、炭化珪素へイオン注入された不純物は、Ｓｉ半導体と比較して活性化は不完全であるため、ボディ領域１０３の不純物濃度が高くなると、ボディ領域１０３の回復しきれない注入欠陥の影響が少なからずあり、リーク電流が発生しやすくなる。よって、第２ボディ領域１０３ｂの濃度はある程度低い方が好ましい。
本実施形態の半導体素子１００は、ボディ領域１０３が第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂに分割されており、これらの領域の不純物濃度を独立して制御できる。すなわち、一方で、ダイオードの立ち上がり電圧Ｖｆ０を、第１ボディ領域１０３ａの不純物濃度を調整することによって制御でき、他方で、半導体素子１００の耐圧を、第２ボディ領域１０３ｂの不純物濃度を調整することによって制御できる。例えば、第１ボディ領域１０３ａの平均不純物濃度を１×１０18ｃｍ-3以上、１×１０20ｃｍ-3以下とし、第２ボディ領域１０３ｂの平均不純物濃度を１×１０17ｃｍ-3以上、１×１０19ｃｍ-3以下とする。なお、望ましくは、第１ボディ領域１０３ａの平均不純物濃度は、前記第２ボディ領域１０３ｂの平均不純物濃度の２倍以上とする。
また、半導体素子１００において、第２炭化珪素半導体層１０６を、不純物領域１０４およびＪＦＥＴ領域１０２ｊ上に形成している。言い換えると、第２炭化珪素半導体層１０６は、ドリフト領域１０２の上面に接触している。これにより、第１オーミック電極１０９に対して第２オーミック電極１１０を負（逆方向）にした際のチャネルダイオードに流れる電流は、第１オーミック電極１０９に対して第２オーミック電極１１０を正（順方向）にした際のトランジスタのオン電流に対して遜色ない電流量（トランジスタの定格オン電流の１／５以上、２倍以下）を確保できる。例えば、Ｖｇｓ＝１５Ｖにおいて、トランジスタのオン電流が１５Ａ（Ｖｄｓ＝１Ｖ）である場合、Ｖｇｓ＝０Ｖにおいて、チャネルダイオードの電流は約１５Ａ（Ｖｄｓ＝２Ｖ）となる。このため、第１オーミック電極１０９に対して第２オーミック電極１１０を負（逆方向）にしても、第２ボディ領域１０３ｂおよびドリフト領域１０２間に形成されるボディダイオードに流れる電流を激減（またはゼロ）させることが可能となり、チャネルダイオードに多くの電流を流すことができる。
したがって、本実施形態の半導体素子１００によれば、一般的なインバータ回路に搭載されるＭＩＳＦＥＴに逆並列接続されるいわゆる環流ダイオードを半導体素子１００のチャネルダイオードにて機能させることができる。つまり、半導体素子１００は還流ダイオードを内蔵する。
また、チャネルダイオードの立ち上がり電圧Ｖｆ０の絶対値を、ボディダイオードの立ち上がり電圧の絶対値よりも小さくできるため、インバータ回路における電力損失を低減させることができる。さらに、ボディダイオードに流れる電流を激減させることができるため、半導体素子１００の結晶劣化を抑制することができ、高耐圧特性を維持することができる。したがって、半導体素子１００は高い信頼性を備える。
次に、図３から図５を参照しながら、本実施形態の半導体素子１００の製造方法を詳述する。まず、半導体基板１０１を準備する。半導体基板１０１は、例えば、低抵抗（抵抗率０．０２Ωｃｍ）のｎ型４Ｈ−ＳｉＣオフカット基板である。
図３（ａ）に示すように、半導体基板１０１の上に高抵抗の第１炭化珪素半導体層１０２’をエピタキシャル成長する。第１炭化珪素半導体層１０２’を形成する前に、半導体基板１０１上に、高不純物濃度のＳｉＣによって構成されるバッファー層を堆積してもよい。バッファー層の不純物濃度は、例えば、１×１０18ｃｍ-3であり、厚さは１μｍである。第１炭化珪素半導体層１０２’は、例えば、ｎ型４Ｈ−ＳｉＣによって構成され、不純物濃度および膜厚は、例えばそれぞれ１×１０16ｃｍ-3および１０μｍである。
次に、図３（ｂ）に示すように、第１炭化珪素半導体層１０２’の上に、例えばＳｉＯ2からなるマスク２０１を形成し、例えばＡｌイオンを第１炭化珪素半導体層１０２’に注入する。ここで形成されるイオン注入領域は、浅い領域に高濃度に形成された第１ボディ注入領域１０３ａ’と、第１ボディ注入領域１０３ａ’よりも深い領域であって、第１ボディ注入領域１０３ａ’よりも低濃度に形成された第２ボディ注入領域１０３ｂ’を含む。
第１ボディ注入領域１０３ａ’および第２ボディ注入領域１０３ｂ’は、注入されたイオンの活性化後、第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂとなる。また、第１炭化珪素半導体層１０２’のうち、第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂ以外の領域はドリフト領域１０２となる。
図３（ｂ）のＡ−Ｂ断面におけるイオン注入プロファイルの一例を図５に示す。不純物濃度（ドーパント濃度）とイオン注入プロファイルは厳密には異なり、イオン注入プロファイルに対して不純物濃度の方が低くなることが多い。これは、注入された不純物の活性化率に起因する。活性化率が１００％であれば、イオン注入プロファイルと不純物濃度はほぼ等しくなる。仮に活性化率がα％とすれば、設計された不純物濃度になるように、例えばイオン注入時のドーズ量を１／（α／１００）倍すればよい。
本実施形態のように注入種としてＡｌを選択する場合、炭化珪素中でのＡｌの拡散係数が小さいため、拡散による濃度プロファイルの変化はほとんど無視できる。一方、ボロンをボディ領域１０３の不純物として用いる場合は、あらかじめ活性化率や拡散係数を把握した上で、所望の不純物濃度のプロファイルが得られるように、イオン注入のエネルギーと注入量を選択する必要がある。最終的には、後に説明する図４（ｅ）におけるＣ−Ｄ断面の不純物濃度が所望のものになるように、Ａ−Ｂ断面のイオン注入プロファイルを設定する。以下、活性化率が１００％と仮定し、不純物濃度とイオン注入プロファイルがほぼ同じであるとして、図５がボディ領域１０３（第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂ）の不純物濃度プロファイルも示しているとして説明する。
第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂはイオン注入により形成されるので、ピークとテールを有する。ここで、ピークとは、イオン注入の飛程Ｒｐにおける濃度の極大値であり、テールとは、その極大値から深い方向に向かって濃度が下がっていく部分を示す。例えば図５に示すイオン注入プロファイルは、Ａｌイオンを以下の注入エネルギーおよびドーズ量で注入することにより得られる。
３０ｋｅＶ：３．０×１０13ｃｍ-2
７０ｋｅＶ：６．０×１０13ｃｍ-2
１５０ｋｅＶ：１．５×１０14ｃｍ-2
３５０ｋｅＶ：４．０×１０13ｃｍ-2
この場合、図５において実線で示すように、深さ０．３μｍより浅い部分および深い部分がそれぞれ第１ボディ注入領域１０３ａ’および第２ボディ注入領域１０３ｂ’であり、不純物の活性化後、第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂとなる。上述したように活性化率が１００％であると仮定した場合、第１ボディ注入領域１０３ａ’および第２ボディ注入領域１０３ｂ’の不純物濃度はそれぞれ、最大で約１×１０19ｃｍ-3および約２×１０18ｃｍ-3である。活性化率が１００％であれば、これらの値が、第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂの最大不純物濃度となる。また、平均不純物濃度は、それぞれ約９．７×１０18ｃｍ-3および約１．５×１０18ｃｍ-3である。以下、図５が第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂの不純物濃度プロファイルを示しているとして説明する。また、図５に示すように、第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂの厚さ（深さ）は、それぞれ、半導体基板１０１の主面と垂直な方向、つまり、第１炭化珪素半導体層１０２’の厚さ方向に３００ｎｍである。
ここで、平均不純物濃度とは、第１ボディ領域１０３ａについては、その不純物濃度が２×１０18ｃｍ-3以上となる領域の平均値と定義する。また、第２ボディ領域１０３ｂについては、その不純物濃度が５×１０17ｃｍ-3以上となる領域の平均値と定義する。本実施形態では、平均不純物濃度を明確化するために、「２×１０18ｃｍ-3以上」および「５×１０17ｃｍ-3以上」という定義を設けたが、設計する素子によってはこの値を変更しても良い。このとき、第１ボディ領域１０３ａの平均不純物濃度は、第２ボディ領域１０３ｂの平均不純物濃度の２倍以上、１００倍以下であることが望ましい。なお、本実施形態における、「２×１０18ｃｍ-3以上」および「５×１０17ｃｍ-3以上」という基準は、第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂの境界付近における不純物濃度Ｓに基づいている。具体的には、Ｓ＝１×１０18ｃｍ-3と定義し、「Ｓ×２以上」および「Ｓ／２以上」として、上記平均不純物濃度を算出するための領域を決定している。
第１ボディ領域１０３ａの厚さ（深さ）は、チャネルダイオードの立ち上がり電圧Ｖｆ０と、第２炭化珪素半導体層１０６の濃度および膜厚やゲート絶縁膜の厚さに応じて決定される。ゲート電極１０８に０Ｖが印加された状態で、第２炭化珪素半導体層１０６と第１ボディ領域１０３ａの界面から第１ボディ領域１０３ａ側へ拡がる空乏層が、第１ボディ領域１０３ａ内にとどまっていればよい。このためには、本発明の適用範囲内で考えると、第１ボディ領域１０３ａの厚さは１５ｎｍ以上であればよい。また、第２ボディ領域１０３ｂの厚さは１００ｎｍ以上であればよい。
図３（ｃ）に示すように、イオン注入後、マスク２０１を除去し、続いて、マスク２０２を用いて第１ボディ注入領域１０３ａ’に、例えば窒素をイオン注入することによって不純物注入領域１０４’を形成する。マスク２０１を残したままで、マスク２０１の側壁マスクを形成してマスク２０２を形成しても良い。つまり、第１ボディ注入領域１０３ａ’に対して不純物注入領域１０４’を自己整合的に形成する、いわゆるセルフアラインプロセスを適用しても良い。
イオン注入後、マスク２０２を除去し、図３（ｄ）に示すように、マスク２０３を形成した後にＡｌを注入することによって、コンタクト注入領域１０５’を形成する。ここで、コンタクト注入領域１０５’は第２ボディ注入領域１０３ｂ’に到達することが好ましい。
これらのイオン注入後に、マスク２０３を除去して活性化アニールを行うことで、図３（ｅ）に示したように、第１ボディ領域１０３ａ、第２ボディ領域１０３ｂ、不純物領域１０４、コンタクト領域１０５が形成される。第１ボディ領域１０３ａの深さは例えば３００ｎｍ、平均的な不純物濃度は約１×１０19ｃｍ-3となるように、イオン注入プロファイルを決定する。第１ボディ領域１０３ａと第２ボディ領域１０３ｂを合わせたボディ領域１０３域全体の深さは例えば５５０ｎｍ、第２ボディ領域１０３ｂの平均的な不純物濃度は約２×１０18ｃｍ-3となるようにイオン注入プロファイルを調整する。不純物領域１０４の深さは例えば２５０ｎｍ、平均的な不純物濃度は約５×１０19ｃｍ-3となるようにイオン注入プロファイルを調整する。ここで、第１ボディ領域１０３ａの深さは、図５の境界によって決定され、第２ボディ領域１０３ｂの深さは、例えば５×１０17ｃｍ-3の不純物濃度が得られる深さとする。また、不純物領域１０４の深さは、例えば５×１０17ｃｍ-3の不純物濃度が得られる深さとする。
コンタクト領域１０５の深さは例えば４００ｎｍ、平均的な不純物濃度は約１×１０20ｃｍ-3であり、その深さは、例えば５×１０17ｃｍ-3の不純物濃度が得られる深さとする。なお、活性化アニール後の第１炭化珪素半導体層１０２’の表面清浄化のために、第１炭化珪素半導体層１０２’の表層を除去する場合がある。例えば第１炭化珪素半導体層１０２’の表層を５０ｎｍ除去した場合、第１ボディ領域１０３ａ、第２ボディ領域１０３ｂ、不純物領域１０４、コンタクト領域１０５の深さは、すべて５０ｎｍほど小さくなり、それぞれ、２５０ｎｍ、２００ｎｍ、２００ｎｍ、３５０ｎｍとなる。
次に、図３（ｆ）に示すように、第１ボディ領域１０３ａ、不純物領域１０４およびコンタクト領域１０５を含むドリフト領域１０２の表面全体に、第２炭化珪素半導体層１０６をエピタキシャル成長させる。本実施形態では、第２炭化珪素半導体層１０６の不純物濃度Ｎ（ｃｍ-3）および厚さｄ（ｎｍ）を、例えば以下の条件を満たすように調整する。
Ｎ＝２×１０18
ｄ＝３０
次いで、第２炭化珪素半導体層１０６の所定部位をドライエッチングした後、例えば熱酸化によって、第２炭化珪素半導体層１０６の表面にゲート絶縁膜１０７を形成する。熱酸化によりゲート絶縁膜１０７を形成した場合、第２炭化珪素半導体層１０６の一部はゲート絶縁膜１０７になる。そのため、熱酸化により消失する厚さを考慮し、ゲート絶縁膜１０７形成後に上記厚さｄになるよう、形成する第２炭化珪素半導体層１０６の厚さを調整する。今の場合、厚さｄに対して例えば第２炭化珪素半導体層１０６を約５０ｎｍ程度厚く形成し、ゲート絶縁膜形成前の第２炭化珪素半導体層１０６の清浄化工程と、ゲート絶縁膜形成工程を経て、上記厚さｄとなる。その後、ゲート絶縁膜１０７の表面に、リンを７×１０20ｃｍ-3程度ドーピングした多結晶シリコン膜を堆積する。多結晶シリコン膜の厚さは、例えば、５００ｎｍ程度である。
次に、図３（ｇ）に示すように、マスク（不図示）を用いて、多結晶シリコン膜をドライエッチングすることにより、所望の領域にゲート電極１０８を形成する。続いて、図３（ｈ）に示すように、ゲート電極１０８の表面および第１炭化珪素半導体層１０２’の表面を覆うように、例えばＳｉＯ2を用いた層間絶縁膜１１１をＣＶＤ法によって堆積する。層間絶縁膜１１１の厚さは、例えば、１．５μｍである。
次に、図４（ａ）に示すように、マスク（不図示）を用いて、ドライエッチングにより、コンタクト領域１０５の表面上と、不純物領域１０４の一部の表面上との層間絶縁膜１１１を除去することによって、コンタクトホール１１１ｃを形成する。
その後、図４（ｂ）に示すように、例えば厚さ５０ｎｍ程度のニッケル膜１０９’を、層間絶縁膜１１１上に形成する。図４（ｃ）に示すように、不活性雰囲気内で例えば９５０℃の温度で、５分間熱処理することにより、ニッケル膜１０９’を炭化珪素表面と反応させ、ニッケルシリサイドで構成される第１オーミック電極１０９を形成する。次いで、図４（ｄ）に示すように、エッチングによって、層間絶縁膜１１１上のニッケル膜１０９’を除去した後に、半導体基板１０１の裏面にも、例えばニッケルを全面に堆積させ、同様に熱処理によって炭化珪素と反応させて、第２オーミック電極１１０を形成する。
続いて、層間絶縁膜１１１上およびコンタクトホール１１１ｃ内に、厚さ４μｍ程度のアルミニウム膜を堆積し、所望のパターンにエッチングすることにより、図４（ｅ）に示すように、上部配線電極１１２が得られる。なお、図示しないが、チップ端にゲート電極と接触するゲート配線（またはゲートパッド）も他の領域に形成する。さらに、第２オーミック電極１１０の裏面に、ダイボンド用の裏面配線電極１１３として、例えばＴｉ／Ｎｉ／Ａｇを堆積する。（Ｔｉ側が第２オーミック電極１１０に接する。）このようにして、図１に示した半導体素子１００が得られる。
本発明の半導体素子１００によれば、濃度の異なる第１ボディ領域と第２ボディ領域を有し、素子耐圧に影響を与える第２ボディ領域と、トランジスタの閾値電圧Ｖｔｈおよびチャネルダイオードの立ち上がり電圧Ｖｆ０に影響を与える第１ボディ領域を独立に制御することができる。このためチャネルダイオードを還流ダイオードとして用いることができ、高い耐圧および信頼性を有する半導体素子を実現できる。素子耐圧を維持したまま、チャネルダイオードの立ち上がり電圧｜Ｖｆ０｜を小さくし（好ましくは１Ｖ以下、さらに好ましくは０．６Ｖ以下）、かつトランジスタの閾値電圧Ｖｔｈを正に維持（好ましくは２Ｖ以上８Ｖ以下）するためには、第１ボディ領域の平均不純物濃度よりも第２ボディ領域の平均不純物濃度を小さくしておくことが好ましい。チャネルダイオードの立ち上がり電圧を１Ｖ以下に設計すれば、環流ダイオードの候補であるＳｉＣからなるショットキーダイオードの代替が可能となり、チャネルダイオードの立ち上がり電圧を０．６Ｖ以下に設計すれば、Ｓｉからなるファストリカバリーダイオードの代替が可能となる。つまり、これらの環流ダイオードを使用することなく、半導体素子１００のみで、環流ダイオードの機能を併せ持つことができる。また、順方向電流の閾値電圧Ｖｔｈは２Ｖ以上であることが好ましい。パワー回路であるインバータ回路に一般的に使用する半導体素子（ＭＩＳＦＥＴ）は、ノーマリーオフ（Ｖｔｈ＞０Ｖ）であることが好ましい。なぜならば、何らかの要因でゲート制御回路が故障し、ゲート電圧が０Ｖになってしまっても、ドレイン電流を遮断することができるので、安全だからである。また、ＭＩＳＦＥＴの閾値電圧は高温になると低下する。例えば、ＳｉＣ−ＭＯＳＦＥＴの場合、１００℃の温度上昇で約１Ｖ低下する場合がある。ここで、ノイズでゲートがオンになってしまわないようにノイズマージンを１Ｖとすれば、室温でのＶｔｈは２Ｖ（１Ｖ＋１Ｖ）以上に設定することが好ましい。また、閾値電圧が高すぎると、トランジスタをオンする際のゲート電圧もその分大きくなってしまい、ゲート電圧を発生させる電源の制約が多くなってくるため、実用上、閾値電圧は８Ｖ以下とすることが好ましい。
また、第１ボディ領域の平均不純物濃度よりも第２ボディ領域の平均不純物濃度を小さくしておくことにより、半導体素子における周端部の電界集中緩和構造のプロセス設計も容易となる。これを以下に説明する。
図６（ａ）は半導体素子１００をユニットセルとして複数含む半導体装置１００ｃを、上部配線電極１１２側から見た模式図である。半導体素子１００は、図６（ａ）に示すように、四角形に切り出されることが多い。半導体装置１００ｃは、ユニットセル配置部１００ｕｌおよび周端部１００ｆｌからなる。ユニットセル配置部１００ｕｌには図１（ｂ）（ｃ）で示したユニットセルが配置されている。周端部１００ｆｌはユニットセル配置部１００ｕｌの周辺を取り囲むように配置されている。図６（ｂ）はすでに図１（ａ）で示した半導体素子１００のユニットセル１００ｕである。ここで、図６（ａ）のＥ−Ｆ断面図を図６（ｃ）に示す。半導体装置は、周端部１００ｆｌに配置された第２導電型の注入領域１１５を含む。注入領域１１５はユニットセル１００ｕの最外周に主に配置され、ユニットセル１００ｕと同様な平面形状（例えば図１（ｂ）に示した四角形）で規定される。半導体装置はさらに第２導電型のリング領域（ＦＬＲ）１１６を含む。リング領域１１６は、半導体基板１０１の主面と平行な面において、ユニットセル配置部１００ｕｌおよび注入領域１１５をリング状に取り囲んでおり、単数または複数のリングから構成される。リング領域１１６の外側には第１導電型の空乏化抑制領域１０４ｆが設けられ、リング領域１１６をさらに取り囲んでいる。注入領域１１５やリング領域１１６は素子耐圧に影響を与え、素子端部での電界集中を緩和する役割を有する。
素子周端において電界集中を緩和するためには、所望の耐圧を有するために準備されたドリフト領域１０２に対して反導電型（ここではｐ型）の注入領域１１５やリング領域１１６を設けることが好ましい。注入領域１１５やリング領域１１６を、半導体素子１００におけるボディ領域１０３形成時に同時に形成することで、半導体装置の製造工程を簡略にすることができ、プロセスコストの低減も可能となる。例えば図６（ｃ）では、半導体素子１００を作製する際に図３（ｂ）で示した第１ボディ注入領域１０３ａ’と第２ボディ注入領域１０３ｂ’を形成するプロセスにおいて、同時に注入領域１１５やリング領域１１６を形成することができる。つまり、注入領域１１５における第１領域１０３ａｄおよび第２領域１０３ｂｄにおいては、それぞれ、第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂと、同じ不純物濃度プロファイルを有する。同様に、リング領域１１６における、第１リング領域１０３ａｆと第２リング領域１０３ｂｆの不純物濃度プロファイルも等しい。
このように、ユニットセル配置部１００ｕｌにおける第１ボディ領域／第２ボディ領域と、周端部１００ｆｌにおける注入領域１１５およびリング領域１１６を同時に形成してプロセス設計を容易にすることは、素子耐圧劣化抑制にも効果がある。素子耐圧劣化を抑制するためには、周端部１００ｆｌでの電界集中緩和が必須である。ここで電界集中緩和のためには、注入領域１１５やリング領域１１６の素子設計が重要となり、例えばリング領域１１６に形成されたリングの幅や間隔、本数、さらには第２リング領域１０３ｂｆの不純物濃度が最適に設計され、この素子設計に基づき、半導体プロセスを実現するためのマスクセットが作製される。電界集中はｐｎ接合で主に発生するため、周端部１００ｆｌにおいては第２領域１０３ｂｄ、第２リング領域１０３ｂｆの下端に電界集中が発生しやすい。本発明の半導体素子１００においては、周端部１００ｆｌの注入領域１１５およびリング領域１１６を、ユニットセル配置部１００ｕｌにおける第１および第２ボディ領域１０３ａ、１０３ｂと同時に形成できる。この場合、一方で素子耐圧に影響する第２ボディ領域１０３ｂ、第２領域１０３ｂｄ、第２リング領域１０３ｂｆの不純物濃度を固定し、他方で、第１ボディ領域１０３ａの不純物濃度を任意にプロセス設計して、素子耐圧劣化を抑制しつつ、好ましいＶｔｈ、｜Ｖｆ０｜を実現できる。つまり、ボディ領域の不純物濃度変更による素子設計変更（マスク再作製）の必要はなく、同じ素子設計のままで、プロセス設計に自由度を持たせる効果も併せ持っている。
（第２の実施形態）
以下、本発明による半導体素子の第２の実施形態を説明する。図７は本発明による半導体素子の第２の実施形態を示す模式的断面図である。半導体素子１００Ａは図１（ａ）に示す半導体素子１００とほぼ同じ構造を備えているが、不純物領域１０４が第１ボディ領域１０３ａから下方にはみ出している点が異なる。つまり、不純物領域１０４の底面１０４ｕは、第１ボディ領域１０３ａの底面１０３ａｕよりも深くに位置している。また、不純物領域１０４は、第２ボディ領域１０３ｂと接触している。
図７において、例えば第１ボディ領域１０３ａの平均不純物濃度および深さ（厚さ）はそれぞれ、１×１０19ｃｍ-3、１５０ｎｍ、不純物領域１０４の平均不純物濃度および深さ（厚さ）はそれぞれ、５×１０19ｃｍ-3、２５０ｎｍである。不純物領域１０４は、第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂに対してカウンタードープで形成されている。つまり、不純物領域１０４中には、第１導電型の不純物だけでなく、第２導電型の不純物も含まれる。図１に示したような、不純物領域１０４の下方が第１ボディ領域１０３ａに覆われている構成の場合、不純物領域中の第１導電型ドーパントは第２導電型ドーパントに補償されるために、不純物領域の抵抗がその分上がってしまう。第２ボディ領域１０３ｂは第１ボディ領域１０３ａよりもその平均不純物濃度は小さく設定しているため、図７に示した構成を取ることで、第１ボディ領域中の高濃度ドーパントに補償される影響の低減が可能となり、つまりは不純物領域の抵抗増を抑制でき、ひいては半導体素子１００のオン抵抗増加を抑制できる。
本実施形態の半導体素子も第１の実施形態と同様、図６（ａ）、（ｂ）、（ｃ）に示すように、ユニットセル配置部１００ｕｌに配置し、周囲に周端部１００ｆｌを設けて半導体装置を構成してもよい。
なお、本発明の形態において、炭化珪素は４Ｈ−ＳｉＣで説明したが、他のポリタイプ（６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ、１５Ｒ−ＳｉＣなど）でも差し支えない。また、面方位として（０００１）面からオフカットした主面で説明したが、他の面（（１１−２０）面や（１−１００）面、（０００−１）面）およびこれらのオフカット面でも差し支えない。また、基板がＳｉからなり、ドリフト領域が炭化珪素（３Ｃ−ＳｉＣ）からなるヘテロ接合を有していてもよい。
本発明によれば、ＳｉＣのｐｎ接合を含む半導体素子の結晶劣化の進行を回避しつつ、耐圧不良やリーク不良を抑制することが可能な半導体素子を提供することができる。
１００、１００Ａ 半導体素子
１０１ 半導体基板
１０２ ドリフト領域
１０２’ 第１炭化珪素半導体層
１０２ｊ ＪＦＥＴ領域
１０３ａ 第１ボディ領域
１０３ｂ 第２ボディ領域
１０４ 不純物領域
１０５ コンタクト領域
１０６ 第２炭化珪素半導体層
１０６ｃ チャネル領域
１０７ ゲート絶縁膜
１０８ ゲート電極
１０９ 第１オーミック電極
１１０ 第２オーミック電極
１１１ 層間絶縁膜
１１２ 上部配線電極
１１３ 裏面配線電極

Claims (8)

  1. 第１導電型の半導体基板と、
    前記半導体基板の主面上に位置する第１導電型の第１炭化珪素半導体層と、
    前記第１炭化珪素半導体層内に位置する第２導電型のボディ領域と、
    前記ボディ領域内に位置する第１導電型の不純物領域と、
    前記第１炭化珪素半導体層上であって、前記ボディ領域および前記不純物領域の少なくとも一部にそれぞれ接して配置された第１導電型の第２炭化珪素半導体層と、
    前記第２炭化珪素半導体層上のゲート絶縁膜と、
    前記ゲート絶縁膜上のゲート電極と、
    前記不純物領域と電気的に接続された第１オーミック電極と、
    前記半導体基板の裏面に設けられた第２オーミック電極と
    を備え、
    前記第２導電型のボディ領域は、前記第１炭化珪素半導体層の表面に接する第１ボディ領域と、前記第２導電型のボディ領域の底面に接する第２ボディ領域とを含み、
    前記第１ボディ領域の平均不純物濃度は、前記第２ボディ領域の平均不純物濃度の２倍以上であり、
    前記不純物領域の底面は、前記第１ボディ領域の底面より深くに位置している、半導体素子。
  2. 前記第１オーミック電極を基準とする前記第２オーミック電極および前記ゲート電極に印加される電位はそれぞれＶｄｓおよびＶｇｓであり、ゲート閾値電圧はＶｔｈであり、
    Ｖｇｓ≧Ｖｔｈの場合、前記第２炭化珪素半導体層を介して前記第２オーミック電極から前記第１オーミック電極へ電流が流れ、
    ０ボルト≦Ｖｇｓ＜Ｖｔｈの場合、Ｖｄｓが０ボルトよりも小さくなるにつれて、前記ボディ領域から前記第１炭化珪素半導体層へ電流が流れ始める前に前記第１オーミック電極から前記第２炭化珪素半導体層を介して前記第２オーミック電極へ電流が流れる、請求項１に記載の半導体素子。
  3. 前記半導体基板、前記第１炭化珪素半導体層、前記ボディ領域、前記不純物領域、前記第２炭化珪素半導体層、前記ゲート絶縁膜、前記ゲート電極、前記第１オーミック電極、および前記第２オーミック電極は、金属−絶縁体−半導体電界効果トランジスタを構成しており、
    前記第１オーミック電極の電位を基準とする前記第２オーミック電極の電位をＶｄｓ、
    前記第１オーミック電極の電位を基準とする前記ゲート電極の電位をＶｇｓ、
    前記金属−絶縁体−半導体電界効果トランジスタのゲート閾値電圧をＶｔｈ、
    前記第２オーミック電極から前記第１オーミック電極へ流れる電流の向きを順方向、
    前記第１オーミック電極から前記第２オーミック電極へ流れる電流の向きを逆方向と定義すると、
    Ｖｇｓ≧Ｖｔｈの場合、
    前記金属−絶縁体−半導体電界効果トランジスタは、前記第２炭化珪素半導体層を介して前記第２オーミック電極と前記第１オーミック電極との間を導通し、
    ０ボルト≦Ｖｇｓ＜Ｖｔｈの場合、
    前記金属−絶縁体−半導体電界効果トランジスタは、前記順方向に電流を流さず、Ｖｄｓ＜０ボルトのとき、前記第１オーミック電極から前記第２炭化珪素半導体層を介して前記第２オーミック電極へ前記逆方向に電流を流すダイオードとして機能し、
    前記ダイオードの立ち上がり電圧の絶対値は、前記ボディ領域と前記第１炭化珪素半導体層とにより構成されるボディダイオードの立ち上がり電圧の絶対値よりも小さい、請求項１に記載の半導体素子。
  4. 前記第１ボディ領域の平均不純物濃度が１×１０18ｃｍ-3以上、１×１０20ｃｍ-3以下であり、前記第２ボディ領域の平均不純物濃度が１×１０17ｃｍ-3以上、１×１０19ｃｍ-3以下である、請求項１から３のいずれかに記載の半導体素子。
  5. 前記第２炭化珪素半導体層は、前記不純物領域、および前記第１炭化珪素半導体層のうち前記第１ボディ領域に隣接する領域と電気的に接続され、前記第１ボディ領域上に配置されている、請求項１から４のいずれかに記載の半導体素子。
  6. 前記第２炭化珪素半導体層はエピタキシャル成長により形成されている請求項５に記載の半導体素子。
  7. 前記第１ボディ領域および前記第２ボディ領域は、それぞれ、前記半導体基板の主面と垂直な方向に少なくとも１５ｎｍおよび１００ｎｍの厚さを有している、請求項１から６のいずれかに記載の半導体素子。
  8. 前記半導体基板の主面に垂直な方向から見た場合、前記第１ボディ領域の外周と前記第２ボディ領域の外周とは一致している、請求項１から７のいずれかに記載の半導体素子。
JP2012513790A 2010-10-29 2011-10-27 半導体素子および半導体装置 Active JP5015361B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012513790A JP5015361B2 (ja) 2010-10-29 2011-10-27 半導体素子および半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010243137 2010-10-29
JP2010243137 2010-10-29
PCT/JP2011/006019 WO2012056704A1 (ja) 2010-10-29 2011-10-27 半導体素子および半導体装置
JP2012513790A JP5015361B2 (ja) 2010-10-29 2011-10-27 半導体素子および半導体装置

Publications (2)

Publication Number Publication Date
JP5015361B2 JP5015361B2 (ja) 2012-08-29
JPWO2012056704A1 true JPWO2012056704A1 (ja) 2014-03-20

Family

ID=45993449

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012540686A Active JP5395275B2 (ja) 2010-10-29 2011-10-27 半導体素子およびその製造方法
JP2012513790A Active JP5015361B2 (ja) 2010-10-29 2011-10-27 半導体素子および半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012540686A Active JP5395275B2 (ja) 2010-10-29 2011-10-27 半導体素子およびその製造方法

Country Status (5)

Country Link
US (2) US8563988B2 (ja)
EP (2) EP2620983B1 (ja)
JP (2) JP5395275B2 (ja)
CN (3) CN102668094B (ja)
WO (2) WO2012056704A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10374075B2 (en) 2015-11-12 2019-08-06 Mitsubishi Electric Corporation Silicon carbide semiconductor device and manufacturing method for the same

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012104856A (ja) * 2009-04-30 2012-05-31 Panasonic Corp 半導体素子、半導体装置および電力変換器
US8772788B2 (en) * 2011-05-30 2014-07-08 Panasonic Corporation Semiconductor element and method of manufacturing thereof
CN103703565B (zh) * 2011-09-28 2017-09-01 三菱电机株式会社 半导体装置
US9406762B2 (en) * 2012-05-17 2016-08-02 General Electric Company Semiconductor device with junction termination extension
US8558308B1 (en) * 2012-06-14 2013-10-15 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device using a contact implant and a metallic recombination element and semiconductor
US9184229B2 (en) * 2012-07-31 2015-11-10 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
JP5501539B1 (ja) * 2012-09-13 2014-05-21 パナソニック株式会社 半導体装置
CN105051868B (zh) * 2012-10-30 2016-06-08 松下知识产权经营株式会社 半导体装置
WO2014083771A1 (ja) * 2012-11-28 2014-06-05 パナソニック株式会社 半導体素子及びその製造方法
JP5954140B2 (ja) * 2012-11-29 2016-07-20 住友電気工業株式会社 炭化珪素半導体装置
US9006748B2 (en) 2012-12-03 2015-04-14 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing same
DE112012007207B4 (de) * 2012-12-06 2023-11-09 Mitsubishi Electric Corporation Halbleitervorrichtung
KR20140076762A (ko) * 2012-12-13 2014-06-23 삼성전기주식회사 전력 반도체 소자 및 그 제조 방법
JP6091242B2 (ja) * 2013-02-18 2017-03-08 三菱電機株式会社 炭化珪素半導体装置の製造方法
US9142668B2 (en) 2013-03-13 2015-09-22 Cree, Inc. Field effect transistor devices with buried well protection regions
US9240476B2 (en) * 2013-03-13 2016-01-19 Cree, Inc. Field effect transistor devices with buried well regions and epitaxial layers
US10347489B2 (en) * 2013-07-02 2019-07-09 General Electric Company Semiconductor devices and methods of manufacture
US9768259B2 (en) * 2013-07-26 2017-09-19 Cree, Inc. Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling
CN103996714A (zh) * 2014-05-09 2014-08-20 东南大学 一种n型碳化硅纵向金属氧化物半导体管
WO2015178024A1 (ja) * 2014-05-23 2015-11-26 パナソニックＩｐマネジメント株式会社 炭化珪素半導体装置
US10418476B2 (en) 2014-07-02 2019-09-17 Hestia Power Inc. Silicon carbide semiconductor device
US10483389B2 (en) * 2014-07-02 2019-11-19 Hestia Power Inc. Silicon carbide semiconductor device
US10192961B2 (en) * 2015-02-20 2019-01-29 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
JP6745458B2 (ja) * 2015-04-15 2020-08-26 パナソニックＩｐマネジメント株式会社 半導体素子
US9773924B2 (en) 2015-04-22 2017-09-26 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device having barrier region and edge termination region enclosing barrier region
US9670648B2 (en) 2015-08-10 2017-06-06 Caterpillar Inc. Replaceable tip systems for a tine
US9691759B2 (en) 2015-10-01 2017-06-27 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device including semiconductor substrate, silicon carbide semiconductor layer, unit cells, source, and gate
JP6275353B2 (ja) 2015-10-30 2018-02-07 三菱電機株式会社 炭化珪素半導体装置
JP6473073B2 (ja) * 2015-12-15 2019-02-20 株式会社日立製作所 半導体装置、パワーモジュール、電力変換装置、自動車および鉄道車両
JP6490017B2 (ja) * 2016-01-19 2019-03-27 三菱電機株式会社 パワーモジュール、３相インバータシステム、およびパワーモジュールの検査方法
WO2018135146A1 (ja) * 2017-01-17 2018-07-26 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6926869B2 (ja) * 2017-09-13 2021-08-25 富士電機株式会社 半導体装置
JP6782213B2 (ja) * 2017-09-19 2020-11-11 株式会社東芝 半導体装置
JP6469795B2 (ja) * 2017-09-21 2019-02-13 アルディーテック株式会社 絶縁ゲート型電界効果トランジスタ
CN111480239B (zh) 2017-12-19 2023-09-15 三菱电机株式会社 碳化硅半导体装置以及电力变换装置
CN111466032B (zh) 2017-12-19 2023-08-18 三菱电机株式会社 碳化硅半导体装置以及电力变换装置
JP6737401B2 (ja) * 2017-12-19 2020-08-05 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
JP6592119B2 (ja) * 2018-01-25 2019-10-16 株式会社日立製作所 半導体スイッチング素子および炭化珪素半導体装置の製造方法
CN109742136A (zh) * 2018-12-30 2019-05-10 芜湖启迪半导体有限公司 一种肖特基二极管结构及其制造方法
EP3748851B1 (en) * 2019-06-07 2023-03-15 Infineon Technologies AG Semiconductor device and semiconductor arrangement comprising semiconductor devices
JP2020205295A (ja) * 2019-06-14 2020-12-24 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置
JP7189848B2 (ja) * 2019-08-07 2022-12-14 株式会社東芝 半導体装置およびその製造方法
US11955567B2 (en) 2022-02-16 2024-04-09 Leap Semiconductor Corp. Wide-band gap semiconductor device and method of manufacturing the same

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5974674A (ja) * 1982-10-22 1984-04-27 Hitachi Ltd 絶縁ゲ−ト半導体装置とその製造法
JP2542448B2 (ja) * 1990-05-24 1996-10-09 シャープ株式会社 電界効果トランジスタおよびその製造方法
JPH06104564B2 (ja) 1991-06-12 1994-12-21 工業技術院長 膜状層間化合物及びその製造法
US5233215A (en) * 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
US5744994A (en) * 1996-05-15 1998-04-28 Siliconix Incorporated Three-terminal power mosfet switch for use as synchronous rectifier or voltage clamp
JPH11220127A (ja) * 1998-02-03 1999-08-10 Sharp Corp 絶縁ゲート型半導体装置及びその製造方法
JP2000252456A (ja) * 1999-03-02 2000-09-14 Hitachi Ltd 半導体装置並びにそれを用いた電力変換器
JP4595144B2 (ja) * 1999-09-21 2010-12-08 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP3484690B2 (ja) * 1999-10-27 2004-01-06 関西日本電気株式会社 縦型電界効果トランジスタ
JP4802378B2 (ja) * 2001-03-12 2011-10-26 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4197400B2 (ja) 2001-03-29 2008-12-17 三菱電機株式会社 炭化珪素半導体からなる半導体装置
JP2003163351A (ja) 2001-11-27 2003-06-06 Nec Kansai Ltd 絶縁ゲート型半導体装置およびその製造方法
JP3941641B2 (ja) * 2002-09-18 2007-07-04 日産自動車株式会社 炭化珪素半導体装置の製造方法とその製造方法によって製造される炭化珪素半導体装置
JP3637052B2 (ja) * 2002-11-29 2005-04-06 松下電器産業株式会社 ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法
US6940110B2 (en) * 2002-11-29 2005-09-06 Matsushita Electric Industrial Co., Ltd. SiC-MISFET and method for fabricating the same
US9515135B2 (en) 2003-01-15 2016-12-06 Cree, Inc. Edge termination structures for silicon carbide devices
JP4403366B2 (ja) 2003-06-04 2010-01-27 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP4289123B2 (ja) * 2003-10-29 2009-07-01 富士電機デバイステクノロジー株式会社 半導体装置
EP1909325A4 (en) * 2005-07-25 2009-05-06 Panasonic Corp SEMICONDUCTOR ELEMENT AND ELECTRICAL DEVICE
JP2007066959A (ja) * 2005-08-29 2007-03-15 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP4982082B2 (ja) * 2005-12-26 2012-07-25 株式会社豊田中央研究所 窒化物半導体装置
JP5011748B2 (ja) 2006-02-24 2012-08-29 株式会社デンソー 半導体装置
US8125005B2 (en) 2006-05-18 2012-02-28 Panasonic Corporation Semiconductor element and method for manufacturing same
JP2008010506A (ja) 2006-06-27 2008-01-17 Matsushita Electric Ind Co Ltd 半導体装置
JP2008017237A (ja) 2006-07-07 2008-01-24 Mitsubishi Electric Corp 電子部品およびその電子部品を用いた電力変換器
US7598567B2 (en) 2006-11-03 2009-10-06 Cree, Inc. Power switching semiconductor devices including rectifying junction-shunts
JP2008159927A (ja) * 2006-12-25 2008-07-10 Toyota Motor Corp Ｉｉｉ族窒化物半導体装置とその製造方法
JP4367508B2 (ja) * 2007-03-13 2009-11-18 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP4356767B2 (ja) 2007-05-10 2009-11-04 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP4483918B2 (ja) * 2007-09-18 2010-06-16 株式会社デンソー 半導体装置
JP2009130266A (ja) * 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
JP5206541B2 (ja) * 2008-04-01 2013-06-12 株式会社デンソー 半導体装置およびその製造方法
WO2009139140A1 (ja) 2008-05-13 2009-11-19 パナソニック株式会社 半導体素子
JP2009289904A (ja) 2008-05-28 2009-12-10 Toshiba Corp 半導体装置
JPWO2010044226A1 (ja) * 2008-10-17 2012-03-15 パナソニック株式会社 半導体装置およびその製造方法
WO2010125819A1 (ja) 2009-04-30 2010-11-04 パナソニック株式会社 半導体素子、半導体装置および電力変換器
EP2442355B1 (en) * 2009-06-11 2014-04-23 Toyota Jidosha Kabushiki Kaisha Semiconductor device
WO2011013364A1 (ja) * 2009-07-28 2011-02-03 パナソニック株式会社 半導体素子の製造方法
US8471267B2 (en) * 2009-09-03 2013-06-25 Panasonic Corporation Semiconductor device and method for producing same
WO2011141981A1 (ja) 2010-05-10 2011-11-17 株式会社日立製作所 半導体装置
JP5002693B2 (ja) * 2010-09-06 2012-08-15 株式会社東芝 半導体装置
US8772788B2 (en) * 2011-05-30 2014-07-08 Panasonic Corporation Semiconductor element and method of manufacturing thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10374075B2 (en) 2015-11-12 2019-08-06 Mitsubishi Electric Corporation Silicon carbide semiconductor device and manufacturing method for the same

Also Published As

Publication number Publication date
WO2012056705A1 (ja) 2012-05-03
CN103180959A (zh) 2013-06-26
JP5015361B2 (ja) 2012-08-29
EP2610914A4 (en) 2013-08-28
CN103180959B (zh) 2014-07-23
US8809871B2 (en) 2014-08-19
EP2620983A4 (en) 2013-08-28
CN102668094A (zh) 2012-09-12
US20130214291A1 (en) 2013-08-22
EP2610914A1 (en) 2013-07-03
CN102668094B (zh) 2015-02-25
CN202394977U (zh) 2012-08-22
US20120286290A1 (en) 2012-11-15
WO2012056704A1 (ja) 2012-05-03
EP2620983A1 (en) 2013-07-31
JP5395275B2 (ja) 2014-01-22
US8563988B2 (en) 2013-10-22
EP2620983B1 (en) 2015-04-15
EP2610914B1 (en) 2015-01-07
JPWO2012056705A1 (ja) 2014-03-20

Similar Documents

Publication Publication Date Title
JP5015361B2 (ja) 半導体素子および半導体装置
JP7357713B2 (ja) 炭化珪素半導体装置および電力変換装置
JP6929404B2 (ja) 炭化珪素半導体装置および電力変換装置
JP5481605B2 (ja) 半導体素子
JP4955128B2 (ja) 半導体素子、半導体装置および電力変換器
US8772788B2 (en) Semiconductor element and method of manufacturing thereof
US8049223B2 (en) Semiconductor device with large blocking voltage
WO2010125819A1 (ja) 半導体素子、半導体装置および電力変換器
JP6984021B2 (ja) ワイドバンドギャップ半導体装置、および、電力変換装置
JP6737401B2 (ja) 炭化珪素半導体装置および電力変換装置
US20200127098A1 (en) Silicon carbide semiconductor device and power conversion device
JP2012099630A (ja) 半導体装置および電力変換器
JP2012104856A (ja) 半導体素子、半導体装置および電力変換器
JP5400252B2 (ja) 半導体素子、半導体装置、およびその製造方法
JP4918626B2 (ja) 半導体素子、半導体装置および電力変換器
JP6976489B2 (ja) 炭化珪素半導体装置および電力変換装置
JP7127748B2 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
JP2005235985A (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5015361

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150