JPWO2011162181A1 - 面実装バリスタ - Google Patents
面実装バリスタ Download PDFInfo
- Publication number
- JPWO2011162181A1 JPWO2011162181A1 JP2012521455A JP2012521455A JPWO2011162181A1 JP WO2011162181 A1 JPWO2011162181 A1 JP WO2011162181A1 JP 2012521455 A JP2012521455 A JP 2012521455A JP 2012521455 A JP2012521455 A JP 2012521455A JP WO2011162181 A1 JPWO2011162181 A1 JP WO2011162181A1
- Authority
- JP
- Japan
- Prior art keywords
- varistor
- electrode
- exterior material
- surface mount
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/102—Varistor boundary, e.g. surface layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Thermistors And Varistors (AREA)
Abstract
【課題】基板を燃焼させる等の危険性のない高電圧・大電流パルス用の面実装バリスタを提供する。【解決手段】バリスタ1の外装材を第1モールド層13と第2モールド層15とからなる2重(2層)構成とし、この外装材の底部に所定高の脚部を形成する。その結果、バリスタ1を基板20に実装したときにバリスタ素子2と実装基板20との間に形成される空間(空隙)により、バリスタが電気的な短絡状態になっても基板20を燃焼させる等の危険性を回避できる。【選択図】図1
Description
本発明は、例えば、各種サージやパルスノイズから電子機器等を保護するための面実装バリスタに関する。
自動車や産業機器等において使用される電子部品は、その使用環境の変化が目覚ましく、従来はこの種の部品に要求されなかった規格の改定や、その用途も益々多様化しているというのが現状である。その結果、予期せぬノイズや大きなパルスから脆弱な電子回路を保護する電子部品への要求が非常に高くなっている。さらには、硫化や結露等の環境の影響を充分に考慮し、単に初期機能だけでなく、継続的な信頼性の高い製品を提供する必要がある。
回路保護部品としてのバリスタには、ディスクタイプ(ラジアル部品タイプのものが多い)、面実装タイプ(チップ型)、積層(内層)部品があり、用途により使い分けられている。例えば、100V〜200V等の家庭用電源機器、周辺回路の保護、雷サージ等の高電圧・大電流のパルスにはディスクタイプが使用される。また、面実装タイプや積層タイプは、ディスクタイプよりも低電圧、低電流のパルス用として使用される。高電圧・大電流タイプになるほど、バルクサイズは大きくなるが、これは、バルクサイズの大きいものでなければ、雷サージ等に耐えることができないからである。
電子機器のサージ保護用のチップバリスタとして、サージ電流耐量を向上させたチップバリスタについては、例えば、特許文献1に記載されている。
近年における電子部品の省スペース化、小型化の進展により、高電圧・大電流パルスに対応できる面実装チップタイプのバリスタが求められているが、従来の面実装型を高電圧・大電流パルス用にバルクサイズを大きくしても、雷サージ等のパルスにおいてバリスタが短絡した際、部品はおよそ1000℃近くまで発熱する。このことから、基板に実装されたときにバリスタの底面が基板と近接している、特許文献1等に記載の従来品の構造では、バリスタの短絡時に基板を燃焼させる危険性が極めて高くなるという問題がある。
本発明は、上述した課題に鑑みてなされたものであり、その目的とするところは、基板を燃焼させる等の危険性のない高電圧・大電流パルス用の面実装型のチップバリスタを提供することである。
上記の目的を達成し、上述した課題を解決する一手段として以下の構成を備える。すなわち、本発明の面実装バリスタは、バリスタ素子と、該バリスタ素子の両面に配された電極と、該電極に接合された一対のフレーム端子とが絶縁性の外装材で覆われてなる面実装バリスタであって、前記一対のフレーム端子それぞれが前記外装材より引き出されるとともに、前記外装材の表面形状に沿って折り曲げられ、前記一対のフレーム端子それぞれの先端部が、前記外装材の底部に形成された空隙部を挟んで対向することを特徴とする。また、前記外装材の底部には、所定高の脚部が設けられた構造である。また、例えば、前記外装材は、前記バリスタ素子と電極とフレーム端子とを覆う第1の樹脂層と、その第1の樹脂層をさらに覆う第2の樹脂層とからなり、この第2の樹脂層の底部に所定高の脚部を設けることで、前記第2の樹脂層の底面と実装基板との間に前記空隙部を形成することを特徴とする。また、例えば、前記空隙部は、前記電極の長手方向と等しいか、あるいはそれ以上の幅を有し、前記バリスタ素子の厚さの3/4以上の高さを有する空間であることを特徴とする。例えば、前記空隙部は、前記バリスタ素子の長手方向と等しいか、あるいはそれ以上の幅を有し、前記バリスタ素子の厚さの3/4以上の高さを有する空間であることを特徴とする。さらには、例えば、前記一対のフレーム端子それぞれの端部に貫通孔を配し、前記貫通孔を介して前記フレーム端子と前記電極とを溶接接合することを特徴とする。
本発明によれば、バリスタの短絡時において基板を燃焼させる等の危険性を回避可能な面実装バリスタを提供することができる。
以下、本発明に係る実施の形態例について添付図面等を参照して詳細に説明する。図1は、本実施の形態例に係る面実装タイプのチップバリスタの構造を示す断面図である。また、図2は、図1のチップバリスタにおける端子部と上面電極との接続状態を示す内部図(モールド前のチップバリスタを図1の矢印A方向から見た図)であり、図3は、図1のチップバリスタにおける端子部と下面電極との接続状態を示す内部図(モールド前のチップバリスタを図1の矢印B方向から見た図)である。図4は、図1のチップバリスタを底面側から見たときの様子を示している。なお、本実施の形態例において「面実装タイプ」の部品(バリスタ)とは、例えば、実装高さが10mm以下であり、バリスタ電圧が240〜820Vに適用されるものをいう。
図1に示すように、本実施の形態例に係るチップバリスタ1は、例えば、酸化亜鉛(ZnO)に添加物を混合してなる組成のバリスタ素子2の表面と裏面それぞれに電極5,7が形成されている。さらに、これらの電極5,7の表面に所定形状のリードフレーム端子9,11が電気的に接続された状態で取り付けられている。そして、リードフレーム端子9,11とともにバリスタ素子2、電極5,7が樹脂モールドで封止され、それらがさらに、別の樹脂モールドで覆われる構造になっている。
より具体的には、本実施の形態例に係るチップバリスタ1は、バリスタ素子2等を直接封止する第1モールド層13と、この第1モールド層13の周囲を覆うように形成された第2モールド層15とからなる2重(2層)構成になっている。第1モールド層13および第2モールド層15は、本実施の形態例にかかるチップバリスタ1の外装材である。第2モールド層15の底部には脚部17,19が形成されており、チップバリスタが基板20等に実装されたとき、これらの脚部17,19が形成されていることから、外装材の底部と基板との間に、後述する空隙部(空間)Sが形成されるようになっている。
上述したように外装材を2層構成とし、第2モールド層15の構成時(二次工程)に脚部17,19を形成することで、応力の解放との関係から第1モールド層(一次モールド)のみで脚部を構成する場合に比べて、リフロー時における脚部の破壊が抑制される。また、第1モールド層13と第2モールド層15の材質は、基板燃焼を避ける効果を考慮した場合、例えば、第1、第2モールド層ともにエポキシ樹脂とする第1の組み合わせ、第1モールド層13をシリコン樹脂、第2モールド層をエポキシ樹脂とする第2の組み合わせ、あるいは、第3の組み合わせとして中空構造の外装、即ち、例えばエポキシ樹脂やセラミック等からなる外装ケース(外装材)の内部空間にバリスタ素子が外装ケースと直接触れないように保持する構造にしてもよい。なお、必ずしも外装材を2層にしなくてもよく、1層の構造でもよい。
図2および図3に示すように、リードフレーム端子9,11の電極5,7との接続面に、プレス加工によりリードフレームを打ち抜いて貫通孔21,31を形成し、リードフレーム端子と電極とを溶接接合する。これらのリードフレーム端子9,11は、例えば、フレーム厚が0.2mmの燐青銅からなり、表面に2〜6μm厚のNiメッキとSnメッキを施したものである。
本実施の形態では、1つのフレームに直径が1mmの貫通孔21,31を2個所に形成した。貫通孔は複数形成することが望ましい。フレーム端子のSnと電極5,7に含まれるSnとが溶接熱によって溶融することで混合一体化し、強固な接着を実現できるだけでなく、貫通孔21,31により、フレーム材等の溶融する面積を広く確保して、接着を強化するとともに、電気的にも良好な接続を確保することができる。
図1に示すように、電極5,7に接合されたリードフレーム端子9,11は、それぞれが外装材より外部へ引き出され、外装材の表面形状に沿って所定形状に折り曲げられている。そして、リードフレーム端子9,11それぞれの先端部分は、脚部17,19の底面(実装基板側の面)上で終端される構成となっている。その結果、リードフレーム端子9,11の端部は互に、外装材の底部に設けた空隙部Sを挟んで、その空隙部Sの幅Lだけ離間して対向することになる。
さらには、本実施の形態例に係る面実装タイプのチップバリスタは、バリスタ1の底部であって、第2モールド層15(外装材)の底部両端側に、後述する高さの脚部17,19を形成したことにより、バリスタ1を基板20に実装したとき、第2モールド層15の底部と実装基板20との間に空間が形成される構造になっている。これにより、本実施の形態例に係る面実装バリスタは、バリスタ素子2と実装基板20との間に空間(空隙)を設けた構造を有することになる。そのため、高電圧・大電流パルスによってバリスタが電気的な短絡状態になり、高温状態となっても、基板を燃焼させる等の危険が少ない。
バリスタ1の底部(第2モールド層15の底部)と実装基板20との距離(空隙部Sの空間距離)aは、脚部17,19の高さによって決まる。この空間距離aは、好ましくは1.8mm以上であり、バリスタ素子2の素子厚の3/4以上であることが望ましい。また、空隙部SのL寸法(長さ幅)は、バリスタ素子2に配された電極5,7の寸法と等しいか、あるいはそれ以上とする。なお、空隙部SのL寸法を、バリスタ素子2のL寸法と等しいか、あるいはそれ以上としてもよい。これによって、短絡等によってバリスタが高温化しても、実装基板の表面を燃焼させることのない面実装バリスタとすることができる。
次に、本実施の形態例に係るチップバリスタの製造プロセスについて説明する。図5は、本実施の形態例に係るチップバリスタの製造工程を時系列で示すフローチャートである。図5のステップS1でバリスタ素子2のバリスタ原料の調合を行う。例えば、バリスタ素子の材料としてメジアン平均粒径3μm程度の酸化亜鉛(ZnO)100mol%に対して、酸化ビスマス(Bi2O3)を0.2mol%、酸化コバルト(CoO)を4.0mol%、二酸化マンガン(MnO2)を4.0mol%、酸化アンチモン(Sb2O3)を3.5mol%、酸化クロム(Cr2O3)を1.0mol%、ホウ酸(H3BO3)を1.0mol%、酸化アルミニウム(Al2O3)を0.1mol%を、電子天秤等を使用して秤量する。
ステップS2では、ステップS1で秤量したバリスタ原料を、ボールミル装置を使用して混合する。ここでは、例えば、メディア(YTZ15φ)と混合溶媒としてのイオン交換水を用いて、毎分45回転で24時間、混合する。ステップS3で、乾燥オーブンを使用して120℃で24時間、混合材料を乾燥する。続くステップS4において、ステップS3で乾燥させた混合材料に、例えばPVA溶液を加えて、乳鉢等を用いて造粒する。
ステップS5では、例えば、ロータリープレス機を使用してプレス荷重1200Kgfを印加し、成形体の厚みが2mm程度となるよう成形する。そして、ステップS6で、焼結炉を使用して、成形体を例えば1140℃で1.5時間保持し、昇降温速度200℃/hrで脱バインダーおよび焼成を行う。
ステップS7において、電極焼成炉を用いて電極を形成する。例えば、上述の工程によって成形された成形体、すなわちバリスタ素子の両面に、Agガラスペースト等を用いて電極を形成し、540℃で10分間、焼付けを行う。このときの昇温速度を800℃/hrとし、焼付け後は徐冷する。
ステップS7の処理においてバリスタ素子の表面に電極を形成した状態を図6に示す。図6は本実施の形態例におけるバリスタ素子に電極を形成した状態を示す図である。図6において、2がバリスタ素子。5が電極である。なお、バリスタ素子2の電極5が形成された面の裏面にも電極7を形成する。
ステップS7の処理においてバリスタ素子の表面に電極を形成した状態を図6に示す。図6は本実施の形態例におけるバリスタ素子に電極を形成した状態を示す図である。図6において、2がバリスタ素子。5が電極である。なお、バリスタ素子2の電極5が形成された面の裏面にも電極7を形成する。
続くステップS8では、電極5を覆うようにNi層、Sn層の順に電解メッキによりメッキ層を形成する。メッキ厚は、例えば、Niを2〜6μm、Snを3〜8μmとする。リードフレーム端子には、プレス加工によって2個所に貫通孔が設けられている。ステップS9において、溶接機を使用して、電極にリードフレーム端子を例えば溶接接合等により接合する。
リードフレームを接合する状態を図7に示す。図7は、本実施の形態例の電極にリードフレームを接合する工程を説明するための図である。図7において、リードフレーム9は電極5に接続固定され、リードフレーム11を電極7へ接続する前の状態を示している。図7に示すように、本実施の形態例では、予めリードフレーム9,11には貫通孔21,31が形成されており、且つ接合するバリスタ素子や電極の厚さにあわせて折り曲げられ、且つ電極との接合部分の幅がやや狭くなるように成型されている。
ステップS10では、チップバリスタのモールド成形を行う。本実施の形態例に係るチップバリスタは、上述したようにモールドを2重成形する。そのため、ここでは、まず第一段階として、射出成形により、LCP樹脂、Si樹脂でバリスタ素子2を直接封止する第1モールド層13が形成される。
この第1層目のモールドが形成された状態を図8に示す。図8は本実施の形態例において第1モールド層(一次モールド層)を形成した状態を示す図である。図8に示すように第1モールド層13が形成された状態ではリードフレーム9,11はそのまま一次モールド層13より外方に延出した状態である。
つづいて同じく射出成形により第1モールド層13の周囲を覆うように第2モールド層15を形成する。第2モールド層15が形成された状態を図9に示す。図9は本実施の形態例において第2モールド層(二次モールド層)を形成した状態を示す図である。図9に示すようにこの第2モールド層15の底部には、実装基板側へ延出する脚部17,19が形成され脚部17、19間には空間Sが形成される。
ステップS11において、上記外装材より外部へ引き出されたリードフレーム端子9,11を、フォーミング加工機を使ってその外装材の表面形状に沿って所定形状に折り曲げる加工を行う。リードフレームの先端部を折り曲げた状態を図10に示す。図10は本実施の形態例のリードフレーム先端部を折り曲げた状態を説明するための図である。
図10において、リードフレーム9,11は、脚部17,19の凹部41,42にちょうど収納されるように先端部9a,11aが折り曲げられ(一次フォーミング)、折り曲げた先端部の長さが脚部17,19の幅となるように必要に応じて切断される。
脚部17,19の実装面(実装基板との当接面)には、リードフレーム9,11を収納する凹部41,42が形成されている。凹部41,42の深さは、リードフレーム9,11の厚さと略同じ深さとなっている。
脚部17,19の実装面(実装基板との当接面)には、リードフレーム9,11を収納する凹部41,42が形成されている。凹部41,42の深さは、リードフレーム9,11の厚さと略同じ深さとなっている。
図10の状態につづいて、第2モールド層15(外装材)の外側に延出しているリードフレーム9,11を、先端部が脚部17,19の凹部41,42内に収納するように折り曲げる二次フォーミングを行い、リードフレームの先端部分9a,11aをこの凹部41,42内に収納した状態となる。先端部分9a,11aが凹部41,42内に収まることで、実装面の平坦性が増すため、安定して実装することができる。
このリードフレーム9,11の二次フォーミング完了時の状態を図11,12に示す。図11は本実施の形態例のリードフレームを折り曲げた状態を底面側から見た図、図12は本実施の形態例のリードフレームを折り曲げた状態を上面側から見た図である。図11において、9a,11aはリードフレーム先端部(端子先端部)である。図示のように、脚部17,19の底部が略平面に保たれ、実装面の平坦性が担保されている。
図13は図12のX−X断面図である。図13は貫通孔が示されていること以外は図1と同様であるため、その他の符号は省略する。図13において、21,31は貫通孔であり、本実施の形態例ではステップS9の溶接接合により貫通孔21,31内にも導電材料が充填されており、リードフレーム9とバリスタ素体2は強固に固定されている。
なお、図13に明らかなように、上面及び下面それぞれのリードフレームの外装材からの引出位置が、外装材の両側面においてほぼ同一の引出位置となるように、予めリードフレーム9,11が折り曲げ加工されている。また、バリスタ素子2の両端面と折り曲げたリードフレーム面との距離もほぼ同一となるように折り曲げられている。
なお、図13に明らかなように、上面及び下面それぞれのリードフレームの外装材からの引出位置が、外装材の両側面においてほぼ同一の引出位置となるように、予めリードフレーム9,11が折り曲げ加工されている。また、バリスタ素子2の両端面と折り曲げたリードフレーム面との距離もほぼ同一となるように折り曲げられている。
以上の工程で本実施の形態例面実装バリスタが製造されるため、続くステップS12において、製造された面実装バリスタ全数の外観検査、およびバリスタ電圧、漏れ電流等の電気的特性の検査をする。
上記したステップS9のリードフレームと電極との接合処理の詳細を図14及び図15を参照して以下に説明する。図14は本実施の形態例のリードフレームと電極の詳細を説明するための断面図、図15は本実施の形態例のリードフレームと電極との接合処理を説明するための断面図である。
本実施の形態例では、リードフレーム9,11の表面には予めメッキ層9aを形成している。このメッキ層は、例えばニッケル(Ni)メッキあるいはスズ(Sn)メッキなど、任意の導電金属メッキを用いることができる。図14に示すように、メッキを施したリードフレーム9を、貫通孔21を形成した部分が電極5に当接するように、電極5上方の所定位置に位置決めする。
その後、図15に示すように、リードフレーム9を電極5に当接させ、ヒータ50を用いて加熱圧着する。このとき、リードフレーム9表面のメッキ層9bや電極5の表面のメッキ層が溶融し、貫通孔21内に充填された状態となる。符号25はメッキ層が溶融して貫通孔内に充填された導電体である。このためリードフレーム9とバリスタ素体2は強固に固定される。また、同様にして、リードフレーム11の貫通孔31を電極7に当接させて、リードフレーム11と電極7を加熱圧着する。
次に、本実施の形態例に係るチップバリスタのサンプル評価の結果について説明する。評価に使用したチップバリスタは、バリスタ電圧が470V、14mmサイズのバリスタ素子からなり、電極には、銀メタル分が65wt%、ホウ珪酸ガラス・その他が35wt%のAg電極を使用した。また、リードフレーム端子と電極を、鉛フリーはんだによって接合した。ここでは、基板面から製品(チップバリスタ)の底面までの距離(空間距離)aを変えて、各々の距離についてサンプル20個の良否判断を行った。表1は、サンプルの評価結果を示している。
このサンプル評価における良否判断基準は、製品バリスタに試験電圧を印加後、それを実装した基板面に燃焼、発煙、および発火がないこと、また、燃焼、発煙、および発火については、その数を、基板面を基準面として、そこから製品バリスタ(バリスタ底部)までの距離aに対して計数した。その結果、バリスタ底部の基板からの高さ(空間距離)aは、好ましくは1.8mm以上であり、また、空間距離aは、バリスタ素子の厚さの3/4以上であることが望ましい、ということが判明した。
以上説明したように本実施の形態例によれば、面実装タイプのチップバリスタの外装の底部に空隙部を形成した。このような構成とすることによって、バリスタを基板に実装したとき、バリスタ素子と実装基板との間に空間(空隙)を設けることができ、それにより、高電圧・大電流パルスによってバリスタが電気的な短絡状態になっても、基板を燃焼させる等の危険性を少なくすることができる。また、回路保護素子として優れたバリスタ特性を有する面実装タイプのチップバリスタが実現可能となる。
1 チップバリスタ
2 バリスタ素子
5,7 電極
9,11 リードフレーム端子
13 第1モールド層
15 第2モールド層
17,19 脚部
20 実装 基板
21,31 貫通孔
a 空間距離
L 空隙部の寸法
S 空隙部(空間)
2 バリスタ素子
5,7 電極
9,11 リードフレーム端子
13 第1モールド層
15 第2モールド層
17,19 脚部
20 実装 基板
21,31 貫通孔
a 空間距離
L 空隙部の寸法
S 空隙部(空間)
Claims (8)
- バリスタ素子と、該バリスタ素子の両面に配された電極と、該電極に接合された一対のフレーム端子とが絶縁性の外装材で覆われてなる面実装バリスタであって、
前記一対のフレーム端子それぞれが前記外装材より引き出されるとともに、前記外装材の表面形状に沿って折り曲げられ、前記一対のフレーム端子それぞれの先端部が、前記外装材の底部に形成された空隙部を挟んで対向することを特徴とする面実装バリスタ。 - 前記外装材の底部に所定高の脚部を設けたことを特徴とする請求項1に記載の面実装バリスタ。
- 前記外装材は、前記バリスタ素子と電極とフレーム端子とを覆う第1の樹脂層と、その第1の樹脂層をさらに覆う第2の樹脂層とからなり、この第2の樹脂層の底部に所定高の脚部を設けたことを特徴とする請求項1又は請求項2に記載の面実装バリスタ。
- 前記空隙部は、前記電極の長手方向と等しいか、あるいはそれ以上の幅を有し、前記バリスタ素子の厚さの3/4以上の高さを有する空間であることを特徴とする請求項1乃至請求項3に記載の面実装バリスタ。
- 前記空隙部は、前記バリスタ素子の長手方向と等しいか、あるいはそれ以上の幅を有し、前記バリスタ素子の厚さの3/4以上の高さを有する空間であることを特徴とする請求項1乃至請求項3に記載の面実装バリスタ。
- 前記一対のフレーム端子に貫通孔を配し、前記フレーム端子の前記貫通孔を形成した部分と前記電極とを溶接接合することを特徴とする請求項1乃至請求項5のいずれかに記載の面実装バリスタ。
- 前記フレーム端子の前記電極との接合部には貫通孔が形成されていると共に、前記フレーム端子には予めメッキ層が形成されており、前記フレーム端子と前記電極との接合時には接合部を加熱して前記貫通孔内にメッキ層を溶融させて充填させることを特徴とする請求項1乃至請求項5のいずれかに記載の面実装バリスタ。
- 前記フレーム端子は、前記外装材の両側面においてほぼ同一の引き出し位置となるように、前記電極との接合まえに予め折り曲げ加工されていることを特徴とする求項1乃至請求項7のいずれかに記載の面実装バリスタ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010140671 | 2010-06-21 | ||
JP2010140671 | 2010-06-21 | ||
PCT/JP2011/063932 WO2011162181A1 (ja) | 2010-06-21 | 2011-06-17 | 面実装バリスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2011162181A1 true JPWO2011162181A1 (ja) | 2013-08-22 |
Family
ID=45371368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012521455A Pending JPWO2011162181A1 (ja) | 2010-06-21 | 2011-06-17 | 面実装バリスタ |
Country Status (4)
Country | Link |
---|---|
US (1) | US8912876B2 (ja) |
JP (1) | JPWO2011162181A1 (ja) |
CN (1) | CN103098150B (ja) |
WO (1) | WO2011162181A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015063844A1 (ja) * | 2013-10-28 | 2015-05-07 | 株式会社小松ライト製作所 | ブレーカー及びそれを備えた安全回路並びに2次電池回路、並びにブレーカーの製造方法 |
CN205016317U (zh) * | 2015-06-30 | 2016-02-03 | 瑞侃电子(上海)有限公司 | 可回流焊的正温度系数电路保护器件 |
JP6899246B2 (ja) * | 2016-06-10 | 2021-07-07 | モレックス エルエルシー | 電子部品 |
JP6573956B2 (ja) * | 2017-12-12 | 2019-09-11 | Koa株式会社 | 抵抗器の製造方法 |
CN110349720A (zh) * | 2018-04-04 | 2019-10-18 | 爱普科斯电子元器件(珠海保税区)有限公司 | 金属氧化物压敏电阻器及其制造方法 |
KR20200037511A (ko) * | 2018-10-01 | 2020-04-09 | 삼성전기주식회사 | 바리스터 |
KR102118494B1 (ko) * | 2018-10-08 | 2020-06-03 | 삼성전기주식회사 | 전자 부품 |
CN109300689B (zh) * | 2018-11-02 | 2024-05-10 | 北京元六鸿远电子科技股份有限公司 | 带有防滑槽的模压表贴瓷介电容器及制备方法 |
KR102139772B1 (ko) * | 2018-11-27 | 2020-07-31 | 삼성전기주식회사 | 바리스터 및 바리스터 제조 방법 |
JP7478554B2 (ja) * | 2020-03-03 | 2024-05-07 | Koa株式会社 | 面実装型抵抗器 |
JP2022049940A (ja) | 2020-09-17 | 2022-03-30 | Koa株式会社 | 端子接続構造及び電子部品 |
WO2022150342A1 (en) * | 2021-01-06 | 2022-07-14 | Bourns, Inc. | Multi-layer electrical device |
WO2022178763A1 (en) * | 2021-02-25 | 2022-09-01 | Dongguan Littelfuse Electronics Company Limited | Surface mount metal oxide varistor device |
US11348710B1 (en) | 2021-05-12 | 2022-05-31 | Dongguan Littelfuse Electronics Company Limited | Surface mount metal oxide varistor device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6228423U (ja) * | 1985-08-05 | 1987-02-20 | ||
JPS62234311A (ja) * | 1987-02-21 | 1987-10-14 | 株式会社村田製作所 | リ−ド端子素材 |
JPS6346802U (ja) * | 1986-09-10 | 1988-03-30 | ||
JPH054448U (ja) * | 1991-06-27 | 1993-01-22 | 株式会社村田製作所 | 表面実装型電子部品 |
JPH06163315A (ja) * | 1992-11-17 | 1994-06-10 | Matsushita Electric Ind Co Ltd | 面実装用磁器コンデンサ |
JPH09266101A (ja) * | 1996-03-27 | 1997-10-07 | Matsushita Electric Ind Co Ltd | 抵抗器 |
JP2002231120A (ja) * | 2001-02-05 | 2002-08-16 | Skk:Kk | チップ型電子部品 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6210984Y2 (ja) * | 1979-12-13 | 1987-03-16 | ||
JPH0316255Y2 (ja) * | 1985-06-20 | 1991-04-08 | ||
EP0327860A1 (de) * | 1988-02-10 | 1989-08-16 | Siemens Aktiengesellschaft | Elektrisches Bauelement in Chip-Bauweise und Verfahren zu seiner Herstellung |
FR2640825B1 (fr) * | 1988-12-20 | 1991-01-25 | Europ Composants Electron | Composant electrique a report direct |
JPH04315402A (ja) * | 1991-04-15 | 1992-11-06 | Matsushita Electric Ind Co Ltd | チップバリスタ |
TW421413U (en) * | 1994-07-18 | 2001-02-01 | Murata Manufacturing Co | Electronic apparatus and surface mounting devices therefor |
US5900800A (en) * | 1996-01-22 | 1999-05-04 | Littelfuse, Inc. | Surface mountable electrical device comprising a PTC element |
DE19953594A1 (de) * | 1998-11-20 | 2000-05-25 | Matsushita Electric Ind Co Ltd | Oberflächenmontierte elektronische Komponente |
EP2306469A4 (en) * | 2008-06-06 | 2014-07-09 | Tyco Electronics Japan G K | PTC ARRANGEMENT |
-
2011
- 2011-06-17 WO PCT/JP2011/063932 patent/WO2011162181A1/ja active Application Filing
- 2011-06-17 US US13/805,657 patent/US8912876B2/en active Active
- 2011-06-17 CN CN201180030578.6A patent/CN103098150B/zh active Active
- 2011-06-17 JP JP2012521455A patent/JPWO2011162181A1/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6228423U (ja) * | 1985-08-05 | 1987-02-20 | ||
JPS6346802U (ja) * | 1986-09-10 | 1988-03-30 | ||
JPS62234311A (ja) * | 1987-02-21 | 1987-10-14 | 株式会社村田製作所 | リ−ド端子素材 |
JPH054448U (ja) * | 1991-06-27 | 1993-01-22 | 株式会社村田製作所 | 表面実装型電子部品 |
JPH06163315A (ja) * | 1992-11-17 | 1994-06-10 | Matsushita Electric Ind Co Ltd | 面実装用磁器コンデンサ |
JPH09266101A (ja) * | 1996-03-27 | 1997-10-07 | Matsushita Electric Ind Co Ltd | 抵抗器 |
JP2002231120A (ja) * | 2001-02-05 | 2002-08-16 | Skk:Kk | チップ型電子部品 |
Also Published As
Publication number | Publication date |
---|---|
CN103098150A (zh) | 2013-05-08 |
CN103098150B (zh) | 2015-10-14 |
US8912876B2 (en) | 2014-12-16 |
WO2011162181A1 (ja) | 2011-12-29 |
US20130162388A1 (en) | 2013-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2011162181A1 (ja) | 面実装バリスタ | |
EP3109868B1 (en) | Preparation method for electronic components with an alloy electrode layer | |
US7339781B2 (en) | Electronic component and electronic device | |
JP2015537349A (ja) | ヒューズ及びその製造方法 | |
JP2015537381A (ja) | 抵抗器及びその製造方法 | |
KR20100048044A (ko) | 표면 실장 가능한 복합 세라믹 칩 부품 | |
US9984822B2 (en) | Electronic component | |
JP6104853B2 (ja) | ガラス組成物、それを含有する外部電極用ペースト、及び積層セラミック電子部品 | |
TW202109578A (zh) | 具有電容及離散壓敏電阻之積體組件 | |
TWI488393B (zh) | 突波吸收器及其製造方法 | |
CN105355348A (zh) | 电子元器件多层复合金属电极及其制备工艺 | |
JP2010238882A (ja) | バリスタ材料、バリスタ素体及び複合積層型電子部品 | |
JP2020506554A (ja) | 集積コンデンサフィルタおよびバリスタ機能を有する集積コンデンサフィルタ | |
JP2004047671A (ja) | セラミックコンデンサおよびセラミックコンデンサの製造方法 | |
JP6732417B2 (ja) | 面実装チップバリスタ | |
JP7012219B2 (ja) | 積層バリスタの製造方法 | |
JP4715000B2 (ja) | チップ型電子部品の製造方法 | |
JP6260169B2 (ja) | セラミック電子部品 | |
US20240161950A1 (en) | Multilayer ceramic component | |
JP7300589B2 (ja) | 積層バリスタの製造方法および積層バリスタ | |
JP2017037942A (ja) | 面実装チップバリスタ | |
JP4254136B2 (ja) | 導電性ペーストおよびセラミック電子部品 | |
JP6149649B2 (ja) | セラミック電子部品 | |
JP2007184335A (ja) | 積層チップバリスタの製造方法 | |
KR20010025653A (ko) | 칩부품의 외부단자전극 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151020 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151215 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160607 |