CN103098150B - 表面安装压敏电阻 - Google Patents

表面安装压敏电阻 Download PDF

Info

Publication number
CN103098150B
CN103098150B CN201180030578.6A CN201180030578A CN103098150B CN 103098150 B CN103098150 B CN 103098150B CN 201180030578 A CN201180030578 A CN 201180030578A CN 103098150 B CN103098150 B CN 103098150B
Authority
CN
China
Prior art keywords
piezo
resistance
electrode
terminal
piezoresistive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180030578.6A
Other languages
English (en)
Other versions
CN103098150A (zh
Inventor
五味洋二
神崎达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
OKIAKA CO Ltd
Original Assignee
OKIAKA CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by OKIAKA CO Ltd filed Critical OKIAKA CO Ltd
Publication of CN103098150A publication Critical patent/CN103098150A/zh
Application granted granted Critical
Publication of CN103098150B publication Critical patent/CN103098150B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/102—Varistor boundary, e.g. surface layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)

Abstract

提供一种表面安装压敏电阻，没有基板燃烧等的危险性，用于高电压、大电流脉冲。将压敏电阻（1）的外壳材料设为由第1模塑层（13）和第2模塑层（15）构成的双重（2层）结构，在该外壳材料的底部形成规定高度的脚部。其结果，由于当将压敏电阻（1）安装在基板（20）上时在压敏电阻元件（2）与安装基板（20）之间形成的空间（空隙），即使压敏电阻成为电短路状态也能够避免基板（20）燃烧等的危险性。

Description

表面安装压敏电阻
技术领域
本发明涉及一种例如用于保护电子设备等免受各种浪涌、脉冲噪声影响的表面安装压敏电阻。
背景技术
在汽车、工业设备等中所使用的电子部件的现状是其使用环境的变化惊人，以往这种部件没有要求的规格的修改、其用途也日益多样化。其结果，对保护脆弱的电子电路免受意外的噪声、大的脉冲影响的电子部件的要求变得非常高。而且，充分考虑硫化、结露等的环境的影响，不仅是初始功能而且还需要提供持续的可靠性高的产品。
在作为电路保护部件的压敏电阻中，有盘装类型(径向部件类型多)、表面安装类型(芯片型)、层叠(内层)部件，根据用途而分开使用。例如，在100V-200V等的家庭用电源设备、周边电路的保护、雷电浪涌等的高电压·大电流的脉冲中使用盘装类型。另外，表面安装类型、层叠类型作为比盘装类型更低电压、低电流的脉冲用而使用。越是高电压·大电流类型，块体大小越大，但是这是因为如果块体大小不大则无法耐受雷电浪涌等。
作为电子设备的浪涌保护用的片式压敏电阻，例如在专利文献1记载有提高了浪涌电流耐量的片式压敏电阻。
专利文献1：日本特开平4-315402号公报
发明内容
通过近年来的电子部件的省空间化、小型化的进展，要求能够应对高电压·大电流脉冲的表面安装片式类型的压敏电阻，但是以往的表面安装型在高电压·大电流脉冲用时加大块体大小，在由于雷电浪涌等的脉冲而压敏电阻短路时，部件也发热到大约1000℃附近。由此，当安装在基板上时压敏电阻的底面与基板接近的专利文献1等所述的以往产品的结构中，存在如下问题：在压敏电阻的短路时基板燃烧的危险性变得极高。
本发明是鉴于上述的课题而作出的，其目的在于提供一种没有基板燃烧等的危险性的高电压·大电流脉冲用的表面安装型的片式压敏电阻。
作为达成上述的目的、解决上述的课题的一个方法而具备下面的结构。即，本发明的表面安装压敏电阻，由绝缘性的外壳材料来覆盖压敏电阻元件、配置在该压敏电阻元件的两面的电极、以及接合在该电极上的一对框架端子，该表面安装压敏电阻的特征在于，所述一对框架端子分别从所述外壳材料引出、并且沿着所述外壳材料的表面形状来折弯，所述一对框架端子各自的前端部隔着形成在所述外壳材料的底部的空隙部而相对置。另外，具有在所述外壳材料的底部设置规定高度的脚部的结构。另外，其特征在于，例如所述外壳材料由覆盖所述压敏电阻元件、电极和框架端子的第1树脂层、以及还覆盖该第1树脂层的第2树脂层构成，通过在该第2树脂层的底部设置规定高度的脚部，在所述第2树脂层的底面与安装基板之间形成所述空隙部。另外，其特征在于，例如所述空隙部是具有与所述电极的长方向相等或者更大的宽度、具有所述压敏电阻元件的厚度的3/4以上的高度的空间。例如，其特征在于，所述空隙部是具有与所述压敏电阻元件的长方向相等或者更大的宽度、具有所述压敏电阻元件的厚度的3/4以上的高度的空间。而且，其特征在于，例如在所述一对框架端子各自的端部配置通孔、经由所述通孔来焊接接合所述框架端子和所述电极。
根据本发明，可以提供一种能够避免在压敏电阻短路时基板燃烧等的危险性的表面安装压敏电阻。
附图说明
图1是表示与本发明的实施方式例有关的表面安装类型的片式压敏电阻的结构的截面图。
图2是表示与本实施方式例有关的片式压敏电阻的端子部和上面电极的连接状态的内部图。
图3是表示与本实施方式例有关的片式压敏电阻的端子部和下面电极的连接状态的内部图。
图4是表示当从底面侧看与本实施方式例有关的片式压敏电阻时的样子的图。
图5是以时间序列来表示与本实施方式例有关的片式压敏电阻的制造工序的流程图。
图6是表示在本实施方式例中的压敏电阻元件形成电极的状态的图。
图7是用于说明在本实施方式例的电极接合引线框的工序的图。
图8是表示在本实施方式例中形成第1模塑层(一次模塑层)的状态的图。
图9是表示在本实施方式例中形成第2模塑层(二次模塑层)的状态的图。
图10是用于说明折弯了本实施方式例的引线框前端部的状态的图。
图11是从底面侧看折弯了本实施方式例的引线框的状态的图。
图12是从上面侧看折弯了本实施方式例的引线框的状态的图。
图13是图12的X-X截面图。
图14是用于说明本实施方式例的引线框和电极的详细的截面图。
图15是用于说明本实施方式例的引线框和电极的接合处理的截面图。
附图标记说明
1：片式压敏电阻；2：压敏电阻元件；5、7：电极；9、11：引线框端子；13：第1模塑层；15：第2模塑层；17、19：脚部；20：安装基板；21、31：通孔；a：空间距离；L：空隙部的尺寸；S：空隙部(空间)。
具体实施方式
下面，参照附图等来详细地说明与本发明有关的实施方式例。图1是表示与本实施方式例有关的表面安装类型的片式压敏电阻的结构的截面图。另外，图2是表示图1的片式压敏电阻中的端子部和上面电极的连接状态的内部图(从图1的箭头A方向看模塑前的片式压敏电阻的图)，图3是表示图1的片式压敏电阻中的端子部和下面电极的连接状态的内部图(从图1的箭头B方向看模塑前的片式压敏电阻的图)。图4表示从底面侧看图1的片式压敏电阻时的样子。此外，在本实施方式例中“表面安装类型”的部件(压敏电阻)是指例如安装高度为10mm以下、压敏电阻电压应用于240-820V的部件。
如图1所示，与本实施方式例有关的片式压敏电阻1例如在向氧化锌(ZnO)中混合添加物而构成的组成的压敏电阻元件2的表面和背面分别形成有电极5、7。而且成为如下结构：在这些电极5、7的表面以电连接的状态安装有规定形状的引线框端子9、11。并且，将压敏电阻元件2、电极5、7与引线框端子9、11一起用树脂模塑进行密封，它们还用其它的树脂模塑进行覆盖。
更具体地说，与本实施方式例有关的片式压敏电阻1成为由直接密封压敏电阻元件2等的第1模塑层13、和形成为覆盖该第1模塑层13的周围的第2模塑层15构成的两重(2层)结构。第1模塑层13以及第2模塑层15是本实施方式例有关的片式压敏电阻1的外壳材料。在第2模塑层15的底部形成有脚部17、19，当片式压敏电阻安装在基板20等时，形成有这些脚部17、19，因此在外壳材料的底部与基板之间形成后述的空隙部(空间)S。
通过如上述那样将外壳材料设为2层结构、在第2模塑层15的构成时(二次工序)形成脚部17、19，与因应力的释放的关系而只由第1模塑层(一次模塑)构成脚部的情况相比，抑制回流时的脚部的破坏。另外，在考虑了避免基板燃烧的效果的情况下，第1模塑层13和第2模塑层15的材质例如也可以是：将第1、第2模塑层一起设为环氧树脂的第1组合；将第1模塑层13设为硅树脂、第2模塑层设为环氧树脂的第2组合；或者作为第3组合而设为在中空结构的外壳、即例如由环氧树脂、陶瓷等构成的外壳壳体(外壳材料)的内部空间中压敏电阻元件不会与外壳壳体直接接触地进行保持的结构。此外也可以不是必须将外壳材料设为2层，也可以是1层的结构。
如图2以及图3所示，在引线框端子9、11的电极5、7的连接面通过加压加工冲切引线框来形成通孔21、31，将引线框端子和电极焊接接合。这些引线框端子9、11例如由框厚为0.2mm的磷青铜构成，在表面施以2-6μm厚的镀Ni和镀Sn。
在本实施方式中，在一个框中在两个地方形成了直径为1mm的通孔21、31。希望形成多个通孔。通过框架端子的Sn和包含在电极5、7中的Sn由焊接热来溶融而混合一体化，不仅能够实现牢固的粘接，而且还能够通过通孔21、31来将框材等的溶融的面积确保得宽来强化粘接，并且电气上也确保良好的连接。
如图1所示，接合在电极5、7的引线框端子9、11分别通过外壳材料从外部引出，沿着外壳材料的表面形状来折弯为规定形状。并且，引线框端子9、11各自的前端部分成为在脚部17、19的底面(安装基板侧的面)上形成终端的结构。其结果，引线框端子9、11的端部隔着设置在外壳材料的底部的空隙部S而相互分离该空隙部S的宽度L地相对置。
而且，与本实施方式例有关的表面安装类型的片式压敏电阻为如下结构：通过在压敏电阻1的底部、即第2模塑层15(外壳材料)的底部两端侧形成后述的高度的脚部17、19，当将压敏电阻1安装在基板20时，在第2模塑层15的底部与安装基板20之间形成空间。由此，与本实施方式例有关的表面安装压敏电阻具有在压敏电阻元件2与安装基板20之间设置了空间(空隙)的结构。因此，即使由于高电压·大电流脉冲而压敏电阻成为电短路状态、成为高温状态，基板燃烧等的危险也少。
压敏电阻1的底部(第2模塑层15的底部)和安装基板20的距离(空隙部S的空间距离)a是通过脚部17、19的高度来决定。该空间距离a优选为1.8mm以上，希望是压敏电阻元件2的元件厚的3/4以上。另外，空隙部S的L尺寸(长度大小)设为与配置在压敏电阻元件2的电极5、7的尺寸相等或者更大。此外，也可以将空隙部S的L尺寸设为与压敏电阻元件2的L尺寸相等或者更大。由此，能够设为即使由于短路等而压敏电阻变得高温也不会使安装基板的表面燃烧的表面安装压敏电阻。
接着，说明与本实施方式例有关的片式压敏电阻的制造工序。图5是表示以时间序列来表示与本实施方式例有关的片式压敏电阻的制造工序的流程图。在图5的步骤S1中进行压敏电阻元件2的压敏电阻原料的调制。例如，作为压敏电阻元件的材料，相对于中值平均粒径3μm左右的氧化锌(ZnO)100mol%，使用电子天平等来称量出0.2mol%的氧化铋(Bi2O3)、4.0mol%的氧化钴(CoO)、4.0mol%的二氧化锰(MnO2)、3.5mol%的氧化锑(Sb2O3)、1.0mol%的氧化铬(Cr2O3)、1.0mol%的硼酸(H3BO3)、0.1mol%的氧化铝(Al2O3)。
在步骤S2中，将在步骤S1中称量出的压敏电阻原料使用球磨机装置来进行混合。这里，例如，使用媒体和作为混合溶剂的离子更换水，以每分钟45转来混合24小时。在步骤S3中，使用干燥烤箱来将混合材料以120℃干燥24小时。接着在步骤S4中，向在步骤S3中干燥的混合材料例如加入PVA溶液来使用乳钵等造粒。
在步骤S5中，例如使用回转式压力机来施加加压负荷1200Kgf，成型为成型体的厚度成为2mm左右。并且，在步骤S6中使用烧结炉来将成型体在例如1140℃中保持1.5小时，以升降温速度200℃/hr来进行脱粘以及烧成。
在步骤S7中，使用电极烧成炉来形成电极。例如，在通过上述的工序所成型的成型体、即压敏电阻元件的两面使用Ag玻璃浆料等来形成电极，在540℃进行10分钟的烧接。此时的升温速度设为800℃/hr，烧接后缓慢冷却。
在步骤S7的处理中在压敏电阻元件的表面形成了电极的状态表示在图6中。图6是表示在本实施方式例中的压敏电阻元件形成了电极的状态的图。在图6中，2是压敏电阻元件，5是电极。此外，在压敏电阻元件2的形成了电极5的面的背面也形成电极7。
接着在步骤S8中，如覆盖电极5那样以Ni层、Sn层的顺序通过电解镀来形成镀层。镀厚例如设为Ni为2-6μm、Sn为3-8μm。在引线框端子中通过加压加工来在两个地方设置有通孔。在步骤S9中，使用焊接机例如通过焊接接合来对电极接合引线框端子。
接合引线框的状态表示在图7中。图7是用于说明在本实施方式例的对电极接合引线框的工序的图。在图7中，表示引线框9连接固定在电极5并将引线框11向电极7连接之前的状态。如图7所示，在本实施方式例中，以如下方式成型：预先对引线框9、11形成有通孔21、31，且根据进行接合的压敏电阻元件、电极的厚度来折弯、且与电极的接合部分的宽度幅稍微变窄。
在步骤S10中，进行片式压敏电阻的模塑成型。与本实施方式例有关的片式压敏电阻如上述那样将模塑进行双重成型。因此，这里首先作为第一阶段而通过注塑成型来形成由LCP树脂、Si树脂直接密封压敏电阻元件2的第1模塑层13。
形成了该第1层的模塑的状态表示在图8中。图8是表示在本实施方式例中形成了第1模塑层(一次模塑层)的状态的图。如图8所示在形成了第1模塑层13的状态下引线框9、11是直接从一次模塑层13向外延伸的状态。
接着通过相同的注塑成型来以覆盖第1模塑层13的周围的方式形成第2模塑层15。形成了第2模塑层15的状态表示在图9中。图9是表示在本实施方式例中形成了第2模塑层(二次模塑层)的状态的图。如图9所示在该第2模塑层15的底部形成向安装基板侧延伸的脚部17、19，在脚部17、19之间形成空间S。
在步骤S11中，进行使用成型加工机来将从上述外壳材料向外部引出的引线框端子9、11沿着该外壳材料的表面形状折弯为规定形状的加工。折弯了引线框的前端部的状态表示在图10中。图10是用于说明折弯了本实施方式例的引线框前端部的状态的图。
在图10中，引线框9、11中，折弯(一次成型)前端部9a、11a使得刚好收纳在脚部17、19的凹部41、42，并根据需要切断成折弯的前端部的长度成为脚部17、19的宽度。
在脚部17、19的安装面(与安装基板的抵接面)形成有收纳引线框9、11的凹部41、42。凹部41、42的深度成为与引线框9、11的厚度大致相同的深度。
接着图10的状态，进行将向第2模塑层15(外壳材料)的外侧延伸的引线框9、11进行折弯以使得前端部收纳在脚部17、19的凹部41、42内的二次成型，成为将引线框的前端部分9a、11a收纳在该凹部41、42内的状态。通过将前端部分9a、11a收纳在凹部41、42内，安装面的平坦性增加，因此能够稳定地安装。
该引线框9、11的二次成型完成时的状态表示在图11、12中。图11是从底面侧看折弯了本实施方式例的引线框的状态的图，图12是从上面侧看折弯了本实施方式例的引线框的状态的图。在图11中，9a、11a是引线框前端部(端子前端部)。如图示那样，脚部17、19的底部大致保持为平面，确保了安装面的平坦性。
图13是图12的X-X截面图。图13除了示出通孔以外与图1相同，因此省略其它的标记。在图13中，21、31是通孔，在本实施方式例中通过步骤S9的焊接接合也向通孔21、31内填充导电材料，牢固地固定引线框9和压敏电阻素体2。
此外，如从图13明确可知，预先折弯加工引线框9、11以使得上面以及下面各自的从引线框的外壳材料的引出位置成为在外壳材料的两侧面中大致相同的引出位置。另外，进行折弯以使得压敏电阻元件2的两端面和折弯的引线框面的距离也大致相同。
在以上的工序中制造了本实施方式例的表面安装压敏电阻，因此在接着的步骤S12中，进行制造出的表面安装压敏电阻全部的外观检查、以及压敏电阻电压、泄露电流等的电气特性的检查。
下面参照图14以及图15来说明上述的步骤S9的引线框和电极的接合处理的详细。图14是用于说明本实施方式例的引线框和电极的详细的截面图，图15是用于说明本实施方式例的引线框和电极的接合处理的截面图。
在本实施方式例中，在引线框9、11的表面预先形成有电镀层9a。该电镀层例如能使用镀镍(Ni)或者镀锌(Sn)等、任意的导电金属镀层。如图14所示，将实施了电镀的引线框9定位在电极5上方的规定位置以使得形成了通孔21的部分抵接于电极5。
之后，如图15所示，使引线框9抵接于电极5，使用加热器50来进行加热压接。此时，成为引线框9表面的镀层9b、电极5的表面的镀层溶融而填充在通孔21内的状态。标记25是电镀层溶融而填充在通孔内的导电体。因此牢固地固定引线框9和压敏电阻元件2。另外，同样地使引线框11的通孔31抵接于电极7并加热压接引线框11和电极7。
接着，说明与本实施方式例有关的片式压敏电阻的样品评价的结果。用于评价的片式压敏电阻由压敏电阻电压为470V、14mm大小的压敏电阻元件构成，电极使用银金属成分为65wt%、高硼硅玻璃及其它为35wt%的Ag电极。另外，通过无铅焊锡来接合引线框端子和电极。这里，改变从基板面到产品(片式压敏电阻)的底面的距离(空间距离)a来对各个距离进行20个样品的好坏判断。表1表示样品的评价结果。
该样品评价中的好坏判断基准是在对产品压敏电阻施加了试验电压之后在安装了它的基板面没有燃烧、冒烟、以及起火，另外关于燃烧、冒烟、以及起火，对其数量以基板面为基准面对从那里到产品压敏电阻(压敏电阻底部)的距离a进行了计数。其结果判明如下：从压敏电阻底部的基板算起的高度(空间距离)a优选为1.8mm以上，另外空间距离a希望是压敏电阻元件的厚度的3/4以上。
如以上说明那样根据本实施方式例，在表面安装类型的片式压敏电阻的外壳的底部形成了空隙部。通过设为这种结构，当将压敏电阻安装在基板时，能够在压敏电阻元件与安装基板之间设置空间(空隙)，由此即使由于高电压·大电流脉冲而压敏电阻成为电短路状态，也能够减少基板燃烧等的危险性。另外，能够实现作为电路保护元件具有优良的压敏电阻特性的表面安装类型的片式压敏电阻。

Claims (8)

1.一种表面安装压敏电阻，由绝缘性的外壳材料来覆盖压敏电阻元件、配置在该压敏电阻元件的两面的电极、以及接合于该电极的一对框架端子而成，该表面安装压敏电阻的特征在于，
在所述外壳材料的底部两端侧设置有一对脚部，所述一对框架端子分别从所述外壳材料引出，并且沿着所述外壳材料的表面形状以及所述一对脚部的各自脚部而折弯，所述一对框架端子各自的前端部在所述一对脚部的底面上形成终端、且隔着形成在所述外壳材料的底部两端侧的所述一对脚部间的空隙部而相对置。
2.根据权利要求1所述的表面安装压敏电阻，其特征在于，
所述一对脚部各自的高度为1.8mm以上。
3.根据权利要求1所述的表面安装压敏电阻，其特征在于，
所述外壳材料由覆盖所述压敏电阻元件、电极以及框架端子的第1树脂层、以及进一步覆盖该第1树脂层的第2树脂层构成，在该第2树脂层的底部两端侧设置有高度为1.8mm以上的所述一对脚部。
4.根据权利要求1所述的表面安装压敏电阻，其特征在于，
所述空隙部是具有与所述电极的长方向相等或者更大的宽度、具有所述压敏电阻元件的厚度的3/4以上的高度的空间。
5.根据权利要求1所述的表面安装压敏电阻，其特征在于，
所述空隙部是具有与所述压敏电阻元件的长方向相等或者更大的宽度、具有所述压敏电阻元件的厚度的3/4以上的高度的空间。
6.根据权利要求1所述的表面安装压敏电阻，其特征在于，
在所述一对框架端子分别配置多个通孔，焊接接合所述框架端子的形成了所述通孔的部分和所述电极。
7.根据权利要求1所述的表面安装压敏电阻，其特征在于，
在所述框架端子的与所述电极的接合部形成有多个通孔，并且在所述框架端子预先形成有镀层，在将所述框架端子和所述电极接合时加热接合部来将镀层溶融而填充到所述通孔内。
8.根据权利要求1所述的表面安装压敏电阻，其特征在于，
在与所述电极接合之前预先对所述框架端子进行折弯加工，以使得在所述外壳材料的两侧面形成大致相同的引出位置。
CN201180030578.6A 2010-06-21 2011-06-17 表面安装压敏电阻 Active CN103098150B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010140671 2010-06-21
JP2010-140671 2010-06-21
PCT/JP2011/063932 WO2011162181A1 (ja) 2010-06-21 2011-06-17 面実装バリスタ

Publications (2)

Publication Number Publication Date
CN103098150A CN103098150A (zh) 2013-05-08
CN103098150B true CN103098150B (zh) 2015-10-14

Family

ID=45371368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180030578.6A Active CN103098150B (zh) 2010-06-21 2011-06-17 表面安装压敏电阻

Country Status (4)

Country Link
US (1) US8912876B2 (zh)
JP (1) JPWO2011162181A1 (zh)
CN (1) CN103098150B (zh)
WO (1) WO2011162181A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6204988B2 (ja) * 2013-10-28 2017-09-27 ボーンズ株式会社 ブレーカー及びそれを備えた安全回路並びに２次電池回路、並びにブレーカーの製造方法
CN205016317U (zh) * 2015-06-30 2016-02-03 瑞侃电子(上海)有限公司 可回流焊的正温度系数电路保护器件
JP6899246B2 (ja) * 2016-06-10 2021-07-07 モレックス エルエルシー 電子部品
JP6573956B2 (ja) * 2017-12-12 2019-09-11 Koa株式会社 抵抗器の製造方法
CN110349720A (zh) * 2018-04-04 2019-10-18 爱普科斯电子元器件(珠海保税区)有限公司 金属氧化物压敏电阻器及其制造方法
KR20200037511A (ko) * 2018-10-01 2020-04-09 삼성전기주식회사 바리스터
KR102118494B1 (ko) * 2018-10-08 2020-06-03 삼성전기주식회사 전자 부품
CN109300689B (zh) * 2018-11-02 2024-05-10 北京元六鸿远电子科技股份有限公司 带有防滑槽的模压表贴瓷介电容器及制备方法
KR102139772B1 (ko) * 2018-11-27 2020-07-31 삼성전기주식회사 바리스터 및 바리스터 제조 방법
JP7478554B2 (ja) * 2020-03-03 2024-05-07 Koa株式会社 面実装型抵抗器
JP2022049940A (ja) 2020-09-17 2022-03-30 Koa株式会社 端子接続構造及び電子部品
EP4264646A1 (en) * 2021-01-06 2023-10-25 Bourns, Inc. Multi-layer electrical device
JP2024507178A (ja) * 2021-02-25 2024-02-16 ドングアン リテルヒューズ エレクロトニクス、カンパニー リミテッド 表面実装金属酸化物バリスタデバイス
US11348710B1 (en) 2021-05-12 2022-05-31 Dongguan Littelfuse Electronics Company Limited Surface mount metal oxide varistor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316726B1 (en) * 1998-11-20 2001-11-13 Matsushita Electric Industrial Co., Ltd. Surface mount electronic component having electrodes suppressing the occurrence of migration

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6210984Y2 (zh) 1979-12-13 1987-03-16
JPH0316255Y2 (zh) 1985-06-20 1991-04-08
JPS6228423U (zh) 1985-08-05 1987-02-20
JPS6346802U (zh) 1986-09-10 1988-03-30
JPS62234311A (ja) * 1987-02-21 1987-10-14 株式会社村田製作所 リ−ド端子素材
EP0327860A1 (de) * 1988-02-10 1989-08-16 Siemens Aktiengesellschaft Elektrisches Bauelement in Chip-Bauweise und Verfahren zu seiner Herstellung
FR2640825B1 (fr) * 1988-12-20 1991-01-25 Europ Composants Electron Composant electrique a report direct
JPH04315402A (ja) * 1991-04-15 1992-11-06 Matsushita Electric Ind Co Ltd チップバリスタ
JPH054448U (ja) * 1991-06-27 1993-01-22 株式会社村田製作所 表面実装型電子部品
JPH06163315A (ja) 1992-11-17 1994-06-10 Matsushita Electric Ind Co Ltd 面実装用磁器コンデンサ
TW421413U (en) * 1994-07-18 2001-02-01 Murata Manufacturing Co Electronic apparatus and surface mounting devices therefor
US5900800A (en) * 1996-01-22 1999-05-04 Littelfuse, Inc. Surface mountable electrical device comprising a PTC element
JPH09266101A (ja) * 1996-03-27 1997-10-07 Matsushita Electric Ind Co Ltd 抵抗器
JP2002231120A (ja) * 2001-02-05 2002-08-16 Skk:Kk チップ型電子部品
CN102099874B (zh) * 2008-06-06 2012-11-28 泰科电子日本合同会社 Ptc装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316726B1 (en) * 1998-11-20 2001-11-13 Matsushita Electric Industrial Co., Ltd. Surface mount electronic component having electrodes suppressing the occurrence of migration

Also Published As

Publication number Publication date
US8912876B2 (en) 2014-12-16
CN103098150A (zh) 2013-05-08
JPWO2011162181A1 (ja) 2013-08-22
US20130162388A1 (en) 2013-06-27
WO2011162181A1 (ja) 2011-12-29

Similar Documents

Publication Publication Date Title
CN103098150B (zh) 表面安装压敏电阻
CN100587868C (zh) 多层电子组件
US8130484B2 (en) Monolithic ceramic electronic component and mounting structure thereof
CN103714971B (zh) 带有金属端子的陶瓷电子部件
KR102356800B1 (ko) 코일 부품
CN214099309U (zh) 线圈部件
CN107077970A (zh) 芯片型陶瓷半导体电子部件
JP3039224B2 (ja) バリスタの製造方法
KR101633170B1 (ko) 땜납, 알루미늄 전선체 및 그것을 사용한 모터
JPH03173402A (ja) チップバリスタ
JP2017532776A (ja) 電気部品および部品組立体ならびに電気部品の製造方法および部品組立体の製造方法
US8274357B2 (en) Varistor having ceramic case
CN103811139A (zh) 片状热敏电阻
JP2010238882A (ja) バリスタ材料、バリスタ素体及び複合積層型電子部品
JP5163057B2 (ja) サーミスタ
JP5262448B2 (ja) サーミスタ
KR20150049918A (ko) 탄탈륨 캐패시터 및 그 제조 방법
JP5846305B2 (ja) Ｎｔｃサーミスタ素子およびその製造方法
KR20150049920A (ko) 탄탈륨 캐패시터 및 그 제조 방법
JP6732417B2 (ja) 面実装チップバリスタ
KR101148259B1 (ko) 칩 저항기 및 그 제조방법
CN214411184U (zh) 一种强导电强韧银基键合丝
CN212907624U (zh) 一种表面贴装厚膜保险丝
CN212848284U (zh) 一种表面贴装保险丝
CN218351289U (zh) 一种多层陶瓷电容器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant