JP6732417B2 - 面実装チップバリスタ - Google Patents
面実装チップバリスタ Download PDFInfo
- Publication number
- JP6732417B2 JP6732417B2 JP2015157752A JP2015157752A JP6732417B2 JP 6732417 B2 JP6732417 B2 JP 6732417B2 JP 2015157752 A JP2015157752 A JP 2015157752A JP 2015157752 A JP2015157752 A JP 2015157752A JP 6732417 B2 JP6732417 B2 JP 6732417B2
- Authority
- JP
- Japan
- Prior art keywords
- varistor
- electrode
- surface mount
- mount chip
- chip varistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Thermistors And Varistors (AREA)
Description
2 バリスタ素子
3 外部電極
5,7 電極
9,11 リードフレーム端子
9a,11a 接合部
9b,11b 立ち上がり部
9c,11c 外部電極部
13 第1モールド層
15 第2モールド層
17,19 脚部
20 実装基板
21a〜21d 電極端部
a 空間距離
b 空隙部Sの幅(脚部間距離)
D バリスタ本体の奥行き
d フレーム端子幅
H バリスタ本体の高さ
h フレーム端子高
S 空隙部(空間)
x 底平面部(空隙部Sの天井部)
Claims (7)
- 全体形状が直方体であるバリスタ素子と、そのバリスタ素子の両面それぞれに形成された電極と、これらの電極に接合された一対のフレーム端子とが絶縁性の外装材で覆われてなる面実装チップバリスタであって、
前記一対のフレーム端子各々が、前記電極に接合される接合部と、この接合部の一方端から立ち上がって前記外装材の側面から外部へ突き出る立ち上がり部と、該立ち上がり部と連接しながら前記外装材に沿って底部まで延びる外部電極部とからなり、
前記立ち上がり部が前記外装材の外部へ延びる方向と前記電極の面方向とのなす角度が60°〜90°であり、
前記一対のフレーム端子は、前記接合部と前記立ち上がり部と前記外部電極部とが一体となって、前記バリスタ素子の長手方向の中心線に対して線対称となる位置に配されることを特徴とする面実装チップバリスタ。 - 前記立ち上がり部が前記接合部の一方端から立ち上がる位置は、前記電極の一方端部よりも内側にあることを特徴とする請求項1記載の面実装チップバリスタ。
- 前記接合部の一方端と前記電極の一方端部間の距離は、前記接合部の他方端と前記電極の他方端部間の距離よりも短いことを特徴とする請求項2に記載の面実装チップバリスタ。
- 前記電極の一方端部が前記バリスタ素子の一方端部よりも内側に位置し、かつ、前記電極の他方端部が前記バリスタ素子の他方端部よりも内側に位置するように前記電極を前記バリスタ素子の上に形成することを特徴とする請求項1乃至請求項3のいずれか1項に記載の面実装チップバリスタ。
- 前記外装材の底部両端側に一対の脚部を有することを特徴とする請求項1乃至請求項4のいずれか1項に記載の面実装チップバリスタ。
- 前記外部電極部は、前記外装材の1/4〜1/2の高さを有し、前記一対の脚部の奥行き幅の1/4〜1/2の幅を有することを特徴とする請求項4又は請求項5に記載の面実装チップバリスタ。
- 前記バリスタ素子は全体形状が直方体であることを特徴とする請求項1乃至請求項6のいずれか1項に記載の面実装チップバリスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015157752A JP6732417B2 (ja) | 2015-08-07 | 2015-08-07 | 面実装チップバリスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015157752A JP6732417B2 (ja) | 2015-08-07 | 2015-08-07 | 面実装チップバリスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017037943A JP2017037943A (ja) | 2017-02-16 |
JP6732417B2 true JP6732417B2 (ja) | 2020-07-29 |
Family
ID=58049644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015157752A Active JP6732417B2 (ja) | 2015-08-07 | 2015-08-07 | 面実装チップバリスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6732417B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109003767B (zh) * | 2018-07-18 | 2023-11-28 | 昆山万盛电子有限公司 | 一种横卧安装的压敏电阻器及其制备方法 |
-
2015
- 2015-08-07 JP JP2015157752A patent/JP6732417B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017037943A (ja) | 2017-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8912876B2 (en) | Surface mounting varistor | |
EP3109868B1 (en) | Preparation method for electronic components with an alloy electrode layer | |
JP5768272B2 (ja) | チップ部品およびその製造方法 | |
US8896409B2 (en) | Non-linear resistive element and manufacturing method thereof | |
JP6732417B2 (ja) | 面実装チップバリスタ | |
JP2007180523A (ja) | サーミスタ | |
US20160005526A1 (en) | Multilayer inductor, method of manufacturing the same, and board having the same | |
JPH03173402A (ja) | チップバリスタ | |
JP6732416B2 (ja) | 面実装チップバリスタ | |
US10332679B2 (en) | Surface mount electronic component | |
US10366830B2 (en) | Surface mount electronic component | |
US9159490B2 (en) | Solid electrolytic capacitor package structure and method of manufacturing the same, and conductive unit | |
EP2896944B1 (en) | Temperature sensor and manufacturing method for temperature sensor | |
US9613742B2 (en) | Electronic component | |
KR20150049918A (ko) | 탄탈륨 캐패시터 및 그 제조 방법 | |
JP6828256B2 (ja) | Ntcサーミスタ素子 | |
JP5262448B2 (ja) | サーミスタ | |
JP7300589B2 (ja) | 積層バリスタの製造方法および積層バリスタ | |
JP2019179812A (ja) | 積層バリスタの製造方法 | |
JP2007184335A (ja) | 積層チップバリスタの製造方法 | |
JP7361250B2 (ja) | 積層電子部品の製造方法 | |
JP5375467B2 (ja) | チップ型セラミック電子部品 | |
JP6902005B2 (ja) | コイル構造及びそれを有するコモンモードフィルタ | |
WO2015019644A1 (ja) | 電子部品およびその製造方法 | |
KR20010025653A (ko) | 칩부품의 외부단자전극 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180725 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190521 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190718 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200609 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200708 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6732417 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |