JP2017037943A - 面実装チップバリスタ - Google Patents

面実装チップバリスタ Download PDF

Info

Publication number
JP2017037943A
JP2017037943A JP2015157752A JP2015157752A JP2017037943A JP 2017037943 A JP2017037943 A JP 2017037943A JP 2015157752 A JP2015157752 A JP 2015157752A JP 2015157752 A JP2015157752 A JP 2015157752A JP 2017037943 A JP2017037943 A JP 2017037943A
Authority
JP
Japan
Prior art keywords
varistor
electrode
surface mount
chip varistor
mount chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015157752A
Other languages
English (en)
Other versions
JP6732417B2 (ja
Inventor
洋二 五味
Yoji Gomi
洋二 五味
千佳 伊藤
Chika Ito
千佳 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2015157752A priority Critical patent/JP6732417B2/ja
Publication of JP2017037943A publication Critical patent/JP2017037943A/ja
Application granted granted Critical
Publication of JP6732417B2 publication Critical patent/JP6732417B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

【課題】バリスタ素子内でのリーク電流の発生を抑止できる高電圧・大電流パルス用の面実装チップバリスタを提供する。【解決手段】一対のフレーム端子9,11が、バリスタ素子2の長手方向の中心線に対して線対称となる位置に配されるとともに、一対のフレーム端子各々の立ち上がり部9b,11bが、バリスタ素子上の電極5,7に接合される接合部9a,11aの一方端から立ち上がって外装材の外部へ延び、その立ち上がり部が外装材の外部へ延びる方向と電極の面方向とのなす角度が所定範囲となるように引き出す構成とする。【選択図】図4

Description

本発明は、例えば、各種サージやパルスノイズから電子機器等の回路の保護に使用する面実装チップバリスタに関する。
近年、自動車、家電機器、産業機器等に使用される電子部品の使用環境の変化が目覚ましく、この種の電子部品に対して従来は要求されなかった規格の改定が行われたり、部品用途の多様化が増大している。その結果、予期せぬノイズやエネルギーの大きなパルスから脆弱な電子回路が保護されるようにするため、これらの機器に搭載される電子部品への要求が極めて厳しくなっている。さらには、硫化や結露等の環境の影響を充分に考慮し、単に初期機能だけでなく、継続的な信頼性の高い製品を提供する必要がある。
回路保護部品として使用されるバリスタは、異常電圧吸収素子からなる電子部品であって、ディスクタイプ(ラジアル部品タイプのものが多い)、面実装タイプ(チップ型)、積層(内層)タイプがあり、用途により使い分けられている。例えば、100V〜200V等の電源供給を受ける家庭用電源機器や周辺回路の保護、雷サージ等の高電圧・大電流のパルス用としてディスク型が使用される。一方、面実装タイプや積層タイプは、ディスクタイプよりも低電圧、低電流のパルス用として使用される。
バリスタは、高電圧・大電流タイプになるほどバルクサイズが大きくなる。これは、バルクサイズの大きいものでなければ、雷サージ等に耐えることができないからである。特許文献1は、電子機器のサージ保護用のチップバリスタとして、サージ電流耐量を向上させたチップバリスタを開示している。
特開平4−315402号公報
一方、近年における電子部品の省スペース化、小型化の進展により、高電圧・大電流パルスに対応できる面実装チップタイプのバリスタが求められているが、従来の面実装型のバリスタを高電圧・大電流パルス用にバルクサイズを大きくしても、雷サージ等のパルスによりバリスタが短絡した際、部品そのものがおよそ1000℃近くまで発熱する。このことから、従来のバリスタは、例えば図6に示すように低背構造の平置き型であり、基板80に実装されたときにバリスタ70の底面72が基板80と近接するため、バリスタの短絡等による過熱によってモールド樹脂76が溶け、それが高温状態となって基板80上に達し、基板80を燃焼させる危険性が極めて高くなるという問題がある。
また、平置き型である上記従来のチップバリスタは、バリスタ素子75を横長の状態に位置決めし、電気的性能を確保するためにバリスタ素子75の上面と下面の両端部間際まで電極77,79を形成して、これらの電極77,79にリードフレーム端子71,73を接合している。ここで、リードフレーム端子71,73は、バリスタ素子75を上下方向から保持するとともに、リードフレーム端子71,73とバリスタ素子75とが左右方向において極めて近接している。これは、リードフレーム端子71,73をバリスタ外部へ引き出す位置を揃えることで、実装の際の不具合の発生を防止し、リードフレーム端子71,73の互いのフレーム端子高(外部電極の高さ)を合わせるために、図6に示すようにリードフレーム端子71,73を曲げている。
ところが、上述した電子部品の省スペース化、小型化に伴い、平置き型のチップバリスタでは、バリスタ素子75の両端部の間際まで電極77,79が形成されているのみならず、電極77,79の端部間際までリードフレーム端子71,73が接合され、これらのリードフレーム端子がバリスタ素子に近接しながらバリスタ素子に沿って配置されている。さらには、バリスタ素子75に近い位置でリードフレーム端子71,73がバリスタの外装の外部へ引き出されている。そのため、高電圧パルス等が突入した場合、図6において○で囲んで示す電極間、電極とリードフレーム端子間、バリスタ素子とリードフレーム端子間等においてリーク電流が発生しやすいという問題がある。そして、リーク電流の発生により、バリスタによる回路保護機能を全うできないという問題が生じる。
本発明は、上述した課題に鑑みてなされたものであり、その目的とするところは、バリスタ素子内でのリーク電流の発生を抑止できる高電圧・大電流パルス用の面実装チップバリスタを提供することである。
上記の目的を達成し、上述した課題を解決する一手段として以下の構成を備える。すなわち、本発明の面実装チップバリスタは、バリスタ素子と、そのバリスタ素子の両面それぞれに形成された電極と、これらの電極に接合された一対のフレーム端子とが絶縁性の外装材で覆われてなる面実装チップバリスタであって、前記一対のフレーム端子各々が、前記電極に接合される接合部と、この接合部の一方端から立ち上がって前記外装材の外部へ突き出る立ち上がり部と、この立ち上がり部と連接しながら前記外装材に沿って底部まで延びる外部電極部とからなり、前記一対のフレーム端子は、前記接合部と前記立ち上がり部と前記外部電極部とが一体となって、前記バリスタ素子の長手方向の中心線に対して線対称となる位置に配されることを特徴とする。
例えば、前記立ち上がり部が前記外装材の外部へ延びる方向と前記電極の面方向とのなす角度が60°以上であることを特徴とする。また、例えば、前記立ち上がり部が前記接合部の一方端から立ち上がる位置は、前記電極の一方端部よりも内側にあることを特徴とする。例えば、前記接合部の一方端と前記電極の一方端部間の距離は、前記接合部の他方端と前記電極の他方端部間の距離よりも短いことを特徴とする。また、例えば、前記電極の一方端部が前記バリスタ素子の一方端部よりも内側に位置し、かつ、前記電極の他方端部が前記バリスタ素子の他方端部よりも内側に位置するように前記電極を前記バリスタ素子の上に形成することを特徴とする。
さらには、例えば、前記外装材の底部両端側に一対の脚部を有することを特徴とする。また、例えば、前記外部電極部は、前記外装材の1/4〜1/2の高さを有し、前記一対の脚部の奥行き幅の1/4〜1/2の幅を有することを特徴とする。例えば、前記バリスタ素子は全体形状が直方体であることを特徴とする。
本発明によれば、高電圧パルス等が突入してもバリスタ素子内でのリーク電流の発生を抑止して、回路保護部品として信頼性の高い面実装チップバリスタを提供することができる。
本発明の実施の形態例に係る面実装タイプのチップバリスタの外観であり、(a)は外観斜視図、(b)は、図1(a)を矢印A方向から見た正面図、(c)は、図1(a)を矢印B方向から見た側面図である。 図1(c)における面実装チップバリスタのC−C’矢視断面図である。 バリスタ素子、電極、およびリードフレーム端子の相互の位置関係等を含む構造を詳細に説明するための図である。 リードフレーム端子の立ち上がり部と電極とのなす角度を説明するための図である。 本実施の形態例に係る面実装チップバリスタの製造工程を時系列で示すフローチャートである。 従来のバリスタの構造を示す図である。
以下、添付図面を参照して本発明に係る実施の形態例について詳細に説明する。図1は、本実施の形態例に係る面実装タイプのチップバリスタ(以降において、面実装チップバリスタという。)の外観を示しており、図1(a)は外観斜視図、図1(b)は、図1(a)を矢印A方向から見た正面図、図1(c)は、図1(a)を矢印B方向から見た側面図である。また、図2は、図1(c)においてC−C’矢視線に沿って縦方向に切断した面実装チップバリスタの内部構造を示す断面図である。
本実施の形態例に係る面実装チップバリスタは、バリスタ本体の上面、底面、側面とも矩形で、本体の高さHが例えば18mm、幅Wが例えば8mm、奥行きDが例えば12mmであり、全体として直方体の外観形状を有している。よって、この面実装チップバリスタを基板等に実装した場合、縦方向の寸法(実装高さともいう)が横方向の寸法(実装幅ともいう)よりも長く、図6に示す従来のチップバリスタが平置き型であるのに対して、本実施の形態例に係る面実装チップバリスタは縦置き(立て置き)構造である。
図2に示すように、本実施の形態例に係る面実装チップバリスタ1は、全体形状が直方体のバリスタ素子2を内蔵しており、バリスタ素子2は、後述するように酸化亜鉛(ZnO)に添加物を混合した組成からなる。バリスタ素子2の左右それぞれの表面(矩形の面)には電極5,7が形成され、これらの電極5,7それぞれに、図2に示すように屈曲した形状のリードフレーム端子9,11が、例えば半田等により電気的・機械的な接続を確保できる状態で接合されている。換言すれば、リードフレーム端子9,11が、バリスタ素子2の長手方向に引いた中心線に対して左右対称となり、電極5,7を介してバリスタ素子2を合掌する形で挟持する構造となっている。
本実施の形態例に係る面実装チップバリスタ1では、リードフレーム端子9,11とともにバリスタ素子2、電極5,7が樹脂モールドで封止され、それらがさらに、別の樹脂モールドで覆われる構造になっている。より具体的には、面実装チップバリスタ1は、バリスタ素子2等を直接封止する第1モールド層13と、この第1モールド層13の周囲を覆うように形成された第2モールド層15とからなる2重(2層)構成になっている。第2モールド層15の底部両端側には脚部17,19が形成され、これらの脚部17,19を所定距離だけ離間させた構造(ゲタ(脚)付き構造)としたことにより、脚部17,19間に空隙部(空間)Sが形成される。この空隙部Sは、面実装チップバリスタ1を、例えば基板20等に実装したとき、面実装チップバリスタ1の底部と基板との間における空間となる。
本実施の形態例に係る面実装チップバリスタ1において、外装モールドを2層構成とし、第2モールド層15の構成時(二次工程)に脚部17,19を形成することで、完全に素子を封止することができる。また、第1モールド層13と第2モールド層15の材質は、基板燃焼を避ける効果を考慮して、例えば、第1、第2モールド層ともにエポキシ樹脂とする。
電極5,7に接合されたリードフレーム端子9,11は、図2に示すように、それぞれが2層構成のモールド層(外装樹脂ともいう)より外部へ引き出された後、面実装チップバリスタの下方側に折り曲げられ、外装樹脂の表面形状に沿って下降する。リードフレーム端子9,11それぞれの先端部分は、脚部17,19の底面(実装基板側の面)上で終端される。その結果、リードフレーム端子9,11の先端部は、図1(b)に示すように、外装樹脂の底部に設けた空隙部Sを挟んで、その空隙部Sの幅bだけ離間して対向する。
図1(b)に示されるように、面実装チップバリスタ1の脚部17,19を除いた底平面部x(空隙部Sの天井部)と実装基板20との距離(空隙部Sの空間距離)aは、脚部17,19の高さとその実装基板側の面に配されたリードフレーム端子9,11の先端部分における厚さとによって決まる。ここでは、空間距離aが例えば2mmであり、脚部17,19の内側間の距離(空隙部Sの幅であり、脚部間距離ともいう。)bは例えば5mm、脚部17,19の厚さcは例えば1.5mmである。
リードフレーム端子9,11のうち、外装樹脂の表面形状に沿って下降する部分(図1(c)に示す外部電極3)の高さであるフレーム端子高hは、例えば5.5mmである。よって、フレーム端子高h(外部電極3の高さ)は、外装材(バリスタ本体)の高さHの1/4〜1/2であり、フレーム端子幅d(外部電極3の幅)は、脚部17,19の奥行き幅(バリスタ本体の奥行きD)の1/4〜1/2である。最も好ましくは、フレーム端子高h(外部電極3の高さ)は、外装材(バリスタ本体)の高さHのほぼ1/3であり、フレーム端子幅d(外部電極3の幅)は、脚部17,19の奥行き幅(バリスタ本体の奥行きD)のほぼ1/3である。
次に、本実施の形態例に係る面実装チップバリスタのリードフレーム端子等の構造上の特徴について詳細に説明する。図3は、本実施の形態例に係る面実装チップバリスタにおけるバリスタ素子、電極、およびリードフレーム端子の相互の位置関係等を含む構造を詳細に説明するための図である。図3に示すように、バリスタ素子2の左右両面に電極5,7を形成する際、それらの電極5,7の各端部21a〜21dが、バリスタ素子2の縁部2a,2bよりも、距離eだけ(例えば、1mm以上)内側に位置するように形成する。
リードフレーム端子9,11は、電極5,7に接合された部分である接合部9a,11aと、この接合部9a,11aの一方端から立ち上がり、外装15(図3では省略)の外部へ突き出る立ち上がり部9b,11bと、これらの立ち上がり部9b,11bと連接して外装の外部から下方側に折り曲がり、外装表面に沿って脚部の底部まで延びてバリスタの外部電極3となる外部電極部9c,11cとからなる。リードフレーム端子9,11は同じ形状を有し、バリスタ素子2の主両面に、バリスタ素子2の長手方向の中心線に対して対称となる位置に接合される。
電極5,7に接合された接合部9a,11aの一方端(立ち上がり部9b,11bに接続する部分)は、電極5,7の端部21c,21dよりも、距離fだけ(例えば、1mm以上)内側の位置にある。リードフレーム端子9,11の立ち上がり部9b,11bは、この位置より、電極5,7の面方向に対して、後述する角度をなして屈曲して立ち上がり、外装の外部へ突き出るまで延びる。この立ち上がり部分9b,11bは、図3に示すように折れ曲がるリードフレーム端子9,11の中間屈曲部分ともいえる。
なお、図3に示すように、リードフレーム端子9,11の接合部9a,11aの上記一方端とは逆の端部(ここでは、他方端という)と、電極5,7の端部21a,21bとの距離gを、上記の距離fよりも大きくする。これは、リードフレーム端子9,11の接合部9a,11aの他方端を、電極5,7の端部21a,21bに達するように配置すると、外部からの応力等により電極5,7がバリスタ素子2から剥離し易くなるので、それを防止するためである。この距離gを確保するため、リードフレーム端子9,11の接合部9a,11aの他方端を、例えば、図3において一点鎖線Eで示すバリスタ素子2の長手方向の中央部近傍に位置決めをする。
次に、本実施の形態例に係る面実装チップバリスタにおけるリードフレーム端子9,11の中間部分の屈曲角度、すなわち、立ち上がり部9b,11bと、電極5,7の面方向とのなす角度(立ち上がり角度、フレーム引き出し角度ともいう)について説明する。図4は、リードフレーム端子9,11の立ち上がり部9b,11bが、電極5,7より立ち上がる角度を説明するための図である。
上述したように、接合部9a,11aの一方端は、電極5,7の端部21c,21dよりも距離fだけ内側に位置するので、リードフレーム端子9,11の立ち上がり部9b,11bは、電極5,7の端部21c,21dよりも、距離fだけ内側の位置において、バリスタ素子2から遠ざかる方向に屈曲して立ち上がる。ここでは、図4に示す立ち上がり部9b,11bと電極5,7の面方向とのなす角度θに対する、リードフレーム端子9,11と電極5,7間におけるリーク電流(表面リーク)の発生の有無、およびリードフレーム端子9,11と電極5,7との接合強度の劣化の有無を評価した。この良否判定の結果を表1に示す。
なお、図4において、点線で示す立ち上がり部9b,11bは、立ち上がり角度θ1(フレーム引き出し角度)が40°の場合を示し、実線で示す立ち上がり部9b,11bは、立ち上がり角度θ2(フレーム引き出し角度)が90°の場合を示している。
上記の評価には、以下のバリスタを使用した。すなわち、評価サンプルのバリスタ電圧は470V、製品形状は14mmφ相当の角型バリスタ素子にAg電極(Agメタル部分:55%、ホウ珪酸ガラスその他:45%)を形成し、モールド材として液晶ポリマー(LCP)を使用した。また、リードフレームとバリスタ素子とを鉛フリー半田で接合した。評価サンプル数は、条件毎(フレーム引き出し角度θ毎)に20個とした。
表1において、×印は、表面リークの発生、あるいは接合強度の劣化があったことを意味し、○印は、表面リークの発生と接合強度の劣化のいずれもない、良判定を得たことを指している。サンプル評価の結果(表1)から、リードフレーム端子の立ち上がり部9b,11bと電極5,7とのなす角度(フレーム引き出し角度)θは、60°〜90°の範囲が望ましいことが判明した。
次に、本実施の形態例に係る面実装チップバリスタの製造プロセスについて説明する。ここでは、酸化亜鉛モールドバリスタを例にとって、その製造プロセスを説明する。
図5は、本実施の形態例に係る面実装チップバリスタの製造工程を時系列で示すフローチャートである。図5のステップS1でバリスタ素子のバリスタ原料を調合する。例えば、バリスタ素子の材料としてメジアン平均粒径3μm程度の酸化亜鉛(ZnO)、酸化ビスマス(Bi23)、酸化コバルト(CoO)、二酸化マンガン(MnO2)、酸化ニッケル(NiO)を、電子天秤等を使用して秤量し、混合する。
ここでは、製品化する面実装チップバリスタのバリスタ電圧に応じて、酸化アンチモン(Sb23)、酸化クロム(Cr23)等の粒成長抑制物質を添加する。また、焼結助剤として各種ガラスを添加する。
ステップS2では、最初の「粉砕・整粒工程」として、上記ステップS1で秤量したバリスタ原料を、ボールミル装置で10mmφのアルミナメディアを使用して、24時間粉砕し、粒を揃える。続くステップS3で、整粒した材料を900℃で熱処理し、反応性や粒径を調整する。そして、ステップS4で、2回目の「粉砕・整粒工程」として、上記仮焼きした材料をボールミル等で再度、粉砕し、粒を揃える。
ステップS5では、重合度1500のPVA、イオン交換水を用いて、5wt%PVA水溶液を作製し、原料に対して15wt%のPVA水溶液を加え、乳鉢にて造粒し、造粒粉を作製する。続くステップS6では、ロータリープレス機等を使用して造粒粉にプレス圧1000Kgf/cm2を印加して直方体(側面等の形状が矩形)に成形し、プレス成形体を得る。
ステップS7において、上記のプレス成形体を、焼結炉を使用して1200℃で2時間保持し、昇降温速度200℃/hrで脱バインダーおよび焼成を行う。そして、ステップS8で、ステップS7で焼成した成形体を700℃で保持し、昇降温速度100℃/hrでアニール処理する。
ステップS9において、例えば、電極焼成炉を用いて電極を形成する。ここでは、上記の工程で成形されたバリスタ素子の両面に、Agガラスペーストを用いて電極を印刷形成し、600〜700℃で焼付けを行う。そして、焼付け後に徐冷する。続くステップS10で、対向させたリードフレーム端子間にバリスタ素子を挿入し、例えば、鉛フリーはんだによる半田付けによりリードフレーム端子とバリスタ素子とを接合して、固定する。
ステップS11では、面実装チップバリスタのモールド成形を行う。ここでは、モールドを2重成形するため、例えば、インサート成形方式で、最初にバリスタ素子を直接封止する第1モールド層を形成し、次に、第1モールド層の周囲を覆うように第2モールド層を配する。第2モールド層を配すると同時に、第2モールド層の底部両端側において延出し、実装時に半田等により基板に固定される脚部を形成する。
ステップS12において、外装樹脂より外部へ引き出されたリードフレーム端子を、その外装樹脂の表面形状に沿って折り曲げる加工(フォーミング)を行う。そして、続くステップS13では、製造された面実装チップバリスタのバリスタ電圧、漏れ電流等の電気的特性を評価する。
以上説明したように、本実施の形態例に係る面実装チップバリスタは、そのリードフレーム端子のうち、バリスタ素子上に形成された電極に接合される接合部の一方端を、電極の端部よりも内側に位置させ、さらに、この接合部の一方端から立ち上がるとともにバリスタの外装材の外部へ突き出るまで延びる立ち上がり部を、電極の面方向に対して所定の角度をなすように屈曲させて立ち上がらせ、外装の外部へ突き出るまで延した構造を有する。
このようにリードフレーム端子の立ち上がり部を、電極の端部よりも内側であって、バリスタ素子から遠ざかる方向に立ち上がらせ、そのままバリスタ外装の外部へ突き出るまで延ばすことで、バリスタ全体を小型化しても、従来のバリスタのようにリードフレーム端子がバリスタ素子に沿った位置に配置されることがない。そのため、電極とリードフレーム端子とを離間できるので、高電圧パルス等が突入しても、電極とリードフレーム端子間、バリスタ素子とリードフレーム端子間等におけるリーク電流の発生を回避でき、バリスタによる回路保護機能を全うできるという効果がある。
また、面実装チップバリスタの脚部間に形成された空隙部がバリスタの底部と基板との間に空間を形成し、空気の通り道となるので、バリスタで発生した熱を、面実装チップバリスタの底面を含む6面全面で周囲の大気に放熱でき、従来の平置き型のチップバリスタに比べて放熱の効率を改善できる。その結果、短絡等によってバリスタが高温化しても、実装基板の表面を燃焼させることのない面実装チップバリスタを実現できる。
1 面実装チップバリスタ
2 バリスタ素子
3 外部電極
5,7 電極
9,11 リードフレーム端子
9a,11a 接合部
9b,11b 立ち上がり部
9c,11c 外部電極部
13 第1モールド層
15 第2モールド層
17,19 脚部
20 実装基板
21a〜21d 電極端部
a 空間距離
b 空隙部Sの幅(脚部間距離)
D バリスタ本体の奥行き
d フレーム端子幅
H バリスタ本体の高さ
h フレーム端子高
S 空隙部(空間)
x 底平面部(空隙部Sの天井部)

Claims (8)

  1. バリスタ素子と、そのバリスタ素子の両面それぞれに形成された電極と、これらの電極に接合された一対のフレーム端子とが絶縁性の外装材で覆われてなる面実装チップバリスタであって、
    前記一対のフレーム端子各々が、前記電極に接合される接合部と、この接合部の一方端から立ち上がって前記外装材の外部へ突き出る立ち上がり部と、この立ち上がり部と連接しながら前記外装材に沿って底部まで延びる外部電極部とからなり、
    前記一対のフレーム端子は、前記接合部と前記立ち上がり部と前記外部電極部とが一体となって、前記バリスタ素子の長手方向の中心線に対して線対称となる位置に配されることを特徴とする面実装チップバリスタ。
  2. 前記立ち上がり部が前記外装材の外部へ延びる方向と前記電極の面方向とのなす角度が60°以上であることを特徴とする請求項1に記載の面実装チップバリスタ。
  3. 前記立ち上がり部が前記接合部の一方端から立ち上がる位置は、前記電極の一方端部よりも内側にあることを特徴とする請求項1又は2に記載の面実装チップバリスタ。
  4. 前記接合部の一方端と前記電極の一方端部間の距離は、前記接合部の他方端と前記電極の他方端部間の距離よりも短いことを特徴とする請求項3に記載の面実装チップバリスタ。
  5. 前記電極の一方端部が前記バリスタ素子の一方端部よりも内側に位置し、かつ、前記電極の他方端部が前記バリスタ素子の他方端部よりも内側に位置するように前記電極を前記バリスタ素子の上に形成することを特徴とする請求項1乃至4のいずれか1項に記載の面実装チップバリスタ。
  6. 前記外装材の底部両端側に一対の脚部を有することを特徴とする請求項1乃至5のいずれか1項に記載の面実装チップバリスタ。
  7. 前記外部電極部は、前記外装材の1/4〜1/2の高さを有し、前記一対の脚部の奥行き幅の1/4〜1/2の幅を有することを特徴とする請求項5又は6に記載の面実装チップバリスタ。
  8. 前記バリスタ素子は全体形状が直方体であることを特徴とする請求項1乃至7のいずれか1項に記載の面実装チップバリスタ。
JP2015157752A 2015-08-07 2015-08-07 面実装チップバリスタ Active JP6732417B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015157752A JP6732417B2 (ja) 2015-08-07 2015-08-07 面実装チップバリスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015157752A JP6732417B2 (ja) 2015-08-07 2015-08-07 面実装チップバリスタ

Publications (2)

Publication Number Publication Date
JP2017037943A true JP2017037943A (ja) 2017-02-16
JP6732417B2 JP6732417B2 (ja) 2020-07-29

Family

ID=58049644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015157752A Active JP6732417B2 (ja) 2015-08-07 2015-08-07 面実装チップバリスタ

Country Status (1)

Country Link
JP (1) JP6732417B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109003767A (zh) * 2018-07-18 2018-12-14 昆山万盛电子有限公司 一种横卧安装的压敏电阻器及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109003767A (zh) * 2018-07-18 2018-12-14 昆山万盛电子有限公司 一种横卧安装的压敏电阻器及其制备方法
CN109003767B (zh) * 2018-07-18 2023-11-28 昆山万盛电子有限公司 一种横卧安装的压敏电阻器及其制备方法

Also Published As

Publication number Publication date
JP6732417B2 (ja) 2020-07-29

Similar Documents

Publication Publication Date Title
US8912876B2 (en) Surface mounting varistor
EP3109868B1 (en) Preparation method for electronic components with an alloy electrode layer
JP5305523B2 (ja) 保護素子
JP5768272B2 (ja) チップ部品およびその製造方法
US8896409B2 (en) Non-linear resistive element and manufacturing method thereof
CN105218089A (zh) 一种钛酸钡陶瓷介质材料及所得的电容器
JP6732417B2 (ja) 面実装チップバリスタ
JPH03173402A (ja) チップバリスタ
JP2007180523A (ja) サーミスタ
JP6732416B2 (ja) 面実装チップバリスタ
TWI486988B (zh) 過電流保護元件及其電路板結構
JP6428797B2 (ja) 負特性サーミスタおよびその製造方法
US20160163461A1 (en) Electrical Device
JP2004006519A (ja) 多端子バリスタ
JP7012219B2 (ja) 積層バリスタの製造方法
US20090233112A1 (en) Multilayer zinc oxide varistor
JP5674317B2 (ja) 酸化亜鉛バリスタおよびその製造方法
JP3141719B2 (ja) 負の抵抗温度特性を有する半導体セラミックとそれを用いた半導体セラミック部品
JP5375467B2 (ja) チップ型セラミック電子部品
JP2007184335A (ja) 積層チップバリスタの製造方法
US11600411B2 (en) Terminal connecting structure and electronic component
TWM578001U (zh) 壓敏電阻結構改良
JP2006216635A (ja) 複合積層型電子部品
JPH02220406A (ja) 多極型バリスタ
KR100332430B1 (ko) 저인덕턴스형 배리스터 및 배리스터-커패시터 결합 칩 및그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190521

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200708

R150 Certificate of patent or registration of utility model

Ref document number: 6732417

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250