JPH02220406A - 多極型バリスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、電圧非直線性抵抗として機能するバリスタに
関し、特に回路基板上に実装した隙の実装スペースを縮
小できるとともに、サージ吸収効率を向上できるように
した新規な構造の多極型バリスタに関する。

〔従来の技術〕

一般に、印加電圧に応じて抵抗値が非直線的に変化する
抵抗体素子としてバリスタがある。このバリスタは、例
えば電子機器や電源等で発生するラインサージから半導
体や電気回路を保護する素子として採用されており、こ
のようなバリスタの一例として、バリスタ基板の馬主面
に電極膜を形成し、該画電極膜に外部回路接続用の端子
を接続して構成されたディスク型バリスタがある。この
バリスタによるサージ対策においては、従来、第５図（
ａ）に示すように、機器のライン間及びラインとアース
との間に、制限電圧に応じた所定のバリスタ電圧を有す
る複数のバリスタ２．．２□Ｚｓを接続するようにして
いる。また、この各バリスタＺ＋、Ｚ雪、Ｚｓのバリス
タ電圧は一般的に、上記ライン間は機器の規定電圧の２
倍、ラインーアース間は４〜５倍になるように設定して
いる。

〔発明が解決しようとする問題点〕

ところで、近年、上記電子機器等の小型化、ｌｌ型化が
要請されるなかで、これらを構成する電子部品等におい
ても小型化が要求されている。しかしながら、上記従来
のバリスタを用いたサージ対策では、２〜３個のバリス
タをそれぞれライン。

アース間に接続する構造であるから、それだけ部凸点数
が増大するとともに、回路基板上の実装スペースが拡大
し、上記小型化の要求に十分応えられないという問題点
がある。

また、上記従来の複数個のバリスタを用いた構造では、
サージ電流を印加した直後に電圧波頭が発生し、サージ
吸収効率が悪いという問題点がある。これは、各バリス
タをそれぞれ別個に接続する構造であることから、各バ
リスタ同士の熱結合ができず、しかも各バリスタを接続
するリード線に□リアクタンスし成分がのることに起因
しているものと考えられる。

ここで、上記バリスタ同士の熱結合ができ、かつＬ成分
を小さくして電圧波頭の発生を低減できるバリスタとし
て、一つの素子に例えば３極の電極を形成して複数のバ
リスタを構成したものがある。しかしこの構造のものは
、各バリスタのバリスタ電圧が同一であることから、上
述した電子機器のライン、アース間でバリスタ電圧が異
なる場合には採用できない。

本発明は上記従来の状況に鑑みてなされたちので、実装
スペースを縮小して、上記小型化の要請に応えられると
ともに、サージ吸収効率を向上して電圧波頭の発生を回
避できる全く新規な構造の多極型バリスタを提供するこ
とを目的としている。

〔問題点を解決するための手段〕

そこで本発明は、セラミクス素体内に内部電極を埋設し
、該素体の外表面に上記内部電極と面平行となる複数の
外部電極を形成したことを特徴とする多極型バリスタで
ある。

ここで、本発明の多極型バリスタは、例えば、以下の製
造方法で実現できる。即ち、所望のバリスタ電圧が得ら
れる厚さに形成されたセラミクスグリーンシートを２枚
準備し、一方のグリーンシートの上面に、該シートの周
縁より内側に位置するように内部電極を形成し、上記グ
リーンシートの内部電極の上面に他方のグリーンシート
を重ねて圧着し、これを一体焼成して焼結体を形成し、
この焼結体の外表面に複数の外部電極を形成することに
より実現できる。

なお、上記製造方法において、一体焼結したのは、バリ
スタ間の熱結合を向上させるためであり、また本発明に
おいて内部電極を埋設したのは、内部電極の端面が露出
すると該露出部分から湿気が浸透して特性を劣化させる
から、これを防止するためである。

〔作用〕

本発明に係る多極型バリスタによれば、セラミクス素体
内に内部電極を埋設し、該内部電極と面平行とな石上記
素体の上面及び下面に複数の外部電極を形成したので、
上記内部電極と素体を挟んで対向する各外部電極とで複
数のバリスタが構成でき、１つの素体で複数のバリスタ
＊＊を得ることができる。その結果、従来の２〜３個の
バリスタを別個に実装する場合に比べて、実装面積を縮
小でき、小型化の要請に応えられる。しかもこの場合、
部品が１つで済むので、部品点数を削減できる分コスト
を低減できる。

また、本発明の多極型バリスタでは、一体形成されたセ
ラミクス素体に内部電極、外部電極を形成して複数のバ
リスタを構成する構造であるので、バリスタ同士を熱結
合させることができるとともに、従来のようなリード線
に起因するし成分を小さくでき、その結果サージ電流を
印加した際の電圧波頭の発生を防止でき、サージ吸収効
率を向上できる。

さらに、本発明の多極型バリスタは、内部電極を挟む上
部又は下部のセラミクス層の厚さを変えることにより、
異なったバリスタ電圧値が得られるから、上述した電子
機器のライン間及びラインーアース間の制限電圧が異な
る場合においても、これに応じてバリスタ電圧を設定で
きる。

（実施例） 以下、本発明の実施例を図について説明する。

第１図ないし第４図及び第５図中）は本発明の一実施例
による多極型バリスタを説明するための図である。

図において、１は本実施例の３極型バリスタであり、こ
れはＺｎＯを主成分としたセラミクス素体２内にｐｔか
らなる内部電極３を埋設し、該内部電極３と面平行とな
る上記素体２の上面２ａに第１外部電臘４及び第２外部
電極５を形成するとともに、上記内部電極３と面平行と
なる上記素体２の下面２ｂに第３外部電極６を形成して
構成されている。

また、上記セラミクス素体２は、厚さ１．からなる第１
セラミクスシート７の上面に、該シート７の周縁との間
にギャップを設けて内部電極３を形成し、上記第１シー
ト７の内部電極３の上面に上記厚さｔｌより小さい厚さ
ｔ、からなる第２セラミクスシート８を重ね、これを一
体焼結してなる焼結体である。これにより、上記内部電
極３は上記素体２内に封入されている。

なお、ここで、上記第１．第２セラミクスシート７．８
の厚みを変えることにより、バリスタ電圧を任意に設定
でき、例えば厚くするほどバリスタ電圧を高くすること
ができる。

さらに、上記第１．第２外部電極４．５は、それぞれ互
いに間をあけて上記素体２の上面２ａの両端部から左、
右側面にかけて形成されている。

さらにまた、上記第３外部電極６は、上記素体２の下面
２ｂの中央部から前、後側面にかけて形成されている。

なお、上記第１〜第３外部電極４〜６はＡｇ等を塗布し
た後、焼き付けて形成されたものである。

これにより、上記第１外部電極４と第２セラミクスシー
ト８を挟んで対向する内部電極３とにより第１バリスタ
Ｚ＾が構成されており、第２外部電８ｉ５と上記第２シ
ート８を挟んで対向する内部電極３とにより第２バリス
タ２−が構成されている。また、上記第３外部電極６と
第１セラミクスシート７を挟んで対向する内部電極３と
によって第３バ、リスクＺｃが構成されていることにな
る（第１図、第２図参照）。

ここで、本実施例の３極型バリスタの製造方法について
説明する。

■　まず、バリスタ組成物として、Ｚｎ０（９８゜０ｓ
ｏｌ　％）　　、　　Ｂ　　ｉ　　ｓ　　Ｏｓ　　　（
０，５＊ｏＪ　　％）、Ｍｎ０（０，５ｓｏｊ　％）　
　、　　Ｃｏｓ　　Ｏｓ　　　（０，５ｍｏｌ　％）　
Ｉ　Ｓｂ＊　Ｏｓ　　（０，５ｓｏｊ％）を混合しなる
セラミクス材料の全重量に対して、５ｗｔ％のホウケイ
酸亜鉛ガラス粉末を加えて原料とし、これに有機バイン
ダーを混合して、厚さ３■（ｔ、）と１．２日（ｔ、）
とからなる矩形状の第１．第２セラミクスグリーンシー
ト７．８を形成する。

■　次に、第３図に示すように、上記第１シート７の上
面に、ｐｔからなるペーストを印刷して内部電極３を形
成する。この場合、該内部電極３の各端面が上記第１シ
ート７の各端面より内側に位置するようにする。

■　上記第１シート７の上面に、上記内部電極３を覆う
ように第２シート８を重ね、これをＩＬ／−のプレスで
圧着する。そして、この圧着体の各側辺縁を、内部電ｆ
ｆ１３が露出しないように積層方向に切断して所定の大
きさの形状に形成する。

■　次に、上記圧着体を、７００℃に加熱してバインダ
ーを焼失させた後、続いて１１５０℃で加熱焼成して焼
結体を形成する。これにより、セラミクス素体２を得る
。

■　そして、上記セラミクス素体２の上面２ａ。

及び下面２ｂに、上記内部電極３と面平行となるように
Ａｇペーストを塗布した後、焼き付けて、第１〜第３外
部電極４〜６を形成する。

次に本実施例の作用効果について説明する。

本実施例の３極型バリスタｌは、例えば電子機器に発生
するサージ吸収素子として採用されるわけであるが、こ
の場合、上記第１〜第３外部電極４〜６をそれぞれ回路
パターンのライン間及びラインーアース間に半田付は接
続する。なお、第４図及び第５図〜）にその等価回路を
示す。

このように本実施例によれば、第１外部電極４と内部電
８ｉ３とにより第１バリスタｚＡを構成し、第２外部電
極５と内部電極３とにより第２バリスタＺｗを構成し、
さらに第３外部電極６と内部電極３とによって第３バリ
スタ２．を構成したので、１つの素子で３つのバリスタ
機能を実現できる。

その結果、従来の３個のバリスタを別々に接続する場合
に比べて、実装面積を縮小でき、かつ部品点数を削減で
きる分だけコストを低減でき、上述した小型化の要請に
対応できる。

また、本実施例では、一体焼結したセラミクス素体２に
、第１〜第３外部電極４〜６を形成し、かつこれらの共
通電極として上記素体２内に内部電極３を埋設した構造
であるから、それぞれのバリスタＺａ−Ｚｃの熱結合が
可能となり、しかも従来のようなリード線によるし成分
を小さくでき、その結果サージ電流を印加した際の電圧
波頭の発生を防止でき、サージ吸収効率を向上できる。

さらに、本実施例によれば、第１．第２セラミクスシー
ト７．８の厚さ（１＋ＣＩを変えることにより、任意の
バリスタ電圧を得ることができるから、上記電子機器の
ライン間及びラインーアース間の制限電圧が異なる場合
においても採用できる。

第６図は、本実施例の３極型バリスタｌの効果を確認す
るために行った実験結果を示す特性図である。これは、
上記実施例の製造方法により作成された本実施例バリス
タｌの、第１．第２外部電極４．５間に１０００真の８
×２０μｓｅｃのサージ電流波（三角電流波）を印加し
たときの電圧波頭を測定して、サージ吸収能力を調べた
。また、比較するために従来の２３０Ｖ、４７０Ｖのバ
リスタ電圧を有するバリスタを採用し、同様の測定を行
った０図中、曲線Ａは本実施例バリスタ、曲線Ｂは従来
バリスタを示し、ａは本実施例バリスタの電圧波１１Ｊ
ｌ、　　ｂは従来バリスタの電圧波頭を示す、なお、本
実施例の３極型バリスタ１のバリスタ電圧を測定したと
ころ、第１．第２外部電極４．５間は２３０Ｖ、　　α
（非直線係数）４７、第１．第３外部電極４．６間は４
６２Ｖ、　αｓｉ、第２．第３外部電極５．６間は４６
７Ｖ、　　α４９であった。

第６図からも明らかなように、サージ電流印加直後にお
ける従来バリスタＢの電圧波頭すは、出力電圧が７００
ｖ近くにまで達しているのに対して、本実施例バリスタ
への電圧波頭ａは、５００ｖまで下がっており、サージ
吸収効果が得られていることがわかる。

なお、上記実施例では、セラミクス素体内に１つの内部
電極を形成した場合を例にとって説明したが、本発明は
２つ以上の内部電極を埋設してもよい、また、上記実施
例では、外部電極を３極形成した場合を例にとって説明
したが、本発明はこれに限られるものではなく、上記内
部電極と面平行となるように形成すれば、特に限定する
ものではない。

〔発明の効果〕

以上のように本発明に係る多極型バリスタによれば、セ
ラミクス素体内に１つ以上の内部電極を埋設し、該内部
電極と面平行となる複数の外部電極を上記素体の外表面
に形成したので、１つの素子で複数のバリスタ機能を実
現でき、実装スペースを縮小できる効果があるとともに
、サージ吸収効率を向上して電圧波頭の発生を防止でき
、がっセラミクスシートの厚さを変えることにより任意
のバリスタ電圧に設定できる効果がある。

【図面の簡単な説明】

第１図ないし第４図及び第５図（ｂｌは本発明の一実施
例による３極型バリスタを説明するための図であり、第
１図は第２図の１−１ｍ１！断面図、第２図はその斜視
図、第３図はその製造方法を示す分解斜視図、第４図及
び第５図−）はそれぞれその等価回路図、第５図（ａ）
は従来のバリスタの等価回路図、第６図は本実施例の効
果を示す特性図である。 図において、１は３極型バリスタ（多種バリスタ）、２
はセラミクス素体、３は内部電極、４〜６は第１〜第３
外部電極である。

Claims (1)

【特許請求の範囲】
1. （１）バリスタ機能を発現するセラミクスからなる素体
   内に少なくとも１つの内部電極を埋設し、該素体の外表
   面に、上記内部電極と面平行となる複数の外部電極を形
   成したことを特徴とする多極型バリスタ。