JP3099503B2 - ノイズフィルタ - Google Patents
ノイズフィルタInfo
- Publication number
- JP3099503B2 JP3099503B2 JP04061274A JP6127492A JP3099503B2 JP 3099503 B2 JP3099503 B2 JP 3099503B2 JP 04061274 A JP04061274 A JP 04061274A JP 6127492 A JP6127492 A JP 6127492A JP 3099503 B2 JP3099503 B2 JP 3099503B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- internal electrode
- semiconductor
- electrodes
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、バリスタ特性，コンデ
ンサ特性，及び抵抗特性を兼ね備えた３端子型のノイズ
フィルタに関し、特に電圧抑制御能力を向上して半導体
デバイスの破壊，誤動作を確実に防止でき、かつ部品点
数，実装コストを低減できるとともに、寿命特性の悪化
を回避できるようにした構造に関する。
ンサ特性，及び抵抗特性を兼ね備えた３端子型のノイズ
フィルタに関し、特に電圧抑制御能力を向上して半導体
デバイスの破壊，誤動作を確実に防止でき、かつ部品点
数，実装コストを低減できるとともに、寿命特性の悪化
を回避できるようにした構造に関する。
【０００２】
【従来の技術】コンピュータ機器に採用されるＩＣ，Ｌ
ＳＩをはじめとする半導体デバイスにおいては、静電気
サージ等のトランジェントノイズの侵入によって破壊，
誤動作するのを防止することが重要な課題となってい
る。このようなトランジェントノイズの侵入から防御す
る方法として、従来、セットや基板のグランドの設定や
基板内の電子部品素子の配列を工夫したり，あるいはデ
ィスク型バリスタやＬＣフィルタを回路に付加すること
によりノイズを吸収するのが一般的である。なかでも上
記バリスタは、回路に加えることが比較的簡単であり、
しかも低電圧，低容量であることから他の方法に比べて
ノイズ吸収素子として適している。またノイズ吸収素子
としてバリスタを採用する場合、これのバリスタ電圧は
できるだけ回路電圧に近づける必要があることから、低
電圧化が要求される。
ＳＩをはじめとする半導体デバイスにおいては、静電気
サージ等のトランジェントノイズの侵入によって破壊，
誤動作するのを防止することが重要な課題となってい
る。このようなトランジェントノイズの侵入から防御す
る方法として、従来、セットや基板のグランドの設定や
基板内の電子部品素子の配列を工夫したり，あるいはデ
ィスク型バリスタやＬＣフィルタを回路に付加すること
によりノイズを吸収するのが一般的である。なかでも上
記バリスタは、回路に加えることが比較的簡単であり、
しかも低電圧，低容量であることから他の方法に比べて
ノイズ吸収素子として適している。またノイズ吸収素子
としてバリスタを採用する場合、これのバリスタ電圧は
できるだけ回路電圧に近づける必要があることから、低
電圧化が要求される。
【０００３】また、近年、コンピュータ機器の小型化，
薄型化が進むなかで、上記バリスタにおいても小型化，
ＳＭＴ（表面実装）化への対応が要請されている。しか
し、上記ディスク型バリスタではその構造からして小型
化，ＳＭＴ化に対応できない。このようなディスク型バ
リスタに代わるものとして、従来、積層型バリスタが提
案されている（例えば、特公昭58-23921号公報参照) 。
薄型化が進むなかで、上記バリスタにおいても小型化，
ＳＭＴ（表面実装）化への対応が要請されている。しか
し、上記ディスク型バリスタではその構造からして小型
化，ＳＭＴ化に対応できない。このようなディスク型バ
リスタに代わるものとして、従来、積層型バリスタが提
案されている（例えば、特公昭58-23921号公報参照) 。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の積層型バリスタでは、小型化，ＳＭＴ化には対応で
きるものの、電圧抑制能力は従来のディスク型バリスタ
とほとんど変わらないことから、ノイズの侵入から半導
体デバイスを保護しきれない場合があり、この点での向
上が要請されている。また、上記半導体デバイスの破壊
電圧はその種類によって異なるが、ＭＯＳ−ＩＣ等では
40〜60V で破壊するものが多い。一方、上記積層型バリ
スタの電圧抑制能力はバリスタ電圧の２〜３倍であり、
このバリスタ電圧が低いほど比率は大きくなることか
ら、静電気等のインパルスでは抑制電圧はさらに高くな
り、その結果上記積層型バリスタ単独では保護できない
場合がある。
来の積層型バリスタでは、小型化，ＳＭＴ化には対応で
きるものの、電圧抑制能力は従来のディスク型バリスタ
とほとんど変わらないことから、ノイズの侵入から半導
体デバイスを保護しきれない場合があり、この点での向
上が要請されている。また、上記半導体デバイスの破壊
電圧はその種類によって異なるが、ＭＯＳ−ＩＣ等では
40〜60V で破壊するものが多い。一方、上記積層型バリ
スタの電圧抑制能力はバリスタ電圧の２〜３倍であり、
このバリスタ電圧が低いほど比率は大きくなることか
ら、静電気等のインパルスでは抑制電圧はさらに高くな
り、その結果上記積層型バリスタ単独では保護できない
場合がある。
【０００５】ここで、上記積層型バリスタに抵抗を付加
することによって、実力値以上の電圧抑制能力を得るこ
とが可能である。この場合、上記積層型バリスタに抵抗
素子を別途外付けすると、この素子が増える分だけコス
トが上昇するとともに、実装スペースが拡大するという
問題が生じる。また、上記積層型バリスタの表面に抵抗
膜を被覆形成することも考えられるが、このようにする
と外部からの機械的負荷により抵抗膜が損傷し易く、そ
の結果電気的特性が悪化し、寿命特性が低下するという
問題が生じる。
することによって、実力値以上の電圧抑制能力を得るこ
とが可能である。この場合、上記積層型バリスタに抵抗
素子を別途外付けすると、この素子が増える分だけコス
トが上昇するとともに、実装スペースが拡大するという
問題が生じる。また、上記積層型バリスタの表面に抵抗
膜を被覆形成することも考えられるが、このようにする
と外部からの機械的負荷により抵抗膜が損傷し易く、そ
の結果電気的特性が悪化し、寿命特性が低下するという
問題が生じる。
【０００６】本発明は、上記従来の状況に鑑みてなされ
たもので、電圧抑制能力を向上してノイズによる半導体
デバイスの破壊，誤動作を確実に防止でき、さらにはコ
ストの上昇や実装スペースの拡大を回避できるととも
に、寿命特性の悪化を回避できるノイズフィルタを提供
することを目的としている。
たもので、電圧抑制能力を向上してノイズによる半導体
デバイスの破壊，誤動作を確実に防止でき、さらにはコ
ストの上昇や実装スペースの拡大を回避できるととも
に、寿命特性の悪化を回避できるノイズフィルタを提供
することを目的としている。
【０００７】
【課題を解決するための手段】そこで本発明は、電圧非
直線特性を有する半導体磁器の互いに対向する第１，第
２側面に第１，第２側面電極を形成するとともに、互い
に対向する第３，第４側面に第３，第４側面電極を形成
し、上記半導体磁器の内部に第１内部電極を埋設し、該
第１内部電極の一端縁を上記第１，第２側面電極の一方
に接続し、上記半導体磁器の内部にセラミック層を挟ん
で上記第１内部電極と重なり合う第２内部電極を埋設す
るとともに、該第２内部電極の両端縁を上記第３，第４
側面電極に接続し、さらに上記半導体磁器の内部にセラ
ミック層を挟んで上記第１内部電極と重なり合う抵抗体
を埋設し、該抵抗体の両端縁を導出電極を介して上記第
１，第２側面電極に接続したことを特徴とするノイズフ
ィルタである。
直線特性を有する半導体磁器の互いに対向する第１，第
２側面に第１，第２側面電極を形成するとともに、互い
に対向する第３，第４側面に第３，第４側面電極を形成
し、上記半導体磁器の内部に第１内部電極を埋設し、該
第１内部電極の一端縁を上記第１，第２側面電極の一方
に接続し、上記半導体磁器の内部にセラミック層を挟ん
で上記第１内部電極と重なり合う第２内部電極を埋設す
るとともに、該第２内部電極の両端縁を上記第３，第４
側面電極に接続し、さらに上記半導体磁器の内部にセラ
ミック層を挟んで上記第１内部電極と重なり合う抵抗体
を埋設し、該抵抗体の両端縁を導出電極を介して上記第
１，第２側面電極に接続したことを特徴とするノイズフ
ィルタである。
【０００８】ここで、上記半導体磁器の各電極を除く表
面部分にガラス膜を被覆形成するのが望ましい。これに
より耐湿性，及び耐酸化性を向上できるとともに、もれ
電流を低減でき、寿命特性を向上できるからである。
面部分にガラス膜を被覆形成するのが望ましい。これに
より耐湿性，及び耐酸化性を向上できるとともに、もれ
電流を低減でき、寿命特性を向上できるからである。
【０００９】また、上記抵抗体を構成する材料として
は、Ｒｕを主成分とするのが適当であり、特にＲｕＯ2
にＰｂ2 Ｒｕ2 Ｏ7 又はＢｉ2 Ｒｕ2 Ｏ7 のいずれかを
混合するのが望ましい。これにより抵抗値の制御が容易
にでき、またこれと合わせて抵抗体の長さ，面積，及び
積層数を適宜変えることによって所望の抵抗値に設定で
きるからである。また上記Ｐｂ2 Ｒｕ2 Ｏ7 ，Ｂｉ2 Ｒ
ｕ2 Ｏ7 の添加量は60wt％までにするのが望ましい。こ
れを越えると抵抗値にばらつきが生じるからである。さ
らに、上記半導体磁器を構成するセラミック材料として
は、焼成時の温度を考慮するとＺｎＯを主成分としたも
のを採用するのが適当である。
は、Ｒｕを主成分とするのが適当であり、特にＲｕＯ2
にＰｂ2 Ｒｕ2 Ｏ7 又はＢｉ2 Ｒｕ2 Ｏ7 のいずれかを
混合するのが望ましい。これにより抵抗値の制御が容易
にでき、またこれと合わせて抵抗体の長さ，面積，及び
積層数を適宜変えることによって所望の抵抗値に設定で
きるからである。また上記Ｐｂ2 Ｒｕ2 Ｏ7 ，Ｂｉ2 Ｒ
ｕ2 Ｏ7 の添加量は60wt％までにするのが望ましい。こ
れを越えると抵抗値にばらつきが生じるからである。さ
らに、上記半導体磁器を構成するセラミック材料として
は、焼成時の温度を考慮するとＺｎＯを主成分としたも
のを採用するのが適当である。
【００１０】
【作用】本発明に係るノイズフィルタによれば、半導体
磁器の第１，第２側面電極間に導出電極を介在させて抵
抗体を接続したので、第１，第２内部電極間で電圧非直
線特性を得ながら、上記抵抗体で該バリスタの実力値以
上の電圧抑制能力が得られることとなり、トランジェン
トノイズの侵入による半導体デバイスの破壊や誤動作を
確実に防止できる。また、上記抵抗体を半導体磁器の内
部に埋設したので、抵抗部品を別途外付けする場合のコ
ストの上昇，及び実装スペースの拡大を回避でき、さら
には半導体磁器の表面に抵抗膜を被覆形成する場合の、
外部からの機械的負荷による損傷を回避でき、寿命特性
を向上できる。さらに、本発明では、上記抵抗体を半導
体磁器内に封入し、該抵抗体を導出電極を介して端面の
第１，第２側面電極に接続したので、半導体磁器にガラ
ス膜を形成する場合に、該ガラスが抵抗体に拡散するの
を防止できる。その結果、抵抗値の変動を回避でき、ひ
いては設計どおりの抵抗値を得ることができる。
磁器の第１，第２側面電極間に導出電極を介在させて抵
抗体を接続したので、第１，第２内部電極間で電圧非直
線特性を得ながら、上記抵抗体で該バリスタの実力値以
上の電圧抑制能力が得られることとなり、トランジェン
トノイズの侵入による半導体デバイスの破壊や誤動作を
確実に防止できる。また、上記抵抗体を半導体磁器の内
部に埋設したので、抵抗部品を別途外付けする場合のコ
ストの上昇，及び実装スペースの拡大を回避でき、さら
には半導体磁器の表面に抵抗膜を被覆形成する場合の、
外部からの機械的負荷による損傷を回避でき、寿命特性
を向上できる。さらに、本発明では、上記抵抗体を半導
体磁器内に封入し、該抵抗体を導出電極を介して端面の
第１，第２側面電極に接続したので、半導体磁器にガラ
ス膜を形成する場合に、該ガラスが抵抗体に拡散するの
を防止できる。その結果、抵抗値の変動を回避でき、ひ
いては設計どおりの抵抗値を得ることができる。
【００１１】
【実施例】以下、本発明の実施例を図について説明す
る。図１ないし図４は本発明の一実施例によるノイズフ
ィルタを説明するための図である。図において、１は本
実施例の電圧非直線特性，コンデンサ特性，及び抵抗特
性を兼ね備えた３端子型のノイズフィルタである。この
ノイズフィルタ１の半導体磁器３は、ＺｎＯを主成分と
する複数のセラミック層２を積層し、この積層体を一体
焼結してなる直方体状のものである。この半導体磁器３
の左, 右端面（第１，第２側面）３ａ，３ｂにはＡｇか
らなる外部回路接続用の端面電極（第１，第２側面電
極）４，４が形成されており、上記半導体磁器３の前，
後側面（第３，第４側面）３ｃ，３ｄの中央部には同じ
くＡｇからなる外部回路接続用の側面電極（第３，第４
側面電極）５，５が形成されている。
る。図１ないし図４は本発明の一実施例によるノイズフ
ィルタを説明するための図である。図において、１は本
実施例の電圧非直線特性，コンデンサ特性，及び抵抗特
性を兼ね備えた３端子型のノイズフィルタである。この
ノイズフィルタ１の半導体磁器３は、ＺｎＯを主成分と
する複数のセラミック層２を積層し、この積層体を一体
焼結してなる直方体状のものである。この半導体磁器３
の左, 右端面（第１，第２側面）３ａ，３ｂにはＡｇか
らなる外部回路接続用の端面電極（第１，第２側面電
極）４，４が形成されており、上記半導体磁器３の前，
後側面（第３，第４側面）３ｃ，３ｄの中央部には同じ
くＡｇからなる外部回路接続用の側面電極（第３，第４
側面電極）５，５が形成されている。
【００１２】また、上記半導体磁器３の内部にはＡｇ−
Ｐｄ合金からなる第１内部電極６が埋設されている。こ
の第１内部電極６の一端縁６ａは半導体磁器３の左側端
面３ａに露出して端面電極４に接続されており、他端縁
６ｂは半導体磁器３の右側端面３ｂの内方に位置して半
導体磁器３内に封入されている。
Ｐｄ合金からなる第１内部電極６が埋設されている。こ
の第１内部電極６の一端縁６ａは半導体磁器３の左側端
面３ａに露出して端面電極４に接続されており、他端縁
６ｂは半導体磁器３の右側端面３ｂの内方に位置して半
導体磁器３内に封入されている。
【００１３】さらに、上記半導体磁器３の内部には上記
セラミック層２を挟んで上記第１内部電極６と平行に重
なり合う第２内部電極７が埋設されている。この第２内
部電極７の両端縁７ａ，７ｂは半導体磁器３の前，後側
面３ｃ，３ｄに露出して側面電極５，５に接続されてお
り、これにより上記第１，第２内部電極６，７で挟まれ
たセラミック部分が電圧非直線特性を発現するセラミッ
ク層２となっている。さらに、図示していないが、上記
半導体磁器３の左，右端面電極４，前，後側面電極５を
除く外表面にはガラス膜が被覆形成されている。
セラミック層２を挟んで上記第１内部電極６と平行に重
なり合う第２内部電極７が埋設されている。この第２内
部電極７の両端縁７ａ，７ｂは半導体磁器３の前，後側
面３ｃ，３ｄに露出して側面電極５，５に接続されてお
り、これにより上記第１，第２内部電極６，７で挟まれ
たセラミック部分が電圧非直線特性を発現するセラミッ
ク層２となっている。さらに、図示していないが、上記
半導体磁器３の左，右端面電極４，前，後側面電極５を
除く外表面にはガラス膜が被覆形成されている。
【００１４】そして、上記半導体磁器３の内部には、Ｒ
ｕＯ2 にＰｂ2 Ｒｕ2 Ｏ7 及びＢｉ2 Ｒｕ2 Ｏ7 を所定
量混合してなる抵抗体８が埋設されている。この抵抗体
８は１つのセラミック層２を挟んで上記第２内部電極７
と平行に重なり合うよう配置されている。またこの抵抗
体８の全ての端縁は端面３ａ，３ｂ側面３ｃ，３ｄの内
方に位置し、該半導磁気３内に封入されている。そして
この抵抗体８はこれの厚さ，幅を選定することにより所
定の抵抗値に設定されている。
ｕＯ2 にＰｂ2 Ｒｕ2 Ｏ7 及びＢｉ2 Ｒｕ2 Ｏ7 を所定
量混合してなる抵抗体８が埋設されている。この抵抗体
８は１つのセラミック層２を挟んで上記第２内部電極７
と平行に重なり合うよう配置されている。またこの抵抗
体８の全ての端縁は端面３ａ，３ｂ側面３ｃ，３ｄの内
方に位置し、該半導磁気３内に封入されている。そして
この抵抗体８はこれの厚さ，幅を選定することにより所
定の抵抗値に設定されている。
【００１５】また、上記抵抗体８が形成されたセラミッ
ク層２の左, 右外縁部２ａ，２ｂには導出電極９が形成
されている。この導出電極９の一端は上記端面電極４に
接続されており、他端は上記抵抗体８の左, 右端縁８
ａ，８ｂが接続されている。これにより上記抵抗体８は
上記導出電極９を介して上記左，右端面電極４に接続さ
れている。
ク層２の左, 右外縁部２ａ，２ｂには導出電極９が形成
されている。この導出電極９の一端は上記端面電極４に
接続されており、他端は上記抵抗体８の左, 右端縁８
ａ，８ｂが接続されている。これにより上記抵抗体８は
上記導出電極９を介して上記左，右端面電極４に接続さ
れている。
【００１６】次に本実施例のノイズフィルタ１の一製造
方法について説明する。まず、純度99％以上のＺｎＯを
主成分とし、これにＢｉ2 Ｏ3 ，ＣｏＣＯ3 ，ＭｎＯ2
及びＳｂ2 Ｏ2 をそれぞれ98mol ％,0.5mol ％,0.5mol
％,0.5mol ％,及び0.5 mol ％の割合で秤量し、これに
純水を加えてボールミルで24時間混合してスラリーを形
成する。次にこのスラリーを濾過乾燥して造粒した後、
800 ℃の温度で２時間仮焼成する。
方法について説明する。まず、純度99％以上のＺｎＯを
主成分とし、これにＢｉ2 Ｏ3 ，ＣｏＣＯ3 ，ＭｎＯ2
及びＳｂ2 Ｏ2 をそれぞれ98mol ％,0.5mol ％,0.5mol
％,0.5mol ％,及び0.5 mol ％の割合で秤量し、これに
純水を加えてボールミルで24時間混合してスラリーを形
成する。次にこのスラリーを濾過乾燥して造粒した後、
800 ℃の温度で２時間仮焼成する。
【００１７】次に、上記仮焼成物をパルベライザーによ
り粗粉砕した後、これに純水を加えてボールミルで微粉
砕する。次いで、この微粉末を濾過乾燥させた後、有機
バインダーとともに溶媒中に分散させてスラリーを形成
する。この後、このスラリーを、ドクターブレード法に
より厚さ50μm のセラミックグリーンシートを形成し、
このグリーンシートを所定寸法の大きさに打ち抜いて複
数枚のセラミック層２を形成する。
り粗粉砕した後、これに純水を加えてボールミルで微粉
砕する。次いで、この微粉末を濾過乾燥させた後、有機
バインダーとともに溶媒中に分散させてスラリーを形成
する。この後、このスラリーを、ドクターブレード法に
より厚さ50μm のセラミックグリーンシートを形成し、
このグリーンシートを所定寸法の大きさに打ち抜いて複
数枚のセラミック層２を形成する。
【００１８】次に、Ａｇ−Ｐｄ（７：３）合金からなる
導電ペーストを上記セラミック層２の上面にスクリーン
印刷して第１内部電極６を形成する。この第１内部電極
６はこれの一端縁６ａのみがセラミック層２の外縁に位
置し、他端縁６ｂ及び残りの端縁はセラミック層２の内
方に位置するように形成する。また、別のセラミック層
２の上面に同じく導電ペーストを印刷して第２内部電極
７を形成する。この内部電極７はこれの両端縁７ａ，７
ｂがセラミック層２の長手方向両外縁に位置し、残りの
端縁がセラミック層２の内方に位置するように形成す
る。さらに、別のセラミック層２の上面の左, 右外縁２
ａ，２ｂに、同じく導電ペーストを印刷して導出電極９
を形成する。
導電ペーストを上記セラミック層２の上面にスクリーン
印刷して第１内部電極６を形成する。この第１内部電極
６はこれの一端縁６ａのみがセラミック層２の外縁に位
置し、他端縁６ｂ及び残りの端縁はセラミック層２の内
方に位置するように形成する。また、別のセラミック層
２の上面に同じく導電ペーストを印刷して第２内部電極
７を形成する。この内部電極７はこれの両端縁７ａ，７
ｂがセラミック層２の長手方向両外縁に位置し、残りの
端縁がセラミック層２の内方に位置するように形成す
る。さらに、別のセラミック層２の上面の左, 右外縁２
ａ，２ｂに、同じく導電ペーストを印刷して導出電極９
を形成する。
【００１９】次いで、ＲｕＯ2 にＰｂ2 Ｒｕ2 Ｏ7 及び
Ｂｉ2 Ｒｕ2 Ｏ7 を０〜60wt％混合し、これにワニスを
加えて抵抗ペーストを作成し、この抵抗ペーストを上記
導出電極９が形成されたセラミック層２の上面にスクリ
ーン印刷して抵抗体８を形成する。この抵抗体８は、こ
れの両端縁８ａ，８ｂが上記両導出電極９に少し重なる
ように形成する。
Ｂｉ2 Ｒｕ2 Ｏ7 を０〜60wt％混合し、これにワニスを
加えて抵抗ペーストを作成し、この抵抗ペーストを上記
導出電極９が形成されたセラミック層２の上面にスクリ
ーン印刷して抵抗体８を形成する。この抵抗体８は、こ
れの両端縁８ａ，８ｂが上記両導出電極９に少し重なる
ように形成する。
【００２０】そして、図３に示すように、第１内部電極
６と第２内部電極７とがセラミック層２’を挟んで対向
するよう上記各セラミック層２を重ね、上記第１内部電
極６の上面にダミー用セラミック層２を介在させて抵抗
体８が形成されたセラミック層２を重ねるとともに、こ
れの上面，下面にダミー用セラミック層２を複数枚重ね
る。次に、これの積層方向に２t/cm2 の圧力を加えて圧
着し、積層体を形成する。
６と第２内部電極７とがセラミック層２’を挟んで対向
するよう上記各セラミック層２を重ね、上記第１内部電
極６の上面にダミー用セラミック層２を介在させて抵抗
体８が形成されたセラミック層２を重ねるとともに、こ
れの上面，下面にダミー用セラミック層２を複数枚重ね
る。次に、これの積層方向に２t/cm2 の圧力を加えて圧
着し、積層体を形成する。
【００２１】次に、上記積層体を所定寸法にカットし、
これを900 ℃の温度で２時間焼成して半導体磁器３を得
る。次いで、上記半導体磁器３を磁器ポット内に収容す
るとともに、該ポット内にホウケイ酸亜鉛ガラスを添加
し、上記磁器ポットを回転させながら600 〜900 ℃の温
度で熱処理を施す。これにより上記半導体磁器３の外表
面部分にガラス膜を形成する。そして最後に、この半導
体磁器３の左, 右端面３ａ，３ｂ及び前，後側面３ｃ，
３ｄの中央部にＡｇペーストを塗布した後、800 ℃で10
分間焼き付けて端面電極４及び側面電極５を形成する。
これを900 ℃の温度で２時間焼成して半導体磁器３を得
る。次いで、上記半導体磁器３を磁器ポット内に収容す
るとともに、該ポット内にホウケイ酸亜鉛ガラスを添加
し、上記磁器ポットを回転させながら600 〜900 ℃の温
度で熱処理を施す。これにより上記半導体磁器３の外表
面部分にガラス膜を形成する。そして最後に、この半導
体磁器３の左, 右端面３ａ，３ｂ及び前，後側面３ｃ，
３ｄの中央部にＡｇペーストを塗布した後、800 ℃で10
分間焼き付けて端面電極４及び側面電極５を形成する。
【００２２】本実施例のノイズフィルタ１は、図４の等
価回路図に示すように、一方の端面電極４と側面電極５
との間に電源を接続し、他方の端面電極４と側面電極５
との間に半導体デバイスＡを接続する。これにより半導
体デバイスＡに異常電圧が加わるのを防止するととも
に、バリスタ部Ｚの電圧抑制能力を越える過電圧エネル
ギーを抵抗体８でもって吸収することとなる。
価回路図に示すように、一方の端面電極４と側面電極５
との間に電源を接続し、他方の端面電極４と側面電極５
との間に半導体デバイスＡを接続する。これにより半導
体デバイスＡに異常電圧が加わるのを防止するととも
に、バリスタ部Ｚの電圧抑制能力を越える過電圧エネル
ギーを抵抗体８でもって吸収することとなる。
【００２３】このように本実施例によれば、半導体磁器
の端面電極４間に導出電極９を介して抵抗体８を付加す
るとともに、該抵抗体８を半導体磁器３内に埋設したの
で、半導体デバイスＡの破壊電圧より大きいノイズが侵
入しても抵抗体８で抑制することができ、その結果ＩＣ
やＬＳＩ等の半導体デバイスの破壊や誤動作を確実に回
避できる。また、上記抵抗体８を半導体磁器３に内蔵し
た構造であるから、抵抗部品を別途外付けする場合に比
べて部品コストを低減できるとともに、実装スペースを
縮小でき、ひいてはコンピュータ機器の小型化に対応で
きる。さらに、半導体磁器の表面に抵抗膜を被覆形成す
る場合に比べて外力による損傷を回避でき、寿命特性を
向上できる。
の端面電極４間に導出電極９を介して抵抗体８を付加す
るとともに、該抵抗体８を半導体磁器３内に埋設したの
で、半導体デバイスＡの破壊電圧より大きいノイズが侵
入しても抵抗体８で抑制することができ、その結果ＩＣ
やＬＳＩ等の半導体デバイスの破壊や誤動作を確実に回
避できる。また、上記抵抗体８を半導体磁器３に内蔵し
た構造であるから、抵抗部品を別途外付けする場合に比
べて部品コストを低減できるとともに、実装スペースを
縮小でき、ひいてはコンピュータ機器の小型化に対応で
きる。さらに、半導体磁器の表面に抵抗膜を被覆形成す
る場合に比べて外力による損傷を回避でき、寿命特性を
向上できる。
【００２４】さらに、本実施例では、上記半導体磁器３
内に封入した抵抗体８を導出電極９を介して端面電極４
に接続したので、半導体磁器３にガラス膜を形成する際
に、該ガラスが抵抗体８に拡散するのを防止でき、抵抗
値の変動を回避できる。
内に封入した抵抗体８を導出電極９を介して端面電極４
に接続したので、半導体磁器３にガラス膜を形成する際
に、該ガラスが抵抗体８に拡散するのを防止でき、抵抗
値の変動を回避できる。
【００２５】
【表１】
【００２６】表１は、本実施例のノイズフィルタ１の効
果を確認するために行った試験結果を説明するためのも
のである。この試験は、上述した製造方法により、ガラ
ス膜を被覆していないサンプルNo. １と、ガラス膜を被
覆したサンプルNo. ２を作成し、この両サンプルの抵抗
値（Ω），バリスタ電圧（Ｖ1mA ），非直線係数
（α），及び静電容量値（ｐＦ）を測定するとともに、
それぞれのばらつきを調べた。また、ばらつきは３ＣＶ
＝σ×３／平均×100 ％で求めた（σは標準偏差を示
す）。
果を確認するために行った試験結果を説明するためのも
のである。この試験は、上述した製造方法により、ガラ
ス膜を被覆していないサンプルNo. １と、ガラス膜を被
覆したサンプルNo. ２を作成し、この両サンプルの抵抗
値（Ω），バリスタ電圧（Ｖ1mA ），非直線係数
（α），及び静電容量値（ｐＦ）を測定するとともに、
それぞれのばらつきを調べた。また、ばらつきは３ＣＶ
＝σ×３／平均×100 ％で求めた（σは標準偏差を示
す）。
【００２７】表１からも明らかなように、本実施例によ
れば、両サンプル No.１，２ともバリスタ電圧，非直線
係数，静電容量のいずれも満足できる値が得られてい
る。また、抵抗値は232 、235 Ωが得られており、しか
もばらつきは4.3 、4.7 ％と小さい。この結果、半導体
磁器内に抵抗体を埋設して一体焼結することによって、
バリスタ特性及び誘電率の変化がなく、しかも抵抗のば
らつきが小さく、かつ結合安定性の良いノイズフィルタ
が得られることがわかる。また、半導体磁器にガラス膜
を被覆形成したサンプルNo. ２の場合、湿度，及び酸化
に対する耐環境性が向上し、寿命特性の向上がみられ
た。ちなみに、上記各サンプルの抵抗体にノイズシミュ
レーションを用いて２KV・200nSEC の方形波を印加した
ところ、いずれも抵抗体の変化は２％未満であった。
れば、両サンプル No.１，２ともバリスタ電圧，非直線
係数，静電容量のいずれも満足できる値が得られてい
る。また、抵抗値は232 、235 Ωが得られており、しか
もばらつきは4.3 、4.7 ％と小さい。この結果、半導体
磁器内に抵抗体を埋設して一体焼結することによって、
バリスタ特性及び誘電率の変化がなく、しかも抵抗のば
らつきが小さく、かつ結合安定性の良いノイズフィルタ
が得られることがわかる。また、半導体磁器にガラス膜
を被覆形成したサンプルNo. ２の場合、湿度，及び酸化
に対する耐環境性が向上し、寿命特性の向上がみられ
た。ちなみに、上記各サンプルの抵抗体にノイズシミュ
レーションを用いて２KV・200nSEC の方形波を印加した
ところ、いずれも抵抗体の変化は２％未満であった。
【００２８】図５は、上記サンプルを採用して、図４に
示すような回路を構成し、これに高電圧パルスを印加し
たときのパルス波形を示す。同図からも明らかなよう
に、本実施例サンプルでは40V 程度となっており、従来
バリスタの略1/5 に低減できている。この点からも抵抗
体を内蔵したものは電圧抑制能力が高く半導体デバイス
の保護に有効であることがわかる。
示すような回路を構成し、これに高電圧パルスを印加し
たときのパルス波形を示す。同図からも明らかなよう
に、本実施例サンプルでは40V 程度となっており、従来
バリスタの略1/5 に低減できている。この点からも抵抗
体を内蔵したものは電圧抑制能力が高く半導体デバイス
の保護に有効であることがわかる。
【００２９】図６は、上記サンプルの周波数特性を示す
図であり、この図からも明らかなように、優れた周波数
特性が得られており、内部電極による浮遊容量の発生が
少ないことがわかる。
図であり、この図からも明らかなように、優れた周波数
特性が得られており、内部電極による浮遊容量の発生が
少ないことがわかる。
【００３０】
【発明の効果】以上のように本発明に係るノイズフィル
タによれば、半導体磁器の内部に第１内部電極を埋設す
るとともに、セラミック層を挟んで重なり合う第２内部
電極を埋設し、上記半導体磁器の内部に抵抗体を埋設
し、該抵抗体の両端縁をセラミック層の外縁に形成され
た導出電極を介して端面電極（第１，第２側面電極）に
接続したので、電圧抑制能力を向上して半導体デバイス
の破壊，誤動作を確実に防止でき、また部品点数，実装
コストを低減できるとともに、寿命特性の悪化を回避で
きる効果があるとともに、ガラスを拡散させる際の抵抗
値の変動を回避でき、設計どおりの抵抗値が得られる効
果がある。
タによれば、半導体磁器の内部に第１内部電極を埋設す
るとともに、セラミック層を挟んで重なり合う第２内部
電極を埋設し、上記半導体磁器の内部に抵抗体を埋設
し、該抵抗体の両端縁をセラミック層の外縁に形成され
た導出電極を介して端面電極（第１，第２側面電極）に
接続したので、電圧抑制能力を向上して半導体デバイス
の破壊，誤動作を確実に防止でき、また部品点数，実装
コストを低減できるとともに、寿命特性の悪化を回避で
きる効果があるとともに、ガラスを拡散させる際の抵抗
値の変動を回避でき、設計どおりの抵抗値が得られる効
果がある。
【図１】請求項１の発明の一実施例によるノイズフィル
タを説明するための断面図である。
タを説明するための断面図である。
【図２】上記実施例のノイズフィルタを示す斜視図であ
る。
る。
【図３】上記実施例のノイズフィルタの製造方法を示す
分解斜視図である。
分解斜視図である。
【図４】上記実施例のノイズフィルタの等価回路図であ
る。
る。
【図５】上記実施例のノイズフィルタの効果を示す特性
図である。
図である。
【図６】上記実施例のノイズフィルタの効果を示す特性
図である。
図である。
１ ノイズフィルタ ２ セラミック層 ３ 半導体磁器 ３ａ，３ｂ 左, 右端面（第１，第２側面） ３ｃ，３ｄ 前，後側面（第２，第３側面） ４ 端面電極（第１，第２側面電極） ５ 側面電極（第３，第４側面電極） ６ 第１内部電極 ６ａ 一端縁 ７ 第２内部電極 ７ａ，７ｂ 両端縁 ８ 抵抗体 ８ａ，８ｂ 両端縁 ９ 導出電極
フロントページの続き (72)発明者 坂部 行雄 京都府長岡京市天神２丁目26番10号 株 式会社村田製作所内 (56)参考文献 特開 平１−152704（ＪＰ，Ａ) 特開 平３−173402（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01C 7/02 - 7/22 H01G 4/00 - 4/40
Claims (2)
- 【請求項１】 電圧非直線特性を有する半導体磁器の互
いに対向する第１，第２側面に第１，第２側面電極を形
成するとともに、互いに対向する第３，第４側面に第
３，第４側面電極を形成し、上記半導体磁器の内部に第
１内部電極を埋設し、該第１内部電極の一端縁を上記第
１，第２側面電極の一方に接続し、上記半導体磁器の内
部にセラミック層を挟んで上記第１内部電極と重なり合
う第２内部電極を埋設するとともに、該第２内部電極の
両端縁を上記第３，第４側面電極に接続し、さらに上記
半導体磁器の内部にセラミック層を挟んで上記第１内部
電極と重なり合う抵抗体を埋設し、該抵抗体の両端縁を
導出電極を介して上記第１，第２側面電極に接続したこ
とを特徴とするノイズフィルタ。 - 【請求項２】 請求項１において、上記半導体磁器の第
１〜第４側面電極を除く表面部分をガラス膜で覆ったこ
とを特徴とするノイズフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04061274A JP3099503B2 (ja) | 1992-02-14 | 1992-02-14 | ノイズフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04061274A JP3099503B2 (ja) | 1992-02-14 | 1992-02-14 | ノイズフィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05226184A JPH05226184A (ja) | 1993-09-03 |
| JP3099503B2 true JP3099503B2 (ja) | 2000-10-16 |
Family
ID=13166472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04061274A Expired - Lifetime JP3099503B2 (ja) | 1992-02-14 | 1992-02-14 | ノイズフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3099503B2 (ja) |
-
1992
- 1992-02-14 JP JP04061274A patent/JP3099503B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05226184A (ja) | 1993-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05275958A (ja) | ノイズフィルタ | |
| JPH11273914A (ja) | 積層型バリスタ | |
| JP2976046B2 (ja) | チップバリスタ | |
| WO2006085492A1 (ja) | 静電気保護機能付きチップ部品 | |
| JP3008567B2 (ja) | チップ型バリスタ | |
| KR100296931B1 (ko) | 칩형의바리스터및이를위한세라믹조성물 | |
| JP3099503B2 (ja) | ノイズフィルタ | |
| JP3232713B2 (ja) | ノイズフィルタ | |
| JP3182844B2 (ja) | ノイズフィルタ | |
| JP3008568B2 (ja) | チップバリスタ | |
| JPH0514103A (ja) | ノイズフイルタ | |
| JP3186199B2 (ja) | 積層型バリスタ | |
| JPH10199709A (ja) | 積層型バリスタ | |
| JPH0214501A (ja) | 電圧非直線抵抗器 | |
| JP2643193B2 (ja) | ３端子型複合機能素子 | |
| JP2932768B2 (ja) | 抵抗付チップバリスタ | |
| JP2985444B2 (ja) | 積層型バリスタ | |
| JPS60154482A (ja) | コネクタ組立部品 | |
| JPS62282411A (ja) | 電圧依存性非直線抵抗器 | |
| JP2000077265A (ja) | バリスタ機能付ｌｃフィルタ | |
| JPH0714704A (ja) | 貫通型バリスタ | |
| JPH0722210A (ja) | 複合機能素子 | |
| JP3064676B2 (ja) | 積層セラミック磁器素子 | |
| JPH08153606A (ja) | 積層バリスタ | |
| JPH04277601A (ja) | バリスタ部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000718 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080818 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080818 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 12 |