JP5375467B2 - チップ型セラミック電子部品 - Google Patents
チップ型セラミック電子部品 Download PDFInfo
- Publication number
- JP5375467B2 JP5375467B2 JP2009210013A JP2009210013A JP5375467B2 JP 5375467 B2 JP5375467 B2 JP 5375467B2 JP 2009210013 A JP2009210013 A JP 2009210013A JP 2009210013 A JP2009210013 A JP 2009210013A JP 5375467 B2 JP5375467 B2 JP 5375467B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- electrode
- electrodes
- internal
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
Description
セラミック素体と、
前記セラミック素体の内部に配置された複数の内部電極と、
前記セラミック素体の対向する端面に設けられ、前記内部電極と電気的に接続された外部電極と、
前記セラミック素体の側面に引き出されており、前記内部電極及び前記外部電極とは電気的に独立している放電用電極と、
を備えたことを特徴とする。
第1実施例であるNTCサーミスタ1Aは、図1及び図2に示すように、セラミック素体10と、セラミック素体10の内部に配置された内部電極15,16と、セラミック素体10の対向する端面に設けられて内部電極15,16と電気的に接続された外部電極21,22と、セラミック素体10の側面に引き出されて、内部電極15,16及び外部電極21,22とは電気的に独立している放電用電極23とで構成されている。
第2実施例であるNTCサーミスタ1Bは、図3及び図4に示すように、セラミックシート11a上に内部電極15,16を形成し、セラミックシート11c上に放電用電極23を形成し、無地のセラミックシート11bとともに積層したものである。他の構成は前記第1実施例として説明したNTCサーミスタ1Aと同様である。
第3実施例であるNTCサーミスタ1Cは、図5及び図6に示すように、セラミックシート11a上に内部電極15,16及び放電用電極23を形成し、その間のセラミックシート11d上にいま一つの内部電極17を形成し、無地のセラミックシート11bとともに積層したものである。他の構成は前記第1実施例として説明したNTCサーミスタ1Aと同様である。また、本第3実施例における作用効果は前記第1実施例と基本的には同様である。
B定数(K)=[InR25(Ω)−InR50(Ω)]/(1/298.15−1/323.15)
NTCサーミスタにおける電極15,16,23は図7に示す種々の形状を採用することができる。特に、放電用電極23はサーミスタ素体10の側面に引き出されており、内部電極15,16及び外部電極21,22と電気的に独立していれば、様々な形状を採用できる。
なお、本発明に係るチップ型セラミック電子部品は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
10…セラミック素体
11a〜11d…セラミックシート
15,16,17…内部電極
21,22…外部電極
23…放射用電極
Claims (4)
- セラミック素体と、
前記セラミック素体の内部に配置された複数の内部電極と、
前記セラミック素体の対向する端面に設けられ、前記内部電極と電気的に接続された外部電極と、
前記セラミック素体の側面に引き出されており、前記内部電極及び前記外部電極とは電気的に独立している放電用電極と、
を備えたことを特徴とするチップ型セラミック電子部品。 - 前記セラミック素体は複数枚のセラミックシートを積層してなり、前記内部電極と前記放電用電極とは同じセラミックシート上に形成されていること、を特徴とする請求項1に記載のチップ型セラミック電子部品。
- 前記セラミック素体は複数枚のセラミックシートを積層してなり、前記内部電極と前記放電用電極とは異なるセラミックシート上に形成されていること、を特徴とする請求項1に記載のチップ型セラミック電子部品。
- 前記放電用電極は非オーミック材料にて形成されていること、を特徴とする請求項1ないし請求項3のいずれかに記載のチップ型セラミック電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009210013A JP5375467B2 (ja) | 2009-09-11 | 2009-09-11 | チップ型セラミック電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009210013A JP5375467B2 (ja) | 2009-09-11 | 2009-09-11 | チップ型セラミック電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011060621A JP2011060621A (ja) | 2011-03-24 |
JP5375467B2 true JP5375467B2 (ja) | 2013-12-25 |
Family
ID=43948024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009210013A Expired - Fee Related JP5375467B2 (ja) | 2009-09-11 | 2009-09-11 | チップ型セラミック電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5375467B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6341747Y2 (ja) * | 1979-10-11 | 1988-11-01 | ||
JP2000114005A (ja) * | 1998-10-06 | 2000-04-21 | Murata Mfg Co Ltd | セラミック電子部品 |
-
2009
- 2009-09-11 JP JP2009210013A patent/JP5375467B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011060621A (ja) | 2011-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6278595B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
KR101496814B1 (ko) | 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판 | |
JP5459295B2 (ja) | Esd保護デバイスおよびその製造方法 | |
KR20140090466A (ko) | 도전성 수지 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법 | |
JPWO2010067503A1 (ja) | Esd保護デバイス | |
JP5970717B2 (ja) | 積層型ptcサーミスタ素子 | |
EP3109868A1 (en) | Preparation method for electronic components with an alloy electrode layer | |
JP2008305844A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
US9960338B2 (en) | Laminated thermoelectric conversion element | |
JP5614315B2 (ja) | Esd保護装置 | |
JP5375467B2 (ja) | チップ型セラミック電子部品 | |
JP4985989B2 (ja) | 積層型セラミック電子部品 | |
JP2011216877A (ja) | 積層バリスタ及びその製造方法 | |
JP7411870B2 (ja) | バリスタ集合体 | |
JP5605432B2 (ja) | 半導体セラミックおよび抵抗素子 | |
JP2010212503A (ja) | 積層セラミックコンデンサ | |
JP2005303160A (ja) | 積層型半導体セラミック電子部品 | |
KR20220081633A (ko) | 적층형 전자 부품 및 유전체 조성물 | |
JP5569102B2 (ja) | 積層正特性サーミスタ及び積層正特性サーミスタの製造方法 | |
KR102609147B1 (ko) | 복합 전자 부품 | |
JP2007005500A (ja) | 酸化亜鉛積層型バリスタ及びその製造方法 | |
KR101532137B1 (ko) | 저온 소성용 유전체 조성물, 이를 포함하는 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 제조 방법 | |
JP2007184335A (ja) | 積層チップバリスタの製造方法 | |
WO2020170545A1 (ja) | バリスタおよびその製造方法 | |
JP2004119797A (ja) | 積層セラミックコンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120910 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130909 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5375467 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |