JP2017037942A - 面実装チップバリスタ - Google Patents

面実装チップバリスタ Download PDF

Info

Publication number
JP2017037942A
JP2017037942A JP2015157751A JP2015157751A JP2017037942A JP 2017037942 A JP2017037942 A JP 2017037942A JP 2015157751 A JP2015157751 A JP 2015157751A JP 2015157751 A JP2015157751 A JP 2015157751A JP 2017037942 A JP2017037942 A JP 2017037942A
Authority
JP
Japan
Prior art keywords
varistor
surface mount
pair
chip varistor
mount chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015157751A
Other languages
English (en)
Other versions
JP6732416B2 (ja
Inventor
洋二 五味
Yoji Gomi
洋二 五味
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2015157751A priority Critical patent/JP6732416B2/ja
Publication of JP2017037942A publication Critical patent/JP2017037942A/ja
Application granted granted Critical
Publication of JP6732416B2 publication Critical patent/JP6732416B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

【課題】基板を燃焼させる等の危険性のない高電圧・大電流パルス用の面実装チップバリスタを提供する。
【解決手段】面実装チップバリスタの実装高さである縦方向の寸法を、実装幅である横方向の寸法よりも長くし、底部に設けた一対の脚部を含む面実装チップバリスタの全体形状を直方体とした。また、内蔵したバリスタ素子の両面に形成された電極に一対のフレーム端子を接合し、そのフレーム端子を外装材より引き出すとともに、外装材の表面および一対の脚部に沿って折り曲げる。さらに、一対のフレーム端子それぞれの先端部を一対の脚部の底面上で終端させる。
【選択図】図2

Description

本発明は、例えば、各種サージやパルスノイズから電子機器等の回路の保護に使用する面実装チップバリスタに関する。
近年、自動車、家電機器、産業機器等に使用される電子部品の使用環境の変化が目覚ましく、この種の電子部品に対して従来は要求されなかった規格の改定が行われたり、部品用途の多様化が増大している。その結果、予期せぬノイズやエネルギーの大きなパルスから脆弱な電子回路が保護されるようにするため、これらの機器に搭載される電子部品への要求が極めて厳しくなっている。さらには、硫化や結露等の環境の影響を充分に考慮し、単に初期機能だけでなく、継続的な信頼性の高い製品を提供する必要がある。
回路保護部品として使用されるバリスタは、異常電圧吸収素子からなる電子部品であって、ディスクタイプ(ラジアル部品タイプのものが多い)、面実装タイプ(チップ型)、積層(内層)タイプがあり、用途により使い分けられている。例えば、100V〜200V等の電源供給を受ける家庭用電源機器や周辺回路の保護、雷サージ等の高電圧・大電流のパルス用としてディスク型が使用される。一方、面実装タイプや積層タイプは、ディスクタイプよりも低電圧、低電流のパルス用として使用される。
バリスタは、高電圧・大電流タイプになるほどバルクサイズが大きくなる。これは、バルクサイズの大きいものでなければ、雷サージ等に耐えることができないからである。特許文献1は、電子機器のサージ保護用のチップバリスタとして、サージ電流耐量を向上させたチップバリスタを開示している。
特開平4−315402号公報
一方、近年における電子部品の省スペース化、小型化の進展により、高電圧・大電流パルスに対応できる面実装チップタイプのバリスタが求められているが、従来の面実装型バリスタを高電圧・大電流パルス用にバルクサイズを大きくしても、雷サージ等のパルスによりバリスタが短絡した際、部品そのものがおよそ1000℃近くまで発熱する。このことから、特許文献1に代表される従来のバリスタは、例えば図9に示すように、その構造上、基板80に実装されたときにバリスタ70の底面72が基板80と近接し、バリスタ70の短絡時に基板80を燃焼させる危険性が極めて高くなるという問題がある。
本発明は、上述した課題に鑑みてなされたものであり、その目的とするところは、基板を燃焼させる等の危険性のない高電圧・大電流パルス用の面実装チップバリスタを提供することである。
上記の目的を達成し、上述した課題を解決する一手段として以下の構成を備える。すなわち、本発明の面実装チップバリスタは、バリスタ素子と、そのバリスタ素子の両面それぞれに形成された電極と、これらの電極に接合された一対のフレーム端子とが絶縁性の外装材で覆われてなる面実装チップバリスタであって、前記外装材の底部両端側に一対の脚部を有し、前記一対のフレーム端子それぞれが前記外装材より引き出された後、その外装材の表面および前記一対の脚部に沿って折り曲げられ、さらに、前記一対のフレーム端子それぞれの先端部を前記一対の脚部で終端させ、当該面実装チップバリスタの実装高さである縦方向の寸法を、実装幅である横方向の寸法よりも長くして、前記一対の脚部を含む全体形状を直方体としたことを特徴とする。
例えば、前記一対のフレーム端子のうち、前記終端された先端部とは逆側の端部それぞれが、前記バリスタ素子の長手方向の中心線に対して対称となる位置で該バリスタ素子の両面を挟持していることを特徴とする。また、例えば、前記バリスタ素子は全体形状が直方体であり、その長手方向が当該面実装チップバリスタの縦方向と等しいことを特徴とする。
さらには、例えば、前記一対の脚部の対向する内側間の距離である脚部間距離は、前記バリスタ素子の長手方向における素子幅よりも小さく、前記バリスタ素子の短手方向における素子厚よりも大きいことを特徴とする。例えば、前記一対のフレーム端子のうち、前記外装材より引き出され、前記一対の脚部の底部に至る部分の高さは、当該面実装チップバリスタの前記縦方向の寸法の1/4から1/2であることを特徴とする。また、例えば、前記バリスタ素子は全体形状が直方体であることを特徴とする。
本発明によれば、バリスタの短絡時において基板を燃焼させる等の危険性を回避可能な面実装チップバリスタを提供することができる。
本実施の形態例に係る面実装チップバリスタの外観であり、(a)は外観斜視図、(b)は、図1(a)を矢印A方向から見た正面図、(c)は、図1(a)を矢印B方向から見た側面図である。 図1(c)における面実装チップバリスタのC−C’矢視断面図である。 本実施の形態例に係る面実装チップバリスタの各部寸法の相互の関係について説明するための図である。 本実施の形態例に係る面実装チップバリスタの製造工程を時系列で示すフローチャートである。 変形例1に係る、第1モールド層として不燃樹脂シリコンを充填した面実装チップバリスタの構造を示す断面図である。 変形例2に係る、第1モールド層に相当する部分を中空(空洞)にした面実装チップバリスタの断面図である。 変形例3に係る、一括モールド成形構造とした面実装チップバリスタの断面図である。 変形例4に係る、脚部間の空隙部の断面形状を変形させた例を示す図である。 従来のバリスタの構造を示す図である。
以下、本発明に係る実施の形態例について添付図面を参照して詳細に説明する。図1は、本実施の形態例に係る面実装タイプのチップバリスタ(以降において、面実装チップバリスタという。)の外観構成を示しており、図1(a)は外観斜視図、図1(b)は、図1(a)を矢印A方向から見た正面図、図1(c)は、図1(a)を矢印B方向から見た側面図である。また、図2は、図1(c)においてC−C’矢視線に沿って縦方向に切断した面実装チップバリスタの内部構造を示す断面図である。
本実施の形態例に係る面実装チップバリスタは、バリスタ本体の上面、底面、側面とも矩形で、本体の高さHが例えば18mm、幅Wが例えば8mm、奥行きDが例えば12mmであり、全体として直方体の外観形状を有している。よって、この面実装チップバリスタを基板等に実装した場合、縦方向の寸法(実装高さともいう)が横方向の寸法(実装幅ともいう)よりも長く、図9に示す従来のチップバリスタが平置き型であるのに対して、本実施の形態例に係る面実装チップバリスタは縦置き(立て置き)構造である。
図2に示すように、本実施の形態例に係る面実装チップバリスタ1は、全体形状が直方体のバリスタ素子2を内蔵しており、バリスタ素子2は、後述するように酸化亜鉛(ZnO)に添加物を混合した組成からなる。バリスタ素子2の左右それぞれの表面(矩形の面)には電極5,7が形成され、これらの電極5,7それぞれに、図2に示すように屈曲した形状のリードフレーム端子9,11が、例えば半田等により電気的・機械的な接続を確保できる状態で接合されている。換言すれば、リードフレーム端子9,11が、バリスタ素子2の長手方向に引いた中心線に対して左右対称となり、電極5,7を介してバリスタ素子2を合掌する形で挟持する構造となっている。
本実施の形態例に係る面実装チップバリスタ1では、リードフレーム端子9,11とともにバリスタ素子2、電極5,7が樹脂モールドで封止され、それらがさらに、別の樹脂モールドで覆われる構造になっている。より具体的には、面実装チップバリスタ1は、バリスタ素子2等を直接封止する第1モールド層13と、この第1モールド層13の周囲を覆うように形成された第2モールド層15とからなる2重(2層)構成になっている。第2モールド層15の底部両端側には脚部17,19が形成され、これらの脚部17,19が所定距離だけ離間させた構造(ゲタ(脚)付き構造)としたことにより、脚部17,19間に空隙部(空間)Sが形成される。この空隙部Sは、面実装チップバリスタ1を、例えば基板20等に実装したとき、面実装チップバリスタ1の底部と基板との間における空間となる。
本実施の形態例に係る面実装チップバリスタ1において、外装モールドを2層構成とし、第2モールド層15の構成時(二次工程)に脚部17,19を形成することで、第1モールド層(一次モールド)のみで脚部を構成する場合に比べて、素子を完全に封止することができる。また、第1モールド層13と第2モールド層15の材質は、基板燃焼を避ける効果を考慮して、例えば、第1、第2モールド層ともにエポキシ樹脂とする。
電極5,7に接合されたリードフレーム端子9,11は、図2に示すように、それぞれが2層構成のモールド層(外装樹脂ともいう)より外部へ引き出された後、面実装チップバリスタの下方側に折り曲げられ、外装樹脂の表面形状に沿って下降する。リードフレーム端子9,11それぞれの先端部分は、脚部17,19の底面(実装基板側の面)上で終端される。その結果、リードフレーム端子9,11の先端部は、図1(b)に示すように、外装樹脂の底部に設けた空隙部Sを挟んで、その空隙部Sの幅bだけ離間して対向する。図示していないが、脚部17,19には、リードフレーム端子9,11それぞれの先端部分が収納される凹部がほぼリード端子の厚さで形成されている。それにより、実装基板と接する脚部底面の平坦性が確保されている。
図1(b)に示されるように、面実装チップバリスタ1の脚部17,19を除いた底平面部x(空隙部Sの天井部)と実装基板20との距離(空隙部Sの空間距離)aは、脚部17,19の高さによって決まる。ここでは、空間距離aが例えば2mmであり、脚部17,19の内側間の距離(空隙部Sの幅であり、脚部間距離ともいう。)bは例えば5mm、脚部17,19の厚さcは例えば1.5mmである。また、リードフレーム端子9,11のうち、外装樹脂の表面形状に沿って下降する部分(図1(c)に示す外部電極3)の高さであるフレーム端子高hは、例えば5.5mmである。
ここで、本実施の形態例に係る面実装チップバリスタの各部寸法の相互の関係について説明する。図3に示すように、面実装チップバリスタのバリスタ素子2の短手方向の厚さである素子厚をw1、長手方向の幅である素子幅をw3、素子上に設けた電極5,7に接合したリードフレーム端子9,11間の距離(フレーム端子間距離)をw2とした場合、脚部間距離bは、素子厚w1より大きく、素子幅w3より小さいという関係にある。この脚部間距離bは、フレーム端子間距離w2とほぼ等しいか、あるいはそれよりも大きい。また、図1(c)、図3に示すように、バリスタ本体の高さHは、フレーム端子高hの約2倍〜4倍の高さとなっており、バリスタ本体の奥行Dは、フレーム端子幅dの約2倍〜4倍となっている。最も好ましくは、バリスタ本体の高さHは、例えばフレーム端子高hの約3倍となっており、バリスタ本体の奥行きDは、例えばフレーム端子幅dの約3倍である。
次に、本実施の形態例に係る面実装チップバリスタの製造プロセスについて説明する。ここでは、酸化亜鉛モールドバリスタを例にとって、その製造プロセスを説明する。
図4は、本実施の形態例に係る面実装チップバリスタの製造工程を時系列で示すフローチャートである。図4のステップS1でバリスタ素子のバリスタ原料を調合する。例えば、バリスタ素子の材料としてメジアン平均粒径3μm程度の酸化亜鉛(ZnO)、酸化ビスマス(Bi23)、酸化コバルト(CoO)、二酸化マンガン(MnO2)、酸化ニッケル(NiO)を、電子天秤等を使用して秤量し、混合する。
ここでは、製品化する面実装チップバリスタのバリスタ電圧に応じて、酸化アンチモン(Sb23)、酸化クロム(Cr23)等の粒成長抑制物質を添加する。また、焼結助剤として各種ガラスを添加する。
ステップS2では、最初の「粉砕・整粒工程」として、上記ステップS1で秤量したバリスタ原料を、ボールミル装置で10mmφのアルミナメディアを使用して、24時間粉砕し、粒を揃える。続くステップS3で、整粒した材料を900℃で熱処理し、反応性や粒径を調整する。そして、ステップS4で、2回目の「粉砕・整粒工程」として、上記仮焼きした材料をボールミル等で再度、粉砕し、粒を揃える。
ステップS5では、重合度1500のPVA、イオン交換水を用いて、5wt%PVA水溶液を作製し、原料に対して15wt%のPVA水溶液を加え、乳鉢にて造粒し、造粒粉を作製する。続くステップS6では、ロータリープレス機等を使用して造粒粉にプレス圧1000Kgf/cm2を印加して直方体(側面等の形状が矩形)に成形し、プレス成形体を得る。
ステップS7において、上記のプレス成形体を、焼結炉を使用して1200℃で2時間保持し、昇降温速度200℃/hrで脱バインダーおよび焼成を行う。そして、ステップS8で、ステップS7で焼成した成形体を700℃で保持し、昇降温速度100℃/hrでアニール処理する。
ステップS9において、例えば、電極焼成炉を用いて電極を形成する。ここでは、上記の工程で成形されたバリスタ素子の両面に、Agガラスペーストを用いて電極を印刷形成し、600〜700℃で焼付けを行う。そして、焼付け後に徐冷する。続くステップS10で、対向させたリードフレーム端子間にバリスタ素子を挿入し、例えば、鉛フリーはんだによる半田付けによりリードフレーム端子とバリスタ素子とを接合して、固定する。
ステップS11では、面実装チップバリスタのモールド成形を行う。ここでは、モールドを2重成形するため、例えば、インサート成形方式で、最初にバリスタ素子を直接封止する第1モールド層を形成し、次に、第1モールド層の周囲を覆うように第2モールド層を配する。第2モールド層を配すると同時に、第2モールド層の底部両端側において延出し、実装時に半田等により基板に固定される脚部を形成する。
ステップS12において、外装樹脂より外部へ引き出されたリードフレーム端子を、その外装樹脂の表面形状に沿って折り曲げる加工(フォーミング)を行う。そして、続くステップS13では、製造された面実装チップバリスタのバリスタ電圧、漏れ電流等の電気的特性を評価する。
以上説明したように、本実施の形態例に係る面実装チップバリスタは、縦方向の寸法(実装高さ)を横方向の寸法(実装幅)よりも長くした縦置き(立て置き)構造としたことで、従来の平置き型のチップバリスタに比べて、実装基板上における面実装チップバリスタの搭載面積を小さくすることができる。また、面実装チップバリスタの外装材(外装樹脂)の底部両端に、所定距離だけ離間した一対の脚部を形成した構造とすることで、面実装チップバリスタと実装基板との接触面積を最小化して、バリスタで発生した熱が直接、基板に伝導することを回避している。
このように、バリスタの搭載面積を小さくし、基板とバリスタとの接触面積を最小化したことにより、例えば、高電圧・大電流パルスによってバリスタが電気的な短絡状態になっても、基板の燃焼による焼損の発生を確実に回避でき、回路保護素子として信頼性の高いバリスタを提供できる。
さらには、面実装チップバリスタを基板等に実装した場合、その面実装チップバリスタの脚部間に形成された空隙部がバリスタの底部と基板との間に空間を形成し、その空間が空気の通り道となるので、バリスタで発生した熱を、面実装チップバリスタの底面を含む6面全面で周囲の大気に放熱でき、従来の平置き型のチップバリスタに比べて放熱の効率を大幅に改善できる。その結果、高電圧・大電流パルスによる電気的な短絡等によってバリスタが高温化しても、実装基板の表面を燃焼させることのない面実装チップバリスタを実現できる。
本願発明は、上述した実施の形態例に限定されず、種々の変形が可能である。以下、本願発明の実施の形態例の変形例について説明する。
<変形例1>
上記の実施の形態例に係る面実装チップバリスタでは、図2の断面図に示したように、バリスタ素子2等を直接封止するためのエポキシ樹脂からなる第1モールド層13を設けたが、モールド材はエポキシ樹脂に限定されない。図5は、第1モールド層53として、例えば不燃樹脂シリコンを充填した面実装チップバリスタの構造を示す断面図である。なお、他の構成部分については、図2に示す構成と同様であるため、それらの図示は省略する。
よって、第1モールド層として不燃樹脂シリコンを充填することにより、エポキシ樹脂と比較して、より燃えにくい構造とすることができ、特にバリスタの短絡時等において基板を燃焼させる危険性を大幅に低減できる。
<変形例2>
上記の実施の形態例および変形例1に係る面実装チップバリスタでは、バリスタ素子等を直接封止するために第1モールド層としてエポキシ樹脂あるいは不燃樹脂シリコンを充填した。これらの実施の形態例等において、短絡等の異常が発生した場合、電極5,7にリードフレーム端子9,11を接合している半田が過熱により溶融し、エポキシ樹脂が短絡等による過熱によって溶けて高温状態となり、基板20に達することが考えられる。
また、図9に示す従来のチップバリスタもバリスタ素子75がモールド樹脂76で直接封止され、リードフレーム端子73の上にバリスタ素子75が載置された構造を有するため、短絡等による過熱により電極77,79とリードフレーム端子71,73それぞれを接合している半田が溶融しても、下側に位置するリードフレーム端子73とバリスタ素子75とが一体となったまま接続状態が維持されることになる。この場合、リードフレーム端子73が破損等により損傷しない限り、電気的な接続状態がオープン(開放状態)となりにくいので、モールド樹脂76が短絡等による過熱によって溶け、高温状態となって基板80上に達することになる。
そこで、変形例2では、縦置き(立て置き)構造の面実装チップバリスタにおいて、バリスタ素子等を上記のような樹脂等で充填しない構成とした。図6は、変形例2に係る面実装チップバリスタの断面図であり、ここでは、第1モールド層に樹脂等を充填せずに、第1モールド層に相当する部分60を中空(空洞)にした構造を有する。
図6に示すバリスタにおいて短絡等の異常が発生した場合、電極5,7にリードフレーム端子9,11を接合している半田が過熱により溶融して、リードフレーム端子9,11の接続が緩んだ状態となる。このとき、第1モールド層に相当する部分が中空になっているので、バリスタ素子2が自身の重さ等によって面実装チップバリスタの内部で動きやすくなり、リードフレーム端子9,11から外れて電気的および機械的な接続が断たれる。その結果、バリスタ素子2そのものが破壊に至ることがないため、基板の燃焼も回避できるとともに、面実装チップバリスタを電気的に安全にオフ状態に移行させることができる。
<変形例3>
上記の実施の形態例に係る面実装チップバリスタでは、バリスタ素子等を直接封止するためのエポキシ樹脂からなる第1、第2モールド層13,15を設けたが、モールド材はエポキシ樹脂に限定するものではなく、例えば液晶ポリマー等でもよい。また、モールド層についても、第1、第2モールド層13,15に分けて別々にモールド材を充填する方法に限らず、一括したモールド材を使用した構成としてもよい。
図7は、変形例3に係る面実装チップバリスタ1の断面構成を示している。変形例3では、モールド層を2層に分けずに、バリスタ素子2、リードフレーム端子9,11等を単一のモールド材18(例えば、液晶ポリマー樹脂)で覆う(封止する)構成とした。このように、バリスタ全体に一括したモールド材を使用したモールド成形をすることで、面実装チップバリスタのモールド成形工程の簡略化、低コスト化等が可能となる。
<変形例4>
本発明に係る面実装チップバリスタとして、全体形状が直方体の縦置き(立て置き)構造であり、その底部側に、所定距離離間させたゲタ(脚)付き構造の一対の脚部が形成され、それにより脚部間に空隙部(空間)が形成されるという構成要件を満たせば、上記実施の形態例等に係る面実装チップバリスタのように、脚部間の空隙部Sの断面形状は矩形に限定されない。
変形例4では、一対の脚部間の空隙部Sの断面形状として、図8(a)の面実装チップバリスタ1aは、その断面形状が台形の空間S−aを形成した例であり、図8(b)の面実装チップバリスタ1bは、断面形状が二等辺三角形の空間S−bを形成した例であり、図8(c)の面実装チップバリスタ1cは、断面形状が半円形(アーチ型)の空間S−cとした例を示している。いずれの例においても、面実装チップバリスタと実装基板20との接触面積を最小化して、バリスタで発生した熱が直接、基板に伝導することを回避できる。
また、図8(a)〜(c)に示す面実装チップバリスタにおいても、上述した実施の形態例に係る面実装チップバリスタと同様、第2モールド層(図2等に示す最外部の層)の構成時(二次工程)に一対の脚部を形成し、リードフレーム端子9,11についても、モールド層(外装樹脂)より外部へ引き出された状態で、面実装チップバリスタの下方に折り曲げられ、外装樹脂の表面形状に沿って下降して、それぞれの先端部分が、脚部の底面上で終端される構造となっている。
さらには、この変形例4に係る面実装チップバリスタの底部に形成した脚部と、上述した実施の形態例に係る面実装チップバリスタのように断面形状が矩形の脚部と比べた場合、変形例4を構成する種々の断面形状の脚部の方が、その脚部を形成する外装樹脂の量が多い。そのため、バリスタの重心が下方側に移行するので、縦置き(立て置き)構造であっても安定し、表面実装機等で基板上にバリスタを実装する際にも転倒等が起こらず、基板への実装工程における搭載障害等を防止できる。
1 面実装チップバリスタ
2 バリスタ素子
3 外部電極
5,7 電極
9,11 リードフレーム端子
13,53 第1モールド層
15 第2モールド層
17,19 脚部
18 モールド材
20 実装基板
60 中空(空洞)部
a 空間距離
b 空隙部Sの幅(脚部間距離)
D バリスタ本体の奥行き
d フレーム端子幅
H バリスタ本体の高さ
h フレーム端子高
S 空隙部(空間)
w1 素子厚
w2 フレーム端子間距離
w3 素子幅
x 底平面部(空隙部Sの天井部)

Claims (6)

  1. バリスタ素子と、そのバリスタ素子の両面それぞれに形成された電極と、これらの電極に接合された一対のフレーム端子とが絶縁性の外装材で覆われてなる面実装チップバリスタであって、
    前記外装材の底部両端側に一対の脚部を有し、
    前記一対のフレーム端子それぞれが前記外装材より引き出された後、その外装材の表面および前記一対の脚部に沿って折り曲げられ、さらに、前記一対のフレーム端子それぞれの先端部を前記一対の脚部で終端させ、
    当該面実装チップバリスタの実装高さである縦方向の寸法を、実装幅である横方向の寸法よりも長くして、前記一対の脚部を含む全体形状を直方体としたことを特徴とする面実装チップバリスタ。
  2. 前記一対のフレーム端子のうち、前記終端された先端部とは逆側の端部それぞれが、前記バリスタ素子の長手方向の中心線に対して対称となる位置で該バリスタ素子の両面を挟持していることを特徴とする請求項1に記載の面実装チップバリスタ。
  3. 前記バリスタ素子は全体形状が直方体であり、その長手方向が当該面実装チップバリスタの縦方向と等しいことを特徴とする請求項1または2に記載の面実装チップバリスタ。
  4. 前記一対の脚部の対向する内側間の距離である脚部間距離は、前記バリスタ素子の長手方向における素子幅よりも小さく、前記バリスタ素子の短手方向における素子厚よりも大きいことを特徴とする請求項2に記載の面実装チップバリスタ。
  5. 前記一対のフレーム端子のうち、前記外装材より引き出され、前記一対の脚部の底部に至る部分の高さは、当該面実装チップバリスタの前記縦方向の寸法の1/4〜1/2であることを特徴とする請求項1乃至4のいずれか1項に記載の面実装チップバリスタ。
  6. 前記バリスタ素子は全体形状が直方体であることを特徴とする請求項1乃至5のいずれか1項に記載の面実装チップバリスタ。
JP2015157751A 2015-08-07 2015-08-07 面実装チップバリスタ Active JP6732416B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015157751A JP6732416B2 (ja) 2015-08-07 2015-08-07 面実装チップバリスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015157751A JP6732416B2 (ja) 2015-08-07 2015-08-07 面実装チップバリスタ

Publications (2)

Publication Number Publication Date
JP2017037942A true JP2017037942A (ja) 2017-02-16
JP6732416B2 JP6732416B2 (ja) 2020-07-29

Family

ID=58049635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015157751A Active JP6732416B2 (ja) 2015-08-07 2015-08-07 面実装チップバリスタ

Country Status (1)

Country Link
JP (1) JP6732416B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768052A (zh) * 2017-10-20 2018-03-06 惠州市欣旭电子有限公司 一种贴片式压敏电阻制作工艺及贴片式压敏电阻

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768052A (zh) * 2017-10-20 2018-03-06 惠州市欣旭电子有限公司 一种贴片式压敏电阻制作工艺及贴片式压敏电阻

Also Published As

Publication number Publication date
JP6732416B2 (ja) 2020-07-29

Similar Documents

Publication Publication Date Title
US8912876B2 (en) Surface mounting varistor
JP4984011B2 (ja) Esd保護デバイスおよびその製造方法
JP5305523B2 (ja) 保護素子
EP3109868B1 (en) Preparation method for electronic components with an alloy electrode layer
TW201523678A (zh) 整合式突波吸收裝置
JP5652465B2 (ja) チップバリスタ
US8896409B2 (en) Non-linear resistive element and manufacturing method thereof
JP2017037942A (ja) 面実装チップバリスタ
JP4571164B2 (ja) 電気的過大応力に対する保護のために使用されるセラミック材料、及びそれを使用する低キャパシタンス多層チップバリスタ
TWI486988B (zh) 過電流保護元件及其電路板結構
JP6732417B2 (ja) 面実装チップバリスタ
JP2004022976A (ja) 積層型電圧非直線抵抗体、及びその製造方法
US9934906B2 (en) Electrical device
JP2011119568A (ja) 過電圧保護部品およびその製造方法
CN109416963A (zh) 多层式器件和用于制造多层式器件的方法
JPWO2020149034A1 (ja) バリスタ集合体
JP2004006519A (ja) 多端子バリスタ
JP5375467B2 (ja) チップ型セラミック電子部品
JP2007184335A (ja) 積層チップバリスタの製造方法
JP5998328B2 (ja) 非線形抵抗素子
JP2010056320A (ja) サーミスタ
JPH02220406A (ja) 多極型バリスタ
JP2004006517A (ja) 多端子バリスタ
TWM578001U (zh) 壓敏電阻結構改良
JP2010231909A (ja) 過電圧保護部品およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190521

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200708

R150 Certificate of patent or registration of utility model

Ref document number: 6732416

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250