JP2017037942A - 面実装チップバリスタ - Google Patents
面実装チップバリスタ Download PDFInfo
- Publication number
- JP2017037942A JP2017037942A JP2015157751A JP2015157751A JP2017037942A JP 2017037942 A JP2017037942 A JP 2017037942A JP 2015157751 A JP2015157751 A JP 2015157751A JP 2015157751 A JP2015157751 A JP 2015157751A JP 2017037942 A JP2017037942 A JP 2017037942A
- Authority
- JP
- Japan
- Prior art keywords
- varistor
- surface mount
- pair
- chip varistor
- mount chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
【解決手段】面実装チップバリスタの実装高さである縦方向の寸法を、実装幅である横方向の寸法よりも長くし、底部に設けた一対の脚部を含む面実装チップバリスタの全体形状を直方体とした。また、内蔵したバリスタ素子の両面に形成された電極に一対のフレーム端子を接合し、そのフレーム端子を外装材より引き出すとともに、外装材の表面および一対の脚部に沿って折り曲げる。さらに、一対のフレーム端子それぞれの先端部を一対の脚部の底面上で終端させる。
【選択図】図2
Description
<変形例1>
上記の実施の形態例に係る面実装チップバリスタでは、図2の断面図に示したように、バリスタ素子2等を直接封止するためのエポキシ樹脂からなる第1モールド層13を設けたが、モールド材はエポキシ樹脂に限定されない。図5は、第1モールド層53として、例えば不燃樹脂シリコンを充填した面実装チップバリスタの構造を示す断面図である。なお、他の構成部分については、図2に示す構成と同様であるため、それらの図示は省略する。
上記の実施の形態例および変形例1に係る面実装チップバリスタでは、バリスタ素子等を直接封止するために第1モールド層としてエポキシ樹脂あるいは不燃樹脂シリコンを充填した。これらの実施の形態例等において、短絡等の異常が発生した場合、電極5,7にリードフレーム端子9,11を接合している半田が過熱により溶融し、エポキシ樹脂が短絡等による過熱によって溶けて高温状態となり、基板20に達することが考えられる。
上記の実施の形態例に係る面実装チップバリスタでは、バリスタ素子等を直接封止するためのエポキシ樹脂からなる第1、第2モールド層13,15を設けたが、モールド材はエポキシ樹脂に限定するものではなく、例えば液晶ポリマー等でもよい。また、モールド層についても、第1、第2モールド層13,15に分けて別々にモールド材を充填する方法に限らず、一括したモールド材を使用した構成としてもよい。
本発明に係る面実装チップバリスタとして、全体形状が直方体の縦置き(立て置き)構造であり、その底部側に、所定距離離間させたゲタ(脚)付き構造の一対の脚部が形成され、それにより脚部間に空隙部(空間)が形成されるという構成要件を満たせば、上記実施の形態例等に係る面実装チップバリスタのように、脚部間の空隙部Sの断面形状は矩形に限定されない。
2 バリスタ素子
3 外部電極
5,7 電極
9,11 リードフレーム端子
13,53 第1モールド層
15 第2モールド層
17,19 脚部
18 モールド材
20 実装基板
60 中空(空洞)部
a 空間距離
b 空隙部Sの幅(脚部間距離)
D バリスタ本体の奥行き
d フレーム端子幅
H バリスタ本体の高さ
h フレーム端子高
S 空隙部(空間)
w1 素子厚
w2 フレーム端子間距離
w3 素子幅
x 底平面部(空隙部Sの天井部)
Claims (6)
- バリスタ素子と、そのバリスタ素子の両面それぞれに形成された電極と、これらの電極に接合された一対のフレーム端子とが絶縁性の外装材で覆われてなる面実装チップバリスタであって、
前記外装材の底部両端側に一対の脚部を有し、
前記一対のフレーム端子それぞれが前記外装材より引き出された後、その外装材の表面および前記一対の脚部に沿って折り曲げられ、さらに、前記一対のフレーム端子それぞれの先端部を前記一対の脚部で終端させ、
当該面実装チップバリスタの実装高さである縦方向の寸法を、実装幅である横方向の寸法よりも長くして、前記一対の脚部を含む全体形状を直方体としたことを特徴とする面実装チップバリスタ。 - 前記一対のフレーム端子のうち、前記終端された先端部とは逆側の端部それぞれが、前記バリスタ素子の長手方向の中心線に対して対称となる位置で該バリスタ素子の両面を挟持していることを特徴とする請求項1に記載の面実装チップバリスタ。
- 前記バリスタ素子は全体形状が直方体であり、その長手方向が当該面実装チップバリスタの縦方向と等しいことを特徴とする請求項1または2に記載の面実装チップバリスタ。
- 前記一対の脚部の対向する内側間の距離である脚部間距離は、前記バリスタ素子の長手方向における素子幅よりも小さく、前記バリスタ素子の短手方向における素子厚よりも大きいことを特徴とする請求項2に記載の面実装チップバリスタ。
- 前記一対のフレーム端子のうち、前記外装材より引き出され、前記一対の脚部の底部に至る部分の高さは、当該面実装チップバリスタの前記縦方向の寸法の1/4〜1/2であることを特徴とする請求項1乃至4のいずれか1項に記載の面実装チップバリスタ。
- 前記バリスタ素子は全体形状が直方体であることを特徴とする請求項1乃至5のいずれか1項に記載の面実装チップバリスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015157751A JP6732416B2 (ja) | 2015-08-07 | 2015-08-07 | 面実装チップバリスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015157751A JP6732416B2 (ja) | 2015-08-07 | 2015-08-07 | 面実装チップバリスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017037942A true JP2017037942A (ja) | 2017-02-16 |
JP6732416B2 JP6732416B2 (ja) | 2020-07-29 |
Family
ID=58049635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015157751A Active JP6732416B2 (ja) | 2015-08-07 | 2015-08-07 | 面実装チップバリスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6732416B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107768052A (zh) * | 2017-10-20 | 2018-03-06 | 惠州市欣旭电子有限公司 | 一种贴片式压敏电阻制作工艺及贴片式压敏电阻 |
-
2015
- 2015-08-07 JP JP2015157751A patent/JP6732416B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107768052A (zh) * | 2017-10-20 | 2018-03-06 | 惠州市欣旭电子有限公司 | 一种贴片式压敏电阻制作工艺及贴片式压敏电阻 |
Also Published As
Publication number | Publication date |
---|---|
JP6732416B2 (ja) | 2020-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8912876B2 (en) | Surface mounting varistor | |
JP4984011B2 (ja) | Esd保護デバイスおよびその製造方法 | |
JP5305523B2 (ja) | 保護素子 | |
EP3109868B1 (en) | Preparation method for electronic components with an alloy electrode layer | |
TW201523678A (zh) | 整合式突波吸收裝置 | |
JP5652465B2 (ja) | チップバリスタ | |
US8896409B2 (en) | Non-linear resistive element and manufacturing method thereof | |
JP2017037942A (ja) | 面実装チップバリスタ | |
JP4571164B2 (ja) | 電気的過大応力に対する保護のために使用されるセラミック材料、及びそれを使用する低キャパシタンス多層チップバリスタ | |
TWI486988B (zh) | 過電流保護元件及其電路板結構 | |
JP6732417B2 (ja) | 面実装チップバリスタ | |
JP2004022976A (ja) | 積層型電圧非直線抵抗体、及びその製造方法 | |
US9934906B2 (en) | Electrical device | |
JP2011119568A (ja) | 過電圧保護部品およびその製造方法 | |
CN109416963A (zh) | 多层式器件和用于制造多层式器件的方法 | |
JPWO2020149034A1 (ja) | バリスタ集合体 | |
JP2004006519A (ja) | 多端子バリスタ | |
JP5375467B2 (ja) | チップ型セラミック電子部品 | |
JP2007184335A (ja) | 積層チップバリスタの製造方法 | |
JP5998328B2 (ja) | 非線形抵抗素子 | |
JP2010056320A (ja) | サーミスタ | |
JPH02220406A (ja) | 多極型バリスタ | |
JP2004006517A (ja) | 多端子バリスタ | |
TWM578001U (zh) | 壓敏電阻結構改良 | |
JP2010231909A (ja) | 過電圧保護部品およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180725 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190521 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190718 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200609 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200708 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6732416 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |