JPWO2004089049A1 - 多層基板およびその製造方法 - Google Patents

Abstract

複数の基材を積層してなりかつ複数種類の機能素子を基板内に備えた多層基板で、第一機能材料膜と第二機能材料膜を同一面に配し、第一および第二の機能材料膜により第一および第二機能素子をおのおの形成する。機能材料膜を薄膜法により転写用基板に形成し、基材に転写してもよい。

Description

本発明は、多層基板およびこれを用いた電子部品ならびにそれらの製造方法に係り、特に、有機樹脂基板にコンデンサやインダクタのような機能素子を内蔵させた多層基板の構造および製造方法に関する。

近時、携帯電話機やノートブックパソコンのような電子機器の小型・薄型化、多機能・高性能化の進展に伴い、これらに使用される基板の小型薄型化、高性能化の強い要請がある。このため、基板を多層化し、その内部にコンデンサやインダクタ、抵抗等の機能素子を内蔵させて高密度実装を可能とする各種の基板構造が提案されている。
このような基板のうち有機多層基板は、一般にガラスクロスを含む樹脂基材中に誘電体セラミック粉末や磁性体粉末などの機能性材料を分散させる一方、これに金属薄膜によって形成した電極やコイル等を配し、絶縁層を介在させて基材同士を積層することにより構成される。また、薄膜材料を基板内に内蔵する方法として、有機基板上にスパッタ等により薄膜を直接形成し、これを積層することも行われている。さらに、厚膜法を利用するものとしては、例えば樹脂付金属箔を使用する工法が知られている。尚、基板内部に機能素子層を設けたこの種の基板構造を開示するものとしては、特開２００２−２７１０３８号公報などがある。
ところで、有機樹脂材料中にセラミックス材料を混合し分散した複合基板によれば、樹脂基板に較べればある程度電気的特性を向上させることが出来るものの、セラミックス材料が本来有する電気特性は大幅に減じられることとなる。このため、高い誘電率やＱ値を得ることが出来ず、例えば高容量のコンデンサ素子を基板内部に取り込むようなことは従来の基板構造では難しい。したがって、現状の電子部品モジュールでは、表面実装型のコンデンサなど多くの表面実装部品を基板表面に搭載した形態を採らざるを得ない。
また、薄膜法を用いて形成したセラミック誘電体膜は、一般に結晶性が悪く、材料本来の電気特性が十分出せないという問題がある。このため、結晶性に優れ、良好な電気的特性を有する薄膜を形成するには、基板を加熱（５００〜６００℃程度以上に）する必要がある。ところが、通常の樹脂基板にあっては２００℃程度、耐熱性に優れたポリイミドを使用したとしてもせいぜい４００℃程度が加熱の限度であり、前述のように有機基板上に直接薄膜を形成する基板構造では、耐熱性の点から良好な電気的特性を有するセラミック誘電体薄膜を作ることは困難であった。
さらに、有機樹脂基板の表面は、一般に数μｍオーダの凹凸が存在して平滑性に乏しく、その表面に厚さ数十ｎｍ程度の薄膜を形成する場合には（樹脂基板表面には膜厚の数百倍の凹凸が存在することとなる）、欠陥が生じやすいという問題もある。
一方、前記特開２００２−２７１０３８号公報に記載の発明は、機能素子を内蔵する多層基板の小型薄型化を図るため、異なる材料領域を同一層に備えた複合多層基板を開示する。しかしながらこの基板は、異なる材料のシートを積層してブロックを形成し、その後、このブロックを各シートの広がり方向とは直交する方向にスライスして複合材料層を形成し、さらにこの複合材料層を積層する必要がある。このため、製造工程が複雑となるうえに、各材料領域の間には必ず接着層を介在させる必要があるから、実装密度の点で未だ十分な構造であるとは言えない。
他方、基板内部の実装密度を高めるため、単純に複数の異なる機能材料膜（例えば誘電体膜と磁性体膜）を基板中の同一の層面内に形成することも考えられる。ところが、図１５に示すように、かかる異種材料膜９１，９２をセラミック焼成基板において形成しようとすると、基板焼成時に材料同士が接触し或いは重なる部分９４で反応層９５が形成されてしまい、両材料膜９１，９２において所望の電気的特性を得ることが難しい。また、両材料９１，９２の熱収縮率の差から、両材料膜間にクラックや割れ９６が生じやすいという問題も生じ得る。一方、両機能材料膜を有機材料（樹脂）で形成する場合には、両材料膜の接触部分の接合強度が弱く、両膜間に隙間が生じて基板の信頼性を低下させることがある。

そこで本発明の目的は、電気的特性に優れた機能素子を高密度に内蔵できかつ信頼性の高い有機多層基板およびその製造方法を得ることにある。
前記目的を達成して課題を解決するため、本発明に係る多層基板は、複数の基材を積層してなりかつ複数種類の機能素子を基板内部に備えた多層基板であって、第一の機能材料膜と、該第一の機能材料膜と異なる第二の機能材料により形成される第二の機能材料膜とを、少なくとも含む複数種類の機能材料膜を前記基材のうち少なくとも１つの基材の同一面に配し、該複数種類の機能材料膜により複数種類の機能素子を形成したものである。
本発明に係る多層基板の製造方法は、基板内部に複数種類の機能素子を備えた多層基板を製造する方法であって、第一の機能膜と、該第一の機能膜と異なる第二の機能膜とを、少なくとも含む複数種類の機能膜をコア基板の同一面内に配する工程を含む。
多層基板を構成する基材の同一面に所望の異なる機能材料膜を配し、当該機能材料膜によって複数種類の異なる機能素子を多層基板内の同一面内に形成可能とすることで、基板の実装密度を高めることが出来る。具体的には、例えば誘電率の低い材料と誘電率の高い材料とをコア基板の同一面に配し、低誘電率材料を配した領域部分にはインダクタを、一方、高誘電率材料を配した領域部分にはコンデンサを形成する。また例えば、誘電体材料と磁性体材料、あるいは圧電材料、焦電材料、半導体材料等の任意の材料を適宜基板内の同一の面内に配して、所望の機能素子を多層基板内に内蔵させることが出来る。機能素子としては、例えばコンデンサやインダクタ、抵抗、バリスタその他の素子を形成することが可能である。
機能材料膜を基材に配する具体的方法としては、薄膜法（例えばスパッタ、蒸着、ＣＶＤ、レーザアブレーション、ゾルゲル形成膜の焼成等）と、厚膜法（例えば印刷法、ドクターブレード法により機能材料厚膜を形成しこれを転写する等）との双方を適用することが可能である。尚、薄膜法によれば、電気的特性に優れた高性能な機能素子を基板内に形成することが出来る。一方、真空技術を使用しない厚膜法によれば、簡易な工程で低コストに本発明に係る多層基板を製造することが出来る。
さらに、本発明に係る多層基板は、コンデンサ素子層を基板内部に一層以上備えた多層基板であって、前記コンデンサ素子層は、薄膜法により形成されかつ熱処理により結晶性を向上させた誘電体セラミック層と、該誘電体セラミック層の両面に配した電極膜とにより形成され、樹脂を主体とする基板で保持されている。
このような本発明の多層基板では、薄膜法により形成した誘電体セラミック層を熱処理して結晶性を高め、誘電率を向上させた後に樹脂を主体とする基板に保持させ、積層することにより多層基板を形成する。これにより、高誘電率のセラミック層を基板内に形成し、高容量のコンデンサを有機多層樹脂基板内に内蔵させることが可能となる。尚、誘電体セラミック層を熱処理するために、具体的には、例えば後に述べる製造方法のように、耐熱性を有する転写用基板に誘電体セラミック層を形成し、これを熱処理した後、有機樹脂基板に転写するようにする。

図１は、本発明の第一の実施形態に係る多層基板（異種材料膜の形成層）を示す水平断面図である。
図２は、前記第一の実施形態に係る多層基板を示す垂直断面図である。
図３（ａ）〜３（ｏ）は、前記第一の実施形態に係る多層基板の製造工程を順次示す断面図である。
図４は、本発明の第二の実施形態に係る多層基板を示す垂直断面図である。
図５は、前記第二の実施形態に係る多層基板を分解して示す垂直断面図である。
図６（ａ）〜６（ｏ）は、前記第二の実施形態に係る多層基板の製造工程を順次示す断面図である。
図７は、本発明の第三の実施形態に係る多層基板（異種材料膜の形成層）を示す水平断面図である。
図８は、前記第三の実施形態に係る多層基板を示す垂直断面図である。
図９は、本発明の第四の実施形態に係る多層基板（異種材料膜の形成層）を示す水平断面図である。
図１０は、前記第四の実施形態に係る多層基板を示す垂直断面図である。
図１１は、本発明の第五の実施形態に係る多層基板（異種材料膜を形成した第一の層）を示す水平断面図である。
図１２は、前記第五の実施形態に係る多層基板（異種材料膜を形成した第二の層）を示す水平断面図である。
図１３は、前記第五の実施形態に係る多層基板を示す垂直断面図である。
図１４（ａ）および（ｂ）は、本発明により異種材料膜を形成した層を示す断面図である。
図１５（ａ）および１５（ｂ）は、セラミック焼成基板において異種材料膜を同層に形成する場合の当該異種材料膜形成層を示す断面図である。１５（ａ）は焼成前を、１５（ｂ）は焼成後をそれぞれ示す。
図１６（ａ）〜１６（ｋ）は、本発明の第六の実施形態に係る多層基板の製造方法における製造工程を順次示す断面図である。
図１７は、本発明に係る多層基板の一例を示す断面図である。
図１８（ａ）〜１８（ｎ）は、本発明の一実施例に係る多層基板の製造工程を順次示す断面図である。
図１９（ａ）は本発明における誘電体セラミック層の一構成例を示す平面図、図１９（ｂ）は、断面図である。
図２０（ａ）は、本発明における誘電体セラミック層の他の構成例を示す平面図、図２０（ｂ）は断面図である。
図２１は、スパッタにより成膜したＢａＴｉＯ３薄膜のスパッタ直後（熱処理しない場合）のＸ線回折チャート図である。
図２２は、スパッタにより成膜したＢａＴｉＯ３薄膜を３００℃で熱処理した場合のＸ線回折チャート図である。
図２３は、スパッタにより成膜したＢａＴｉＯ３薄膜を５００℃で熱処理した場合のＸ線回折チャート図である。
図２４は、スパッタにより成膜したＢａＴｉＯ３薄膜を７００℃で熱処理した場合のＸ線回折チャート図である。
図２５は、ＢａＴｉＯ３焼結体のＸ線回折チャート図である。

以下、添付図面を参照しつつ本発明の実施の形態を説明する。
〔第一実施形態〕
図１および図２は、本発明の第一の実施形態に係る多層基板を示すものである。同図に示すようにこの多層基板は、基板内部の同一平面内に異なる材料からなる薄膜１１，１２を形成し、これらの薄膜によって異なる種類の機能素子、高容量のコンデンサ１３とインダクタ１４を基板内の同一層に設けたものである。
具体的には、この実施形態では、第一の機能材料膜として誘電率の高い材料により高誘電体材薄膜１１を形成し、第二の機能材料膜として誘電率の低い材料により低誘電体材薄膜１２を形成した。そして、矩形にパターニングした導電体１５，１５ａを高誘電体材薄膜１１の両面に設けて高容量のコンデンサ１３（第一の機能素子）を形成する一方、低誘電体材薄膜１２の両面にスパイラル形状にパターニングした導電体１７，１７ａを設けてインダクタ１４（第二の機能素子）を形成した。
高低各誘電体材膜１１，１２は、スパッタ、蒸着、ＣＶＤ、レーザアブレーション、ゾルゲル形成膜の焼成等の薄膜法を用いて形成した薄膜とし、膜厚を５μｍ以下とする。樹脂あるいは樹脂にセラミック材料を混合し分散した複合材料で成膜した場合には、誘電率は１〜５０程度、誘電正接（ｔａｎδ）は０．００２〜０．０２程度であるのに対し、本実施形態に係る薄膜によれば、３〜１０００程度の誘電率と、０．００１〜０．１程度のｔａｎδ値を得ることが出来る。
誘電体材薄膜１１，１２の形成に使用可能な具体的な材料としては、例えばチタン酸バリウム系セラミックス、チタン−バリウム−ネオジウム系セラミックス、チタン−バリウム−錫系セラミックス、鉛−カルシウム系セラミックス、二酸化チタンセラミックス、チタン酸鉛系セラミックス、チタン酸ストロンチウム系セラミックス、チタン酸カルシウム系セラミックス、チタン酸ビスマス系セラミックス、チタン酸マグネシウム系セラミックス、ＣａＷＯ_４系セラミックス、Ｂａ（Ｍｇ，Ｎｂ）Ｏ_３系セラミックス、Ｂａ（Ｍｇ，Ｔａ）Ｏ_３系セラミックス、Ｂａ（Ｃｏ，Ｍｇ，Ｎｂ）Ｏ_３系セラミックス、Ｂａ（Ｃｏ，Ｍｇ，Ｔａ）Ｏ_３系セラミックス等が挙げられる。
尚、同一平面内に形成する機能材料膜としては、既に述べたように、誘電体材膜のほか、磁性材料（例えばＦｅ−Ｎｉ−Ｚｎ系セラミックス、Ｍｎ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ系フェライト、Ｍｎ−Ｍｇ−Ｚｎ系フェライト、Ｂａ系フェライト、Ｓｒ系フェライト、Ｎｉ−Ｃｕ−Ｚｎ系フェライト、Ｆｅ_２Ｏ_３やＦｅ_３Ｏ_４等の酸化鉄、Ｆｅ、あるいはＦｅを含む各種の磁性合金等）や圧電材料（例えばＰｂＴｉＯ_３−ＰｂＺｒＯ_３等）、焦電材料（例えばＰｂＴｉＯ_３等）、半導体材料（例えばＢａＴｉＯ_３等）による膜など様々な材料膜を形成することが可能であり、これらによってコンデンサやインダクタ、抵抗、バリスタ等の各種の機能素子を構成することが出来る。
基板の他の層には、コンデンサ５やグランド電極３、その他の機能素子や各種の配線４等を設けることが可能である。また、これら素子等を設けた各層間の電気的接続を行うため、貫通スルーホールやビアホール（図示せず）を適宜形成することが出来る。基板表面には、ＩＣ１や各種チップ部品２等の表面実装部品を実装することが可能で、これにより所望の電子部品モジュール形成することが出来る。
例えばコイル、コンデンサ、アンテナ、ＢＰＦ、ＬＰＦ、ＨＰＦ、ダイプレクサ、デュプレクサ、カプラ、バルン、ディレイライン、アンテナスイッチモジュール、フロントエンドモジュール、パワーアンプ、ＶＣＯ、ＰＬＬモジュール、ミキサモジュール、ＩＦモジュール、アイソレータ、ＤＣ−ＤＣコンバータ、あるいはチューナーユニット等の各種の電子部品を本発明によって構成することが可能である。
図３（ａ）〜図３（ｏ）は、該第一の実施形態に係る多層基板の製造工程を順次示すものである。これらの図に基づいて本実施形態に係る多層基板の製造工程を説明する。
（１）まず、転写用基板２１を用意し（図３（ａ））、この転写用基板２１の表面にコンデンサの電極およびインダクタとなる金属膜２２を薄膜法により形成する（図３（ｂ））。転写用基板２１としては、例えば厚さ０．１ｍｍのＳＵＳ（ステンレス）基板を使用し、この基板表面にスパッタによって銅（Ｃｕ）およびニッケル（Ｎｉ）をこの順に各々０．１μｍの膜厚となるように積層して金属膜２２を形成する。
転写用基板２１としては、ＳＵＳ基板のほか、例えばシリコンやアルミナ、ジルコニア、石英、サファイア、酸化マグネシウム、酸化ジルコニウム等の基板を用いることが可能であり、５００℃以上の耐熱性を有する無機基材からなる基板を使用することが望ましい。
一方、金属膜２２としては、銅およびニッケルのほかにも、例えばチタン（Ｔｉ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、モリブデン（Ｍｏ）等、またこれらを少なくとも一種以上含む合金を使用することができ、導電性を有する各種の導体材料を用いることが可能である。
金属膜２２の形成方法としては、スパッタのほかにも、既に述べたように蒸着、ＣＶＤ、レーザアブレーション、ゾルゲル膜の焼成、めっき、その他の方法を使用することが可能である。ただし、基板の信頼性を向上させるには、より平滑な金属膜を形成することが可能なスパッタ、蒸着、ＣＶＤ等の乾式法によることが望ましい。これら乾式成膜法によれば、電解金属箔のような凹凸が生じることがなく、特にコンデンサの対向電極を形成する場合に局部的な電界集中の発生を防いで基板の信頼性を高めることが出来る。
（２）次に、金属膜２２の上のコンデンサを形成すべき領域に、第一の機能材料膜として高誘電体材薄膜１１を形成する（図３（ｃ））。この高誘電体材薄膜１１の形成は、当該コンデンサ形成領域以外の金属膜表面を覆うマスクを配置し、スパッタ等の薄膜法によって行う。例えば、６００℃の加熱条件でＲＦスパッタによりチタン酸バリウムの薄膜を０．３μｍの厚さで金属膜２２の上に形成し、高誘電体材薄膜１１とすることが出来る。
また、かかる薄膜１１の形成後、該薄膜１１に熱処理を施して結晶性を向上させることも可能である。熱処理の温度は、好ましくは４００℃以上（例えば５００℃から９００℃）とし、これにより安定した結晶構造を有する誘電特性に優れた誘電体層を形成することが出来る。結晶形態は、より良好な誘電特性が得られる単結晶構造であることが望ましいが、多結晶構造であっても構わない。尚、本発明における機能材料膜は、必ずしも結晶構造を有する膜に限定されず、アモルファス状態にある膜も含まれる。
（３）次に、金属膜２２の上のインダクタを形成すべき領域に、第二の機能材料膜として低誘電体材薄膜１２を形成する（図３（ｄ））。この低誘電体材薄膜１２の形成は、当該インダクタ形成領域以外の金属膜表面を覆うマスクを配置し、スパッタ等の薄膜法によって行う。例えば、６００℃の加熱条件でスパッタによりＡｌ_２Ｏ_３（アルミナ）の薄膜を０．３μｍの厚さで金属膜２２の上に形成し、低誘電体材薄膜１２とすることが出来る。尚、この低誘電体材薄膜の形成に先立ち、絶縁性を確保するため、例えばＳｉＯ_２をスパッタにより０．２μｍの厚さで金属膜１２の上に成膜し、その上に低誘電体材薄膜１２を形成してもよい。
（４）高低各誘電体材薄膜１１，１２の形成後、これら薄膜１１，１２の上に、コンデンサの電極およびインダクタを形成するための金属膜２２ａをスパッタ等の薄膜法により形成する（図３（ｅ））。
（５）そして、該金属膜２２ａをエッチングによりパターニングし（図３（ｆ））、コンデンサ電極となる矩形パターンと、インダクタとなるスパイラルパターンを形成する。尚、パターニングには、ウェットエッチングおよびドライエッチングのいずれも適用することが可能である。
（６）パターニングの後、転写用基板２１を反転させ、プリプレグ（Ｂステージ状態の有機樹脂基板）２３に対して加圧および加熱しながらプレス処理して転写を行い（図３（ｇ））、プリプレグ２３が硬化後、転写用基板２１を剥離する（図３（ｈ））。尚、プリプレグを使用する代わりに、他の接着フィルムを介在させて硬化状態にある樹脂基板に対しプレスすることにより転写を行うことも可能である。
転写する有機樹脂基板（プリプレグ）は、基板の信頼性を高めるため吸水性の低いものが好ましい。具体的には、熱可塑性樹脂および熱硬化性樹脂の双方が利用可能で、例えばエポキシ樹脂、フェノール樹脂、ビニルベンジルエーテル化合物、ビスマレイミドトイアジン樹脂、ポリオレフィン系樹脂、ポリイミド、ポリエステル、ポリフェニレンオキサイド、ポリフェニレンサルファイド、液晶ポリマー、フッ素系樹脂等、並びにこれらを一種類以上含むものを使用することが出来る。
（７）転写用基板２１の剥離後、高誘電体材薄膜１１および低誘電体材薄膜１２の表面を覆っている最初に形成した金属膜２２に対しパターニングを行う。具体的には、前記パターニング（図３（ｆ））により形成したコンデンサ電極およびインダクタ（金属膜２２ａ）と位置合わせしてコンデンサの対向電極とインダクタとをそれぞれ形成する（図３（ｉ））。
（８）金属膜２２のパターニングの後、該基板の両面に樹脂付金属箔２４，２５をプレスして貼り付ける（図３（ｊ））。
（９）そして、レーザビア作成用として表層の銅箔２４ａをエッチングして穴を開け（図３（ｋ））、これにレーザ光を照射して樹脂付金属箔２４の樹脂部２４ｂに穴を開けた後（図３（ｌ））、無電解めっきおよび電解めっきを施して金属膜２７を設け、ビアホール２８を形成する（図３（ｍ））。
（１０）ビアホール２８の形成後、両面の樹脂付金属箔２４，２５をエッチングによりパターニングし（図３（ｎ））、その後、両面にさらに樹脂付金属箔２６，２９をプレスして貼り付ける（図３（ｏ））。
以降、ビルドアップ工法として一般に知られている前記工程（８）〜（１０）（図３（ｊ）〜図３（ｏ））を繰り返すことにより、前記図２に示す本実施形態に係る多層基板を形成することが出来る。
尚、かかる積層工程（図３（ｊ））において積層する他の基板は、同図に示すように同一面に単一の膜材料を備えたものであっても良いし、前記図３（ｉ）の工程で形成した同一面に異種材料を備えたものとして、当該異種材料膜を備えた基板を複数積層することも勿論可能である。
また、同一面に形成する機能膜についても、例えば低誘電率の材料と高誘電率の材料とを配してインダクタとコンデンサを同一面に形成したり、あるいは圧電体材料（例えばＰｂＴｉＯ_３−ＰｂＺｒＯ_３等）や焦電体材料（例えばＰｂＴｉＯ_３等）、半導体材料（例えばＢａＴｉＯ_３等）等の種々の材料を配し、これらの材料によって様々な機能素子を同一層面に形成することも可能である。さらに、この実施形態では２種類の成膜材料を同一面に配することとしたが、同様にして３種類以上の材料（機能膜）を同一平面内の異なる領域に形成することも出来る。
このようにして形成した多層基板の表面には、ＩＣや各種チップ部品等の表面実装部品を実装することが可能である。また、同基板では各層間の電気接続を行うため、貫通スルーホールやビアホール（図示せず）を適宜形成することが出来る。
〔第二実施形態〕
図４および図５は、本発明の第二の実施形態に係る多層基板を示すものである。これらの図に示すようにこの多層基板は、一面に異種材料膜１１，１２を備えかつ他面にベアチップ実装用の導電体パターン３２を備えたコア基板３１と、一面に配線パターン３６を備えかつ他面にグランドパターン３７およびランドパターン３８を備えた他の基板３５とをプリプレグ３９を介在させて一体化した４層の多層基板で、該基板表面にベアチップ７をフリップチップ実装できるようにしたものである。
異種材料膜を有するコア基板３１は、その一方の面（下面）に、高誘電体材薄膜１１（第一の機能材料膜）と、低誘電体材薄膜１２（第二の機能材料膜）とを形成し、これら薄膜１１，１２によって高誘電体材薄膜部分には高容量のコンデンサ１３を、また低誘電体材薄膜部分には低容量のコンデンサ４３とインダクタ１４を形成する。尚、この実施形態では、薄型化を最優先に考慮し、低容量（低誘電率）のコンデンサ４３についても薄膜誘電体で形成している。また、該コア基板３１の他方の面（上面）には、狭ピッチのベア実装用の導電体パターン３２を形成する。
図６（ａ）〜図６（ｏ）に基づき、かかる第二実施形態の多層基板の製造工程を具体的に説明する。
（１）まず、転写用基板２１を用意し（図６（ａ））、この転写用基板２１の表面に、コンデンサ電極あるいはインダクタ導体となる金属膜２２を薄膜法により形成する（図６（ｂ））。転写用基板２１としては、耐熱性の良好な例えばステンレス基板を用い、この基板表面にスパッタによって銅（Ｃｕ）およびチタン（Ｔｉ）の膜をこの順に形成する。尚、転写用基板２１および金属膜２２の種類、適用可能な薄膜法については、このほかにも様々なものを使用することが出来ることは前記第一の実施形態において説明したのと同様である。
（２）金属膜２２の形成後、該膜上の高容量コンデンサを形成すべき領域に高誘電体材薄膜１１を形成する（図６（ｃ））。この膜形成は、当該高容量コンデンサ形成領域以外の金属膜表面をマスクで覆い、スパッタ等の薄膜法によって行う。成膜後、該薄膜１１の結晶性を向上させるため熱処理を施しても良い。
（３）次に、金属膜２２の上のインダクタおよび低容量コンデンサを形成すべき領域に低誘電体材薄膜１２を形成する（図６（ｄ））。この膜形成は、前記薄膜１１の形成と同様に、当該インダクタ・低容量コンデンサ形成領域以外の金属膜表面をマスクで覆い、スパッタ等の薄膜法によって行う。
（４）そして、これら薄膜１１，１２の上に、スパッタ等の薄膜法により金属膜２２ａを形成する（図６（ｅ））。この金属膜２２ａは、ＴｉおよびＣｕをこの順に積層して成膜したものである。
（５）そして、該金属膜２２ａをエッチングによりパターニングし（図６（ｆ））、コンデンサ電極とインダクタとを形成する。
（６）一方、コア基板３１の他面（上面）に配するベアチップ実装用の微細導電体パターンを形成するために、転写用基板２１ａを別途用意し（図６（ｇ））、この転写用基板の表面に金属膜３２を薄膜法により形成する（図６（ｈ））。転写用基板２１ａとしては、耐熱性の良好な例えばステンレス基板を用い、この基板表面２１ａにスパッタ等の薄膜法によってＣｕおよびＴｉの膜をこの順に形成する。
（７）成膜後、該金属膜をエッチングによりパターニングし（図６（ｉ））、ベアチップ実装用の導電体パターン３２を形成する。
（８）そして、該ベアチップ実装用の導電体パターン３２を形成した転写用基板２１ａ、並びに前記金属膜２２ａをパターニングした転写用基板２１（図６（ｆ））を、パターン形成面が互いに対向するように配置してこれら転写用基板２１，２１ａの間にプリプレグ４０を介在させ（図６（ｊ））、該プリプレグ４０の上下各面に対して各基板２１，２１ａを加熱プレスする（図６（ｋ））。
（９）プリプレグ４０が硬化後、両転写用基板２１，２１ａを剥離して、導電体２２，２２ａを備えた異種材料薄膜１１，１２とベアチップ実装用の導電体３２とをプリプレグ４０に転写する（図６（ｌ））。
（１０）転写完了後、微細パターン３２を保護するため、ベアチップ実装用の導電体形成面にレジスト５５を塗布し（図６（ｍ））、その後、高低各誘電体材薄膜１１，１２の表面を覆っている最初に形成した金属膜２２（図６（ｂ））に対しパターニングを行う。具体的には、前記パターニング（図６（ｆ））により形成したコンデンサ電極およびインダクタ（導電体２２ａ）と位置合わせしてコンデンサの対向電極およびインダクタをそれぞれ形成する（図６（ｎ））。
（１１）金属膜２２のパターニング後、微細パターン３２を覆っていた前記レジスト５５を除去し（図６（ｏ））、コア基板３１を完成する。
（１２）そして、かかる基板３１をコア基板として基板の積層を行う。すなわち、配線パターン３６とグランドパターン３７およびランドパターン３８とを表裏各面にそれぞれ備えた前記他の基板３５を別途作成しておき（図５参照）、該基板３５と完成した前記コア基板３１とをプリプレグ３９を介在させて一体化する。さらに、コア基板３１の表面の微細パターン導電体３２にベアチップ７をフリップチップ実装する。
転写工法を使用する本実施形態によれば、非常に狭ピッチのパターニングが可能となる。なぜなら、転写工法によれば、転写用の基板に導電性を持たせる（例えばステンレス基板を使用する）ことで、フルアディティブ工法を適用することが出来るからである。したがって、無電解めっきやソフトエッチングを使用する必要がなく、非常に微細かつ高精度のパターニングを行うことが出来る。
大規模なベアチップをフリップチップ実装するには、基板側も非常に狭ピッチのパターニングが要求される。大規模なベアチップは、端子数が多くかつそれらの端子は狭ピッチで配列されているからである。微細な導電体パターンを備えた本実施形態に係る多層基板によれば、このような大規模なベアチップの実装にも対応可能である。
〔第三実施形態〕
図７および図８は、本発明の第三の実施形態に係る多層基板を示すものである。前記第一および第二の実施形態では、２種類の異種材料膜（高誘電体材薄膜と低誘電体材薄膜）を基板内の同一層内に配したが、この実施形態に係る基板では、図７に示すように高誘電体材薄膜１１（第一の機能材料膜）および低誘電体材薄膜１２（第二の機能材料膜）に加え、磁性材料からなる薄膜、磁性材薄膜６１（第三の機能材料膜）と、セラミック半導体材料からなる薄膜、半導体薄膜６２（第四の機能材料膜）とを設けて合計４種類の機能材料膜を同一層面に形成した。
そして、これら高誘電体材薄膜１１および低誘電体材薄膜１２に隣接して矩形状にパターニングした導電体１５およびスパイラル形状にパターニングした導電体１７を配することにより、前記実施形態と同様に高容量のコンデンサ１３（第一の機能素子）とインダクタ１４（第二の機能素子）をそれぞれ形成する。さらに、この実施形態では、磁性材薄膜６１の両面にスパイラル形状にパターニングした導電体１７を配してインピーダ６５（第三の機能素子）を形成するとともに、半導体薄膜６２の両面に矩形状にパターニングした導電体１５を配してバリスタ６６（第四の機能素子）を形成した。
磁性材薄膜６１を形成する材料としては、例えば前述したＦｅ−Ｎｉ−Ｚｎ系セラミックス、Ｍｎ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ系フェライト、Ｍｎ−Ｍｇ−Ｚｎ系フェライト、Ｂａ系フェライト、Ｓｒ系フェライト、Ｎｉ−Ｃｕ−Ｚｎ系フェライト、Ｆｅ_２Ｏ_３やＦｅ_３Ｏ_４等の酸化鉄、Ｆｅ、あるいはＦｅを含む各種の磁性合金等を使用することが可能である。また、半導体薄膜６２を形成する材料としては、例えばＢａＴｉＯ_３等を用いることが出来る。
このように本発明では、任意の数（例えば３種類あるいは４種類以上）の異種材料膜を配してこれらによって複数種類（例えば３種類あるいは４種類以上）の機能素子を形成することが可能である。
尚、本実施形態において、異種機能材料膜を配した層以外の他の層には、グランド電極３や配線４、コンデンサ５、その他の機能素子を形成することができ、さらに基板表面には各種の表面実装部品１，２を搭載できることは、前記第一の実施形態と同様である。また、本実施形態、並びに後述する第四および第五の実施形態に係る多層基板の具体的な製造方法（工程）は、前記第一の実施形態に係る多層基板と同様であるから、説明を省略する。
〔第四実施形態〕
図９および図１０は、本発明の第四の実施形態に係る多層基板を示すものである。図１０に示すようにこの多層基板は、異種材料膜を同一面に配した層を複数備えるものである。前記第一から第三の実施形態では、異種材料膜を配する層を１層としたが、本実施形態のように、異種材料膜形成層を２層としても良いし、３層以上設けることも可能である。
尚、各異種材料膜形成層は、前記第三の実施形態と同様に、高誘電体材薄膜１１、低誘電体材薄膜１２、磁性材薄膜６１および半導体薄膜６２を有し、これら各膜の両面にそれぞれコンデンサ電極用として矩形状にパターニングした導電体１５、インダクタ用としてスパイラル形状にパターニングした導電体１７、インピーダ用としてスパイラル形状にパターニングした導電体１７およびバリスタ用として矩形状にパターニングした導電体１５を備える。また、図９および図１０並びに後述の図１１から図１３において、前記各実施形態（図１〜図８）と同一または相当部分には同一の符号を付して重複説明を省略する。
〔第五実施形態〕
図１１から図１３は、本発明の第五の実施形態に係る多層基板を示すものである。同図に示すようにこの多層基板は、前記第四の実施形態と同様に、異種材料膜を配した層を２層設けたものであるが、これらの層のうち第一の層（図１１）については、各機能材料膜を薄膜法により形成し、第二の層（図１２）については、厚膜法により各機能材料膜を形成してある。
図１１に示すように、第一の層には、高誘電体材薄膜１１と、半導体薄膜６２とを配し、これら薄膜１１，６２の両面に矩形状にパターニングした導電体１５を配して複数の高容量コンデンサ１３と複数のバリスタ６６とをそれぞれ形成する。一方、第二の層には、図１２に示すように抵抗体材料による厚膜、抵抗体材厚膜７１と、磁性材料による厚膜、磁性材厚膜６１ａとを配し、これら厚膜７１，６１ａそれぞれの両面に、抵抗体用に矩形状にパターニングした導電体１５と、インピーダ用にスパイラル形状にパターニングした導電体１７とを配して抵抗７２とインピーダ６５とをそれぞれ形成する。
厚膜７１，６１ａの形成は、例えば従来から知られているＰＥＴフィルムを用いた転写法を利用することが可能である。具体的には、樹脂材料に磁性体粉末あるいは抵抗体粉末を混ぜて複合材料を作成し、この複合材料をドクターブレード法によってシリコン処理したＰＥＴフィルム上に塗布する。そして、このフィルムを樹脂基材に貼り付けて所定時間加熱および加圧した後、該フィルムを剥がすことにより転写を行う。転写にあたっては、樹脂基材にマスキングを施すことで所望の領域に当該厚膜を転写し形成することが出来る。
以上説明した本実施形態に係る多層基板によれば、基板内の同層面に複数の異なる機能材料膜を配することにより、所望の機能素子を高密度に基板内に内蔵させることが可能となる。また、結晶性に優れ、電気的特性に優れた機能材料、例えば誘電体材料や磁性体材料、圧電材料、焦電材料等が有機基板上に形成でき、従来有機基板内では実現が難しかった電気的特性を多層基板内に実現することが可能となる。さらに、低コストで容易に薄層化ができる厚膜法との組み合わせで同一平面内に異種材料膜を形成することが出来るから、多層基板の製造コストを低減することが可能となる。また、前記セラミック焼成基板において異種材料膜を同層に形成しようとした場合（図１５）と異なり、図１４に示すように異種材料膜９１，９２の境界部分９４にクラック９６が生じることがないから、基板の信頼性を損なうおそれもない。
本発明において、複数種類の機能材料膜は、無機材料により形成することができ、この場合、膜の厚さを５μｍ以下とすることが望ましい。
５μｍより厚い無機材料膜では、膜自体の可撓性が著しく低下し、基板製造工程において膜が破損する（割れてしまう）問題が生じやすくなるからである。また、当該機能材料膜として誘電体層を形成する場合には、高容量のコンデンサを形成するためにも膜厚を５μｍ以下とすることが望ましい。さらにこの場合、機能材料膜（誘電体層）の厚さの下限値として、該膜の厚さを好ましくは０．１μｍ以上とする。該薄膜の耐電圧性を確保するためである。
また、前記複数種類の機能材料膜は、薄膜法により転写用基板に形成した後、前記基材に転写した薄膜といてもよい。
このように転写法を利用すれば、高温の熱処理にも耐え得る転写用基板に一旦成膜を行い、これを熱処理して結晶性を向上させることが出来るから、十分な耐熱性を有しない有機樹脂基板に対しても、電気的特性に優れた機能材料膜、そして該膜による機能素子を形成することが可能となる。
本発明では、前記複数種類の機能材料膜の少なくとも一つが加熱処理され、結晶性を有するものである。
熱処理の温度は、具体的には、例えば５００℃から９００℃とする。これにより、安定した結晶構造を有する誘電特性に優れた誘電体層を形成することが出来る。
前記複数種類の機能材料膜は、既に述べたように、例えば誘電体材料、磁性材料、圧電材料、焦電材料および半導体材料により形成する。
また、本発明の多層基板では、樹脂に機能性粉末を混合し分散した複合材料により前記複数種類の機能材料膜を形成する。
かかる機能性粉末は、例えば誘電体材料、磁性材料、圧電材料、焦電材料および半導体材料のいずれかとする。
また、複数種類の機能材料膜を配する前記基材は、樹脂を主体とする基材である。「樹脂を主体とする基材」とは、樹脂材料のみからなる基材のほか、各種の無機材料（例えば誘電体材料や磁性材料、圧電材料、焦電材料、半導体材料等）を樹脂に混ぜた複合材料により形成した基材を含む。
さらに、本発明に係る多層基板は、前記複数種類の機能素子を備えた少なくとも一枚の基材を、接合材（プリプレグ、接着シートを含む）を介在させて他の基材と積層し一体化したものとする場合がある。
また、本発明に係る電子部品は、前記いずれかの多層基板の少なくとも一方の面に表面実装部品を実装したものである。
本発明は、図面に基づいて説明した前記実施形態に限定されるものではなく、特許請求の範囲に記載の範囲内で種々の変更を行うことが出来ることは当業者において明らかである。
〔第六実施形態〕
図１６（ａ）〜図１６（ｋ）は、本発明の第二の実施形態に係る多層基板の製造方法を示すものである。これらの図に示す実施形態は、多層基板内部の同一の層に厚膜法を用いて異種材料膜（磁性体膜と誘電体膜）を設け、これにより異種機能素子（インピーダとコンデンサ）を同一平面内に形成するものである。
（１）まず、転写用基板１５１を用意し（図１６（ａ））、この転写用基板５１の表面にドライフィルム１５２を貼り付け（図１６（ｂ））、インピーダのための所定のスパイラルパターン、並びにコンデンサ電極のための矩形パターンを形成するよう該フィルム１５２をマスクを利用してフォトリソグラフィーによってパターニングしてレジストパターン１５３を形成する（図１６（ｃ））。
一例として、表面を不動態化処理した０．１ｍｍ厚のＳＵＳ３０４テンションアニール材を縦１００ｍｍおよび横１００ｍｍのサイズに切断して転写用基板５１として用意し、その上に厚さ２９μｍのドライフィルム１５２を貼り付けた後、該フィルム１５２の縦９０ｍｍおよび横９０ｍｍの領域全体に、インピーダのためのスパイラルパターン（ラインアンドスペースを３０μｍ／３０μｍとした）と、コンデンサ電極のための複数の矩形パターン（各矩形パターンは縦４．５ｍｍ、横３．２ｍｍ）を形成してレジストパターン１５３とする。
（２）次に、かかるレジストパターン１５３を形成した転写用基板１５１の表面に、例えば光沢硫酸銅めっきを施し、金属導電体１５５を形成する（図１６（ｄ））。尚、かかる硫酸銅めっきにおけるめっき液の組成は、例えば硫酸銅五水塩２００ｇ／ｌ、硫酸１００ｇ／ｌとすることが出来る。
（３）次に、レジスト１５３を除去する（図１６（ｅ））。例えば、水酸化ナトリウムの５％溶液を５０℃に加温して転写用基板１５１のパターン形成側の表面に１．５ｋｇ／ｃｍ^２の圧力でスプレーすることによりレジスト１５３を除去することが可能である。レジスト除去後には、例えば次亜塩素酸ナトリウムおよび水酸化ナトリウムの混合液で導電体表面を黒化処理し、基板１５１をコンベクションオーブンにより１００℃で３０分間乾燥する。
（４）そして、転写用基板１５１を反転させ、これをプリプレグ１５６に対して真空プレスして転写を行い（図１６（ｆ））、その後、転写用基板１５１を剥離して導体がパターニングされたコア基板１５７を作成する（図１６（ｇ））。尚、この導体がパターニングされたコア基板１５７は、後に述べる貼り合せ工程（図１６（ｊ））で使用するために、少なくとももう一枚作成しておく。転写先の樹脂基板（コア基板）１５６としては、前記第一の実施形態で述べたものと同様の各種材料のものを使用することが可能である。一例として、厚さ１００μｍのクロス入りのプリプレグを当該樹脂基板１５６として使用することが出来る。
（５）一方、この導体がパターニングされたコア基板１５７に異種材料を配するため、機能性材料として樹脂材料に各種機能性粉末を混合し分散した複合材料を用意する。例えば第一の機能膜を形成するため、樹脂材料に磁性体粉末（例えばＦｅ−Ｎｉ−Ｚｎ系セラミックス）を例えば４０％（容量比）混合して磁性体複合材料を生成し、この複合材料を厚さが例えば１０μｍとなるようにドクターブレード法によってＰＥＴフィルム上に塗布する。同様に、第二の機能膜を形成するため、樹脂材料に誘電体粉末（例えばＢａ−Ｔｉ−Ｎｄ系セラミックス）を例えば４０％（容量比）混合して誘電体複合材料を生成し、この複合材料を厚さが例えば１０μｍとなるようにドクターブレード法によってＰＥＴフィルム上に塗布する。尚、かかるＰＥＴフィルムには、次記転写工程（図１６（ｈ）〜１６（ｉ））における剥離性を高めるため、予めシリコン処理を施しておくことが望ましい。尚、ここで、樹脂材料としては、前記コア基板に用いた樹脂を主体とすることが望ましい。
誘電体複合材料を生成する誘電体粉末としては、Ｂａ−Ｔｉ−Ｎｄ系セラミックスのほか、前記第一の実施形態において述べた各種のセラミックス材料を使用することが可能である。また、磁性体複合材料を生成する磁性体粉末としては、Ｆｅ−Ｎｉ−Ｚｎ系セラミックスのほかにも、例えばＭｎ−Ｚｎ系フェライトやＮｉ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ系フェライト、Ｍｎ−Ｍｇ−Ｚｎ系フェライト、Ｂａ系フェライト、Ｓｒ系フェライト、Ｎｉ−Ｃｕ−Ｚｎ系フェライト、あるいはＦｅ_２Ｏ_３やＦｅ_３Ｏ_４等の酸化鉄、Ｆｅ、Ｆｅを含む各種の磁性合金等を使用することが出来る。
（６）そして、前記導体がパターニングされたコア基板１５７にマスクを被せ、該基板１５７に前記磁性複合材料を塗布したＰＥＴフィルムを貼り付けて所定時間加熱および加圧した後、ＰＥＴフィルムを剥がす。これにより、コア基板表面上の磁性体層を形成すべき第一の領域に、第一の機能膜として磁性体膜１６１を転写することが出来る（図１６（ｈ））。
（７）さらに、前記導体がパターニングされたコア基板１５７に別のマスクを被せ、該基板１５７に前記誘電体複合材料を塗布したＰＥＴフィルムを貼り付けて所定時間加熱および加圧した後、ＰＥＴフィルムを剥がす。これにより、コア基板表面上の誘電体層を形成すべき第二の領域に、第二の機能膜として誘電体膜１６２を転写することが出来る（図１６（ｉ））。
尚、かかる磁性体膜１６１と誘電体膜１６２の転写の順序は逆であっても良い。また、コア基板に形成する機能膜の材料については、前に述べた誘電体材料や磁性体材料のほか、圧電体材料（例えばＰｂＴｉＯ_３−ＰｂＺｒＯ_３等を樹脂材料に混合し分散した複合材料）や焦電体材料（例えばＰｂＴｉＯ_３等を樹脂材料に混合し分散した複合材料）、半導体材料（例えばＢａＴｉＯ_３等を樹脂材料に混合し分散した複合材料）その他の材料とすることもでき、これらの材料によって様々な機能膜を形成することが可能である。さらに、３種類以上の材料（機能膜）を同一平面内の異なる領域に形成することも出来る。
（８）磁性体膜１６１および誘電体膜１６２をコア基板１５７に転写した後、別途形成した該基板１５７と同様の導電体付き基板１５７ａを重ね合せ、加熱プレスすることにより両基板１５７，１５７ａを貼り合せる（図１６（ｊ））。このとき、磁性体膜１６１および誘電体膜１６２がプリプレグの機能を営み、両基板１５７，１５７ａが接着される。また、これらの基板１５７，１５７ａを重ねるときには、両基板１５７，１５７ａの導電体形成面で磁性体膜１６１および誘電体膜１６２を挟み込み、また誘電体膜１６２の形成部分に配した金属導電体１５５，１５５ａによってコンデンサの対向電極を形成できるよう位置合わせを行う。
（９）さらに、このようにして貼り合せた基板１５８を複数作成してこれらをプリプレグ１６６（または接着シート）を介在させて重ね合わせ、プレスすることにより多層基板を形成する（図１６（ｋ））。尚、このとき積層する基板は、異種（複数種類の）機能膜を備えた本実施形態に係る基板１５８に限らず、単一種類の機能膜１６５を備えた基板１５９を含むものであっても良く、これらの基板を任意の数だけ適宜組み合わせて、様々な多層基板を構成することが可能である。また、かかる機能膜の形成法として、この第二実施形態では厚膜法を、また前記第一の実施形態では薄膜法を使用したが、厚膜法と薄膜法とを組み合わせて成膜を行うことも可能である。例えば、同一面に形成する第一の機能膜は薄膜法により形成し、第二の機能膜は厚膜法により形成することも出来る。尚、この場合、基板間の接着性を確保するため、薄膜部分にはプリプレグあるいは接着シートを介在させれば良い。
上記実施形態に係る多層基板の製造方法によれば、基板内の同一面に複数の異なる機能材料膜を配し、電気的特性に優れた所望の機能素子を基板に高密度に内蔵させることが出来る。また、本来高温（５００〜９００℃）での成膜処理が必要な無機の薄膜材料を、耐熱性の低い有機材料と同一の構造中に煩雑な工程を経ることなく配することが出来る。さらに、樹脂付き金属箔を使用する従来の方法では一層ごとに熱プレス処理を行う必要があったが、本実施形態によれば各基板構成材料を一括してプレスすることが出来るから（図１６（ｊ），図１６（ｋ））、少ない工程数と低廉なコストで積層基板を製造することが可能となる。
以上のように、本発明の製造方法は、前記複数種類の機能膜を薄膜法により転写用基板に配する工程と、該複数種類の機能膜をコア基板に転写する工程とを含む。
このように転写法を利用すれば、耐熱性に優れた転写用基板に一旦成膜を行い、これをコア基板に転写することが出来るから、十分な耐熱性を有しない有機樹脂基板に対しても電気的特性に優れた機能性膜、そして該膜による機能素子を形成することが可能となる。
複数種類の機能膜を転写用基板に配置するには、転写用基板にマスキングを施して機能膜を転写用基板に配する工程を、複数種類の機能膜の種類毎に繰り返すことにより行うことが出来る。尚、本発明では、これら複数種類の機能膜を同時に転写用基板に配することも可能である。
また、前記転写する工程は、転写用基板の前記機能膜を配した面をプリプレグに対して加熱および加圧しながらプレスすることにより該プリプレグを硬化させる工程と、該転写用基板を剥離する工程とを含む。
さらに、前記複数種類の機能膜を配する工程に先立ち金属膜を配する工程と、前記複数種類の機能膜を配する工程の後に金属膜を配する工程とのいずれか一方または双方をさらに含む。
また、本発明では、前記複数種類の機能膜を、樹脂材料に各種機能性粉末を混合し分散した複合材料によって形成し、該機能膜を支持フィルムに配し、該機能膜をコア基板に転写する。
この場合、前記コア基板に金属膜を配してもよい。
また、機能膜をコア基板に配する場合に、該コア基板にマスキングを施して機能膜を該コア基板に配する工程を、複数種類の機能膜の種類毎に繰り返すことがある。尚、本発明では、複数種類の機能膜を同時にコア基板に配することも可能である。
前記機能膜は、誘電体膜、磁性体膜、圧電体膜、焦電体膜および半導体膜のいずれかであってもよい。
さらに、かかる本発明の多層基板の製造方法は、前記複数種類の機能膜を備えた少なくとも一枚のコア基板を、接合材（プリプレグを含む）を介在させて別のコア基板と積層し一体化する工程を含む。
また、本発明に係る電子部品の製造方法は、前記いずれかの多層基板の製造方法における各工程を備えるとともに、該多層基板の少なくとも一方の面に、表面実装部品を実装する工程をさらに含む。
本発明は、図面に基づいて説明した前記実施の形態に限定されるものではなく、特許請求の範囲に記載の範囲内で種々の変更を行うことが出来ることは当業者において明らかである。
〔第七実施形態〕
以下、添付図面の図１７から図２５を参照しつつ本発明の実施の形態（以下、本実施形態という）を説明する。
図１７に示すように、本実施形態の多層基板は、薄膜法により形成した誘電体セラミック薄膜２１１を基板内部に備えたもので、該誘電体薄膜２１１の両面に電極膜２１２，２１３を配してコンデンサを形成し、これを樹脂を主体とする基板材料（有機絶縁材料）２１５，２１６で保持したものである。
かかる多層基板において誘電体セラミック層２１１を形成するには、具体的には、耐熱性を有する転写用基板に誘電体薄膜を形成し、これを熱処理してその結晶性を向上させ、その後に誘電体薄膜を樹脂基材に転写することによって行う。この工程を、図１８（ａ）〜１８（ｎ）を参照してさらに詳しく説明する。
（１）まず、転写用基板３１を用意し（図１８（ａ））、この転写用基板２３１の表面に電極となる金属膜２１２をスパッタ等の薄膜法により形成する（図１８（ｂ），１８（ｃ））。このとき、転写用基板２３１としては、５００℃以上の耐熱性を有する無機基材からなる基板であれば使用することが可能である。例えばシリコンやＳＵＳ（ステンレス）、アルミナ、ジルコニア、石英、サファイア、酸化マグネシウム、酸化ジルコニウム等の基板を使用することが出来る。
金属電極膜としては、導電性を有する導体材料であれば、例えば銅（Ｃｕ）やチタン（Ｔｉ）、ニッケル（Ｎｉ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、その他これらを少なくとも一種以上含む合金等を使用することが可能で、その種類を特に問わない。ただし、好ましい態様として本実施形態では、形成する電極膜を２層構造とし、熱処理時の耐熱性と耐還元性に優れたＰｔ膜２１２ａをまず転写用基板２３１の表面に形成し、その上に誘電体セラミック層との密着性の高いＴｉ膜２１２ｂを形成する。
電極膜の形成方法としては、前記スパッタのほかにも、蒸着、ＣＶＤ、レーザアブレーション、ゾルゲル形成膜の焼成、めっきその他の方法を使用することが可能である。ただし、基板／モジュールの信頼性を向上させるには、より平滑な金属膜を形成することが可能なスパッタ、蒸着、ＣＶＤ等の乾式法によることが望ましい。これら乾式成膜法によれば、電解金属箔のような凹凸が生じることがないから、コンデンサの対向電極として用いた場合に局部的な電界集中の発生を防ぐことが出来る。
（２）次に、電極膜２１２の上に、スパッタや蒸着、ＣＶＤ、レーザアブレーション、ゾルゲル形成膜の焼成等の薄膜法により誘電体セラミック層２１１を形成する（図１８（ｄ））。この誘電体セラミック層２１１を形成する材料としては、例えばチタン酸バリウム系セラミックスを使用することが出来る。またこのほかにも、例えばチタン−バリウム−ネオジウム系セラミックス、チタン−バリウム−錫系セラミックス、鉛−カルシウム系セラミックス、二酸化チタンセラミックス、チタン酸鉛系セラミックス、チタン酸ストロンチウム系セラミックス、チタン酸カルシウム系セラミックス、チタン酸ビスマス系セラミックス、チタン酸マグネシウム系セラミックス、ＣａＷＯ_４系セラミックス、Ｂａ（Ｍｇ，Ｎｂ）Ｏ_３系セラミックス、Ｂａ（Ｍｇ，Ｔａ）Ｏ_３系セラミックス、Ｂａ（Ｃｏ，Ｍｇ，Ｎｂ）Ｏ_３系セラミックス、Ｂａ（Ｃｏ，Ｍｇ，Ｔａ）Ｏ_３系セラミックス等により誘電体セラミック層２１１を形成することが可能である。
誘電体セラミック層２１１の厚さは、好ましくは耐電圧性を確保するため０．１μｍ以上とし、かつ高容量のコンデンサを形成するために５μｍ以下とする。また、５μｍより厚いセラミック誘電体膜では膜自体の可撓性が著しく無くなり、基板転写時等の製造工程で、膜自体が割れてしまうという問題が生じやすくなるため好ましくない。
（３）誘電体セラミック層２１１の形成後、該層２１１に熱処理を施し、結晶性を向上させる。熱処理の温度は、好ましくは５００℃から９００℃とする。これにより、安定した結晶構造を有する誘電特性に優れた誘電体セラミック層を形成することが出来る。尚、結晶形態は、より良好な誘電特性が得られるように結晶性が向上して、図２３、２４のように明確にペロブスカイトのピークの分離が見られることが望ましい。
下記表１は、スパッタにより成膜したチタン酸バリウム薄膜について熱処理を行わない場合と様々な温度で熱処理を行った場合の比誘電率を示し、図２１〜図２５は、それらのＸ線回折チャート図である。これらの表および図から明らかなように、図２１（熱処理なし）あるいは図２２（熱処理３００℃）のような極めて結晶性の悪いチタン酸バリウム化合物が、熱処理によって図２３および図２４に示されるように結晶性が向上し、明確なペロブスカイト構造を示すようになる。この熱処理による結晶性の向上に伴い、チタン酸バリウム膜の比誘電率εは、薄膜形成時の２０〜３０から、５００℃以上の熱処理により結晶性を向上させた場合には、一挙に２００以上に向上する。

（４）熱処理の後、誘電体セラミック層２１１の上に電極膜２１３を形成する（図１８（ｅ），１８（ｆ））。この電極膜２１３は、図１８（ｂ）および１８（ｃ）で形成した前記電極膜２１２と同様に、２層構造とし、誘電体セラミック層２１１にまずＴｉ膜２１３ｂを形成し、その上にＣｕ膜２１３ａを形成する。Ｃｕは先に付けたＰｔ電極膜に比べて低コストで電気抵抗が低いメリットがあるが、転写用基板に直接形成される電極膜は熱処理工程を伴うため、耐熱性や耐酸化性に優れたＰｔ膜の方が適している。このため、誘電体を挟んで両側に形成される電極膜は異なった材料を用いることが望ましい。この組合せの他の例として、Ｎｉ−Ｔｉ／Ａｇ−Ｔｉ（電極膜２１２について、Ｎｉ電極膜２１２ａとＴｉ電極膜２１２ｂ／電極膜２１３について、Ａｇ電極膜２１３ａとＴｉ電極膜２１３ｂ）のように、転写用基板に直接形成される電極膜２１２ａは融点が高い電極材料とし、電極膜２１３ａは安価で電気抵抗の低い電極材料の組合せを選択することが望ましい。
（５）電極膜２１３の形成後、該電極膜２１３ａ，２１３ｂをエッチングによりパターニングする（図１８（ｇ），１８（ｈ））。尚、電極膜のパターニングには、ウェットエッチング、ドライエッチングのいずれも適用可能である。
（６）パターニング後、転写用基板２３１を反転させ、樹脂プリプレグ（Ｂステージ状態の有機材料）２１５に対して加圧および加熱しながらプレス処理して転写を行い（図１８（ｉ））、その後、転写用基板２３１を剥離する（図１８（ｊ））。尚、かかる転写にあたっては、プリプレグ２１５を使用せず、接着層を介して硬化状態にある樹脂基板に対してプレスを行うことにより、電極膜２１２，２１３を備えた誘電体セラミック層２１１を該樹脂基板に転写することも可能である。
転写する有機樹脂基板２１５は、誘電特性に優れかつ吸水性の低いものが好ましく、熱可塑性樹脂および熱硬化性樹脂の双方が利用可能である。具体的には、例えばエポキシ樹脂、フェノール樹脂、ビニルベンジルエーテル化合物、ビスマレイミドトイアジン樹脂、ポリオレフィン系樹脂、ポリイミド、ポリエステル、ポリフェニレンオキサイド、ポリフェニレンサルファイド、液晶ポリマー、フッ素系樹脂等、並びにこれらを一種類以上含むものを使用することが出来る。また、これらの樹脂には必要に応じて、誘電体セラミック粉末、磁性体粉末等を混合して基板自体に各種電気的な特性を付与させることも出来る。
また、転写時の圧力を１〜３ＭＰａに調節することにより、薄膜形成されたコンデンサ素子層を転写と同時にプリプレグ内に埋め込むことが容易である。コンデンサ素子がプリプレグ内に埋め込まれると、後の工程で行われる基板積層時に段差が生じなくなるため、コンデンサ外周部の空隙がなくなる。このため、多層基板内に形成されたコンデンサ素子の耐湿性に対する信頼性が向上する。
（７）転写用基板剥離後、誘電体セラミック層２１１の表面を覆っている最初に形成した前記電極膜２１２に対し、パターン形成した前記電極膜２１３と位置あわせして、対向電極を形成できるようパターニングを行う（図１８（ｋ），１８（ｌ））。これにより、従来、樹脂あるいは有機基板、樹脂基板中に誘電体セラミック材を分散させた複合材料を用いた基板では形成することが出来なかった大容量のコンデンサを有機基板上に形成することが出来る。
（８）そして、このようにして形成したコンデンサ（誘電体セラミック層）を備える有機樹脂基板を、樹脂プリプレグ２１６を介在させ（図１８（ｍ））、プレスすることにより複数積層する（図１８（ｎ））。これにより、高容量のコンデンサ素子層を複数内蔵した多層基板を形成することが出来る。
尚、かかる積層工程においては、誘電体セラミック層（コンデンサ層）だけではなく、薄膜磁性材料層や抵抗体層、コイルパターンを含む各種機能層を積層することが可能である。図１７に示す本実施形態の多層基板は、コンデンサのほか、さらに薄膜磁性材料層２２１に隣接して所定のコイルパターンを形成したインダクタ２２２を基板内に備えている。また、このようにして形成した多層基板の表面には、各種のチップ部品を実装することが可能である。尚、図１７において、符号２２５は貫通スルーホール、２２７はグランド電極をそれぞれ示す。
また、上述した誘電体セラミック層２１１は、前記図１８（ａ）〜１８（ｎ）および図１９（ａ）、１９（ｂ）に示すように基板全体に形成することも出来るが、図２０（ａ）、２０（ｂ）に示すように、基板の一部に誘電体セラミック層２１１を形成することも可能である。このように基板の一部に誘電体セラミック層を形成するには、転写用基板をマスキングし、該転写用基板上に電極膜２１２，２１３を両面に備えた誘電体セラミック層２１１を形成した後、樹脂基板２１５にこれらを転写すればよい。誘電体セラミック層２１１を形成した以外の部分には、例えば磁性体層や抵抗体層のような他の機能層を形成することも可能である。

以下、本発明の実施例を説明する。
転写用基板２３１として、厚さ０．４ｍｍのシリコンウエハー基板を用意した。このシリコンウエハー基板上にスパッタによりＰｔおよびＴｉの順で各々０．１μｍずつ成膜を行い、電極膜２１２を形成した。次に、６００℃の加熱条件でＲＦスパッタによりチタン酸バリウムの薄膜を０．３μｍの厚さで電極膜２１２の上に形成し、誘電体セラミック層２１１とした。さらに、この誘電体セラミック層２１１の上にＴｉおよびＣｕの順で各々０．１μｍずつ成膜を行った。
次に、表面の電極膜２１３をコンデンサが形成できるようにエッチングして所定のパターンとする。これを厚さ１００μｍのビニルベンジル樹脂プリプレグに対して転写用基板を反転させ、加圧・加熱しながらプレスする。その後、転写用基板を剥離した。この状態では、金属電極膜２１２が全面を覆う形となっている。その金属電極膜２１２を、前記コンデンサを形成するためにエッチングしたパターンと位置合わせし、対向電極を形成できるようにパターニングを行う。
これにより、従来、有機基材では形成することが出来なかった大容量のコンデンサを有機基板上に形成することが出来た。
次に、同様に厚さ０．４ｍｍのシリコンウエハー基板上にＣｕ膜を成膜し、その後、Ｔｉ膜を成膜した後、これらＣｕおよびＴｉ膜をコイル状にエッチングしてパターニングした。さらに、絶縁性を確保するためにＳｉＯ_２をスパッタにより０．２μｍの厚さに成膜し、その上にＮｉ−Ｆｅ膜を０．３μｍになるように成膜して磁性体層２２１を形成した。これを前記誘電体セラミック層２１１と同様にビニルベンジル樹脂プリプレグに対して転写し、磁性膜２２１を備えコイル２２２を有する基材を作成した。尚、転写時の温度は約２００℃、転写時の加圧の圧力は約２ＭＰａとした。そして、該基材および前記誘電体膜を、樹脂プリプレグ２１６を介在させて積層し、前記図１７に示すような積層体を形成することが出来た。
以上のように、本発明では、誘電体セラミック層の熱処理の温度は、好ましくは５００℃から９００℃とし、該誘電体セラミック層の厚さは、５μｍより厚いセラミック誘電体膜では膜自体の可撓性が著しく無くなり、基板転写時等の製造工程で、膜自体が割れてしまうという問題が生じやすくなる。このため好ましくは５μｍ以下とする。
さらに、誘電体セラミック層と電極膜とにより形成されるコンデンサ素子層を、同一の平面内で一個以上（一個または二個以上）、樹脂を主体とする基板に埋め込んで形成する。
また、前記誘電体セラミック層を挟んで形成された一対の電極膜を、対向する側でそれぞれ異なった材料で形成する。
本発明に係る多層基板の製造方法は、コンデンサ素子層を基板内部に一層以上（一層または二層以上）備えた多層基板を形成する多層基板の製造方法であって、転写用基板に第一の電極膜を形成する工程と、該第一の電極膜上に薄膜法により誘電体セラミック層を形成する工程と、該誘電体セラミック層を熱処理して結晶性を向上させる工程と、該熱処理工程の後、誘電体セラミック層の表面に第二の電極膜を形成する工程と、該第一および第二の電極膜を備えた前記誘電体セラミック層を、樹脂プリプレグ上に転写する工程とを含む。
前記転写する工程は、転写と同時にコンデンサ素子層を前記プリプレグに埋没させる工程を含む。
また、かかる製造方法は、第二の電極膜を形成する工程の後、該第二の電極膜をパターニングする工程と、該パターニングした第二の電極膜と第一の電極膜とを備えた誘電体セラミック層を樹脂プリプレグ上に転写する工程と、該転写工程の後、第一の電極膜をパターニングする工程とさらに含む。
さらに、かかる製造方法において、転写用基板を電極パターンにマスキングして薄膜法により該転写用基板に第一の電極パターンを形成する工程と、薄膜法により誘電体セラミック層を形成する工程と、該誘電体セラミック層を熱処理して結晶性を向上させる工程と、該熱処理工程の後、誘電体セラミック層を電極パターンにマスキングして薄膜法により第二の電極パターンを形成する工程と、該第一および第二の電極パターンを備えた誘電体セラミック層を樹脂プリプレグ上に転写する工程とをさらに含む。
また、かかる製造方法において、誘電体セラミック層の熱処理の温度を５００℃から９００℃とする。

以上説明したように本発明によれば、電気的特性に優れた機能素子を高密度に内蔵しかつ信頼性の高い有機多層基板を得ることが可能となる。
また、熱処理により結晶性を向上させた誘電体セラミック層を有機樹脂基板に転写することにより、高誘電率のセラミック層を基板内に形成することが出来るから、小型かつ高機能な信頼性の高いコンデンサ内蔵の有機多層樹脂基板を提供することが可能となる。

Claims (30)

1. 複数の基材を積層してなりかつ複数種類の機能素子を基板内部に備えた多層基板であって、
   前記複数の基材のうち少なくとも一つの基材が、その同一面上に、第一の機能材料膜と、該第一の機能材料膜と異なる第二の機能材料により形成される第二の機能材料膜とを有し、前記第一および第二の機能材料膜により複数種類の機能素子を形成したことを特徴とする多層基板。
2. 前記第一および第二の機能材料膜は、無機材料により形成された厚さ５μｍ以下の薄膜である請求項１に記載の多層基板。
3. 前記第一および第二の機能材料膜は、薄膜法により転写用基板に形成された後、前記基材に転写された薄膜である請求項１に記載の多層基板。
4. 前記第一および第二のの機能材料膜の少なくとも一つが、加熱処理されることにより結晶性を向上させたものである請求項１に記載の多層基板。
5. 前記第一および第二の機能材料膜が、誘電体材料、磁性材料、圧電材料、焦電材料および半導体材料のいずれかにより形成されている請求項１から４のいずれか一項に記載の多層基板。
6. 前記第一および第二の機能材料膜の少なくとも一つが、樹脂に機能性粉末を混合し分散した複合材料により形成されている請求項１に記載の多層基板。
7. 前記機能性粉末は、誘電体材料、磁性材料、圧電材料、焦電材料および半導体材料のいずれかである請求項６に記載の多層基板。
8. 前記複数種類の機能材料膜を配する基材が、樹脂を主体とする基材である請求項１に記載の多層基板。
9. 前記複数種類の機能素子を備えた少なくとも一枚の基材を、接合材を介在させて他の基材と積層し一体化した請求項１に記載の多層基板。
10. 請求項１から９のいずれか一項に記載の前記多層基板の少なくとも一方の面に表面実装部品を実装した電子部品。
11. 基板内部に複数種類の機能素子を備えた多層基板を製造する方法であって、
    第一の機能膜と、該第一の機能膜と異なる第二の機能膜とをコア基板の同一面内に配する工程を含むことを特徴とする多層基板の製造方法。
12. 前記第一および第二の機能膜を薄膜法により転写用基板に配する工程と、
    前記第一および第二の機能膜をコア基板に転写する工程とを含む請求項１１に記載の多層基板の製造方法。
13. 前記転写する工程は、前記転写用基板の前記機能膜を配した面をプリプレグに対して加熱および加圧しながらプレスすることにより該プリプレグを硬化させる工程と、
    該転写用基板を剥離する工程とを含む請求項１２に記載の多層基板の製造方法。
14. 前記第一および第二の機能膜を配する工程に先立ち金属膜を配する工程と、前記第一および第二の機能膜を配する工程の後に金属膜を配する工程とのいずれか一方または双方をさらに含む請求項１２に記載の多層基板の製造方法。
15. 前記機能膜を転写用基板に配する工程は、転写用基板にマスキングを施して該機能膜を該転写用基板に配する工程を、前記第一および第二の機能膜毎に繰り返す請求項１２に記載の多層基板の製造方法。
16. 前記第一および第二の機能膜の少なくとも一方は、樹脂材料に各種機能性粉末を混合し分散した複合材料によって形成され、該機能膜を支持フィルムに配する工程と、該機能膜をコア基板に転写する工程とを含む請求項１１に記載の多層基板の製造方法。
17. 前記コア基板に金属膜を配する工程をさらに含む請求項１６に記載の多層基板の製造方法。
18. 前記機能膜をコア基板に配する工程は、コア基板にマスキングを施して該機能膜を該コア基板に配する工程を、該複数種類の機能膜の種類毎に繰り返す請求項１６に記載の多層基板の製造方法。
19. 前記機能膜は、誘電体膜、磁性体膜、圧電体膜、焦電体膜および半導体膜のいずれかである請求項１に記載の多層基板の製造方法。
20. 前記第一および第二の機能膜を備えた少なくとも一枚のコア基板を、接合材を介在させて別のコア基板と積層し一体化する工程をさらに含む請求項１に記載の多層基板の製造方法。
21. 請求項１から１０のいずれか一項に記載の多層基板の製造方法における各工程を備えるとともに、該多層基板の少なくとも一方の面に、表面実装部品を実装する工程をさらに含む電子部品の製造方法。
22. コンデンサ素子層を基板内部に一層以上備えた多層基板であって、前記コンデンサ素子層は、薄膜法により形成されかつ熱処理により結晶性を向上させた誘電体セラミック層と、該誘電体セラミック層の両面に配した電極膜とにより形成され、樹脂を主体とする基板で保持されていることを特徴とする多層基板。
23. 前記誘電体セラミック層の熱処理の温度が５００℃から９００℃であり、前記誘電体セラミック層の厚さが５μｍ以下である請求項２２に記載の多層基板。
24. 前記誘電体セラミック層と前記電極膜とにより形成されるコンデンサ素子層が同一の平面内で一個以上、樹脂を主体とする基板に埋め込まれて形成されている請求項２２に記載の多層基板。
25. 前記誘電体セラミック層を挟んで形成された一対の電極膜が、対向する側でそれぞれ異なった材料で形成されている請求項２２に記載の多層基板。
26. コンデンサ素子層を基板内部に一層以上備えた多層基板を形成する多層基板の製造方法であって、転写用基板に第一の電極膜を形成する工程と、該第一の電極膜上に薄膜法により誘電体セラミック層を形成する工程と、該誘電体セラミック層を熱処理して結晶性を向上させる工程と、該熱処理工程の後、誘電体セラミック層の表面に第二の電極膜を形成する工程と、該第一および第二の電極膜を備えた前記誘電体セラミック層を、樹脂プリプレグ上に転写する工程と、を含むことを特徴とする多層基板の製造方法。
27. 前記転写する工程は、転写と同時に前記コンデンサ素子層を前記プリプレグに埋没させる工程を含む請求項２６に記載の多層基板の製造方法。
28. 前記第二の電極膜を形成する工程の後、該第二の電極膜をパターニングする工程と、該パターニングした第二の電極膜と前記第一の電極膜とを備えた誘電体セラミック層を樹脂プリプレグ上に転写する工程と、該転写工程の後、前記第一の電極膜をパターニングする工程と、をさらに含む請求項２６に記載の多層基板の製造方法。
29. 転写用基板を電極パターンにマスキングして薄膜法により該転写用基板に第一の電極パターンを形成する工程と、薄膜法により誘電体セラミック層を形成する工程と、該誘電体セラミック層を熱処理して結晶性を向上させる工程と、該熱処理工程の後、誘電体セラミック層を電極パターンにマスキングして薄膜法により第二の電極パターンを形成する工程と、該第一および第二の電極パターンを備えた誘電体セラミック層を樹脂プリプレグ上に転写する工程と、をさらに含む請求項２６に記載の多層基板の製造方法。
30. 前記誘電体セラミック層の熱処理の温度が５００℃から９００℃である請求項２６のいずれか一項に記載の多層基板の製造方法。

Images