JPS6224655A - リ−ドフレ−ム - Google Patents

リ−ドフレ−ム

Info

Publication number
JPS6224655A
JPS6224655A JP16315885A JP16315885A JPS6224655A JP S6224655 A JPS6224655 A JP S6224655A JP 16315885 A JP16315885 A JP 16315885A JP 16315885 A JP16315885 A JP 16315885A JP S6224655 A JPS6224655 A JP S6224655A
Authority
JP
Japan
Prior art keywords
lead
tie
pattern recognition
island
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16315885A
Other languages
English (en)
Other versions
JPH0680758B2 (ja
Inventor
Yoshimi Taira
平　好美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60163158A priority Critical patent/JPH0680758B2/ja
Publication of JPS6224655A publication Critical patent/JPS6224655A/ja
Publication of JPH0680758B2 publication Critical patent/JPH0680758B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、リードフレームの改良に関する。
〔発明の技術的背景〕
従来、リードフレームとしては第４図及び第５図に示す
ものが知られている。ここで、第５図は第４図の部分拡
大平面図を示す。
図中の１は、半導体素子を装着するアイランドである。
このアイランド１はそのコーナ一部から４本のタイバー
２・・・によって係止され、該タイバー２・・・の他端
はフレーム外枠３に連結されている。前記アイランド１
の周囲には、複数のインナーリード４・・・が設けられ
ている。前記フレーム外枠３には、ガイド穴５が設けら
れている。
ところで、こうした構造のリードフレームにおいて、従
来のオート？ンを−によるインナーリード側の位置補正
は、フレーム外枠３に設けたガイド穴５１＆：利用し、
リードフレームが所定の位置に達したとき、このガイド
穴５にガイドビンを突き上げることにより機械的に実施
している。
又、ノ母ターン認識装置を使用して電気的に位置補正を
行う場合もあるが、インナーリード４のデデインに合わ
せて認識作業を実施している。
〔背景技術の問題点〕
しかしながら、従来技術によれば以下に示す欠点を有す
る。
（支）　インナーリード４の位置補正を機械的に行う場
合；この場合、フレームの送り精度等の良悪によりセカ
ンドボンディングの♂ンデイング位置精度が低下する。
特に、このことはインナーリード４の幅、ピッチが狭く
なった場合に顕著である。
（イ）　インナーリード４の位置補正を電気的に行う場
合；ピン数が多くなった場合、インナーリード４・・・
がすべて同じ形状になシ易い、従って、ノ９ターン認識
装置が誤動作を引起こすおそれがある。
〔発明の目的〕
本発明は上記事情に鑑みてなされたもので、リード側の
？ンディング位置精度を向上するとともに、パターン認
識装置による誤動作を回避し得るリードフレームを提供
することを目的とする。
〔発明の概要〕
本発明は、インナーリードもしくはタイバーの少なくと
も一方にワイヤボンディング時のリードパターン認識用
のマークを設けることによって、パターン認識装置によ
る誤動を回避し、？ンディング位置精度の向上を図った
ことを骨子とする。具体的には、本発明は、半導体素子
を装着するアイランドと、このアイランドを係止するタ
イバーと、前記アイランドの周囲に設けられたインナー
リードと、フレーム外枠と、前記タイバーもしくはイン
ナーリードの少なくとも一方に設けられたワイヤボンデ
ィング時のリード・９ターン認識用のマークとを具備す
ることを特徴とする。
〔発明の実施例〕
以下、本発明の一実施例を第１図及び第２図を参照して
説明する。ここで、第２図は第１図を部分的に拡大した
平面図を示す。
図中の１１は、半導体累子を装着するアイランドである
。このアイランド１１はそのコーナ一部から４本のタイ
バー１２・・・によって係止され、該タイバー１２・・
・の他端はフレーム外枠１３に連結されている。ここで
、４本のタイバー１２・・・のうち１本のタイバー１２
には、ワイヤ♂ンディング時のリードパターン認識用の
マーク１４が設けられている。前記アイランド１１の周
囲には複数のインナーリード１５・・・が設けられてい
る。なお、１６はフレーム外枠１３に設けられたガイド
穴である。
しかして、本発明によれば、所定のタイバー１２にワイ
ヤボンディング時のリードパターン認識用のマーク１４
を設けた構造となっているため、多ピン構造でも、前記
ツヤターン１４を目印とすることによ）誤動作を招くこ
となく正確な？ンディングを実施することができる。
なお、上記実施例では、ワイヤボンディング時のリード
パターン認識用のマークをタイバーに設けた場合につい
て述べたが、これに限らず、第３図に示す如くインナリ
ード１５にマーク２１を設けてもよいし％あるいはタイ
Δ−とインナーリードの両方に設けてもよい、ｉた。前
記マークの数は１つに限らず複数個設けてもよい。更に
、その形状は問わない。
〔発明の効果〕
以上詳述した如く本発明によれば、誤動作を招くことな
く正確な？ンディングを実施し得るリードフレームを提
供できる。
【図面の簡単な説明】
第１図は本発明の一実施例に係るリードフレームの平面
図、第２図は第１図の部分拡大平面図、第３図は本発明
の池の実施例に係るリードフレームの平面図、第４図は
従来のり−Ｐフレームの平面図、第５図は第４図の部分
拡大平面図である。 １１・・・アイランド、１２・・・タイバー、１３・・
・フレーム外枠、１４．２１・・・マーク、１５・・・
インナーリード、１６・・・ガイド穴。 出願人代理人　弁理士　鈴　江　武　彦第１図 第２図 第３図 第４図 第５図

Claims (1)

    【特許請求の範囲】
  1. 半導体素子を装着するアイランドと、このアイランドを
    係止するタイバーと、前記アイランドの周囲に設けられ
    たインナーリードと、フレーム外枠と、前記タイバーも
    しくはインナーリードの少なくとも一方に設けられたワ
    イヤボンディング時のリードパターン認識用のマークと
    を具備することを特徴とするリードフレーム。
JP60163158A 1985-07-24 1985-07-24 リ−ドフレ−ム Expired - Lifetime JPH0680758B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60163158A JPH0680758B2 (ja) 1985-07-24 1985-07-24 リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60163158A JPH0680758B2 (ja) 1985-07-24 1985-07-24 リ−ドフレ−ム

Publications (2)

Publication Number Publication Date
JPS6224655A true JPS6224655A (ja) 1987-02-02
JPH0680758B2 JPH0680758B2 (ja) 1994-10-12

Family

ID=15768331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60163158A Expired - Lifetime JPH0680758B2 (ja) 1985-07-24 1985-07-24 リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPH0680758B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6482660A (en) * 1987-09-25 1989-03-28 Fujitsu Ltd Lead frame
KR100235751B1 (ko) * 1997-05-13 1999-12-15 김규현 본딩인식부를 구비한 반도체패키지의 인쇄회로기판 구조

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5540523U (ja) * 1978-09-04 1980-03-15
JPS59178757A (ja) * 1983-03-29 1984-10-11 Shinko Electric Ind Co Ltd リ−ドフレ−ム
JPS6059541U (ja) * 1983-09-28 1985-04-25 株式会社デンソー 集積回路用リ−ドフレ−ム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5540523U (ja) * 1978-09-04 1980-03-15
JPS59178757A (ja) * 1983-03-29 1984-10-11 Shinko Electric Ind Co Ltd リ−ドフレ−ム
JPS6059541U (ja) * 1983-09-28 1985-04-25 株式会社デンソー 集積回路用リ−ドフレ−ム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6482660A (en) * 1987-09-25 1989-03-28 Fujitsu Ltd Lead frame
KR100235751B1 (ko) * 1997-05-13 1999-12-15 김규현 본딩인식부를 구비한 반도체패키지의 인쇄회로기판 구조

Also Published As

Publication number Publication date
JPH0680758B2 (ja) 1994-10-12

Similar Documents

Publication Publication Date Title
JPS6224655A (ja) リ−ドフレ−ム
JPS58171839A (ja) 半導体装置のパツケ−ジ及び実装方法
JPS5834952A (ja) 半導体装置用テ−プキヤリア
JPH0722555A (ja) 半導体装置用リードフレーム構造及びその切断方法
KR100287919B1 (ko) 더미 패턴을 갖는 반도체 칩
JP3201022B2 (ja) リードフレーム
KR100341520B1 (ko) 반도체 패키지 제조용 리드프레임
JPH0479358A (ja) 半導体装置用リードフレーム
KR940001857Y1 (ko) 리드프레임의 구조
JPS61134044A (ja) 半導体装置
JPS5929035U (ja) リ−ドフレ−ム
JPH04164357A (ja) 半導体装置用リードフレーム
KR970001139Y1 (ko) 비엘피(blp)용 리드 프레임
JPS63213363A (ja) リ−ドフレ−ム
JPH0141034B2 (ja)
JPS63250162A (ja) 外部リ−ド
KR970006980Y1 (ko) 리드프레임의 내부리드 구조
JP2803260B2 (ja) 半導体装置の製造方法
JPH088376A (ja) チップ型半導体電子部品
JPH0923099A (ja) 半導体部品およびその実装方法
KR19980026609U (ko) 리드 프레임
JPH05185579A (ja) スクリーン印刷機
JPS63273343A (ja) リ−ドフレ−ム
JPH0215661A (ja) 半導体装置のリード成形方法
JPH0613517A (ja) 半導体装置用リードフレーム

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term