KR19980026609U - 리드 프레임 - Google Patents
리드 프레임 Download PDFInfo
- Publication number
- KR19980026609U KR19980026609U KR2019960039505U KR19960039505U KR19980026609U KR 19980026609 U KR19980026609 U KR 19980026609U KR 2019960039505 U KR2019960039505 U KR 2019960039505U KR 19960039505 U KR19960039505 U KR 19960039505U KR 19980026609 U KR19980026609 U KR 19980026609U
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- lead
- paddle
- lead paddle
- lead frame
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 13
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
본 고안에 따른 리드 프레임은 십자 모양의 리드 패들 중심선과, 정사각형 또는 직사각형 모양의 반도체칩 실장기준선이 표시된 리드 패들과 리드 패들위에 본딩되어 반도체칩이 실장될 부위의 가장자리에 형성된 다수개의 리드로 구성되어 리드 패들 위에 반도체칩을 실장하는 반도체칩 본딩공정시 반도체칩을 리드패들의 중심에 정확히 실장하고, 또한 반도체칩이 정확한 위치에 실장되지 않았을때 위치 보정을 용이하도록 하였다.
Description
제 1 도는 종래의 리드 프레임에 반도체칩을 실장한 도면.
제 2 도는 본 고안에 따른 리드 프레임에 반도체칩을 실장한 도면.
*도면의 주요부분에 대한 부호의 설명*
10, 20 : 리드 프래임11, 21 : 리드
13, 23 ; 리드 패들15, 25 : 반도체칩
27-1, 27-2 : 리드 패들 중심선
29-1, 29-2 : 반도체칩 실장기준선
본 고안은 리드 프레임에 관한 것으로 특히 리드 패들 위에 반도체칩을 실장하는 반도체칩 본딩공정시 반도체칩을 리드패들의 중심에 정확히 실장하고, 또한 반도체칩이 정확한 위치에 실장되지 않았을때 위치 보정을 용이하도록 한 리드 프레임에 관한 것이다.
제 1 도는 종래의 리드 프레임에 반도체칩을 실장한 도면이다.
종래의 리드 프레임(10)은 반도체칩(15)이 본딩되어 실장될 리드 패들(13)과;
리드 패들(13)위에 본딩되어 반도체칩(15)이 실장될 부위의 가장자리에 형성된 다수개의 리드(11)로 구성된다.
상기 종래의 리드 프레임(10)의 리드 패들(13)위의 중앙에 반도체칩(15)을 실장하는 반도체칩 본딩공정을 실시한다.
그러나 종래의 리드 프레임(10)의 리드 패들(13) 위에는 아무런 표시가 없어 반도체칩(15)의 실장될 중심을 잡기가 용이하지 못하였으며, 반도체칩(15)의 본딩공정중 반도체칩(15)이 외부의 압력이나 충격에 의하여 이동하거나 회전하였을때 리드 패들(13)의 끝선을 기준으로 보정해야 했기 때문에 시간이 오래 걸리는 문제점을 가지고 있다.
본 고안에 따른 리드 프레임은 상기의 문제점을 해결하기 위하여 안출된 것으로 리드 프레임의 리드 패들위에 반도체칩의 실장위치를 정확히 하여 반도체칩 본딩공정을 용이하게 하는데 있다.
제 2 도는 본 고안에 따른 리드 프레임에 반도체칩을 실장한 도면이다.
이하 도면을 참조하여 본 고안에 따른 리드 프레임을 설명한다.
본 고안에 따른 리드 프레임(2)은 반도체칩(25)이 본딩되어 실장될 위치에 십자 모양의 리드 패들 중심선(27-1)(27-2)과, 정사각형 또는 직사각형 모양의 반도체칩 실장기준선(29-1)(29-2)이 표시되어 있는 리드 패들(23)과;
리드 패들(23)위에 본딩되어 반도체칩(25)이 실장될 부위의 가장자리에 형성된 다수개의 리드(21)로 구성된다.
또한 상기 리드 패들(23)의 리드 패들 중심선(27-1)(27-2)과, 반도체칩 실장기준선(29-1)(29-2)은 에칭 인쇄 또는 은(Ag)도금 등에 의하여 표시될 수 있다.
상기 본 고안의 리드 프레임(20)에 반도체칩(25)을 실장 또는 보정하는 작업은 다음과 같다.
반도체칩(25)의 실장위치를 리드 패들(23)위에 십자 모양의 리드 패들 중심선(27-1)(27-2)과, 정사각형 또는 직사각형 모양의 실장기준선(29-1)(29-2)을 기준으로 반도체칩 본딩공정을 실시한다. 그리고 반도체칩(25)의 본딩공정중 반도체칩(25)이 외부의 압력이나 충격에 의하여 이동하거나 회전하였을때 리드 패들 중심선(27-1)(27-2)과, 반도체칩 실장기준선(29-1)(29-2)을 기준으로 보정한다.
따라서 본 고안에 따른 리드 프레임은 반도체칩 본딩공정시 리드 패들의 중심에 반도체칩을 정확히 실장할 수 있으며, 반도체칩 본딩공정시 실장된 반도체칩이 이동하거나 회전하였을 경우 위치 및 각도보정이 용이한 잇점이 있다.
Claims (4)
- 반도체칩이 본딩되어 실장될 리드 패들과 리드 패들위에 본딩되어 반도체칩이 실장될 부위의 가장자리에 형성된 다수개의 리드로 구성된 리드 프레임에 있어서,상기 리드 패들위에 십자 모양의 리드 패들 중심선과, 정사각형 또는 직사각형 모양의 반도체칩 실장기준선이 표시된 것을 특징으로 하는 리드 프레임.
- 제 1 항에 있어서,리드 패들위의 리드 패들 중심선과 반도체칩 실장기준선은 에칭 기법에 의하여 형성된 것을 특징으로 하는 리드 프레임.
- 제 1 항에 있어서,리드 패들위의 리드 패들 중심선과 반도체칩 실장기준선은 인쇄에 의하여 형성된 것을 특징으로 하는 리드 프레임.
- 제 1 항에 있어서,리드 패들위의 리드 패들 중심선과 반도체칩 실장기준선은 은(Ag)도금에 의하여 형성된 것을 특징으로 하는 리드 프레임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960039505U KR19980026609U (ko) | 1996-11-12 | 1996-11-12 | 리드 프레임 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960039505U KR19980026609U (ko) | 1996-11-12 | 1996-11-12 | 리드 프레임 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980026609U true KR19980026609U (ko) | 1998-08-05 |
Family
ID=53982975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019960039505U KR19980026609U (ko) | 1996-11-12 | 1996-11-12 | 리드 프레임 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980026609U (ko) |
-
1996
- 1996-11-12 KR KR2019960039505U patent/KR19980026609U/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3644859B2 (ja) | 半導体装置 | |
| KR19980026609U (ko) | 리드 프레임 | |
| JPH02278740A (ja) | 半導体装置のパッケージング方法 | |
| KR100287919B1 (ko) | 더미 패턴을 갖는 반도체 칩 | |
| JPH0233959A (ja) | 半導体装置用リードフレーム | |
| KR930009014B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH05326782A (ja) | リードフレームおよびそれを用いた半導体装置 | |
| JP2586352B2 (ja) | 半導体装置用リード切断装置 | |
| KR970007128B1 (ko) | 반도체장치 | |
| JPH05267527A (ja) | 半導体装置用リードフレームの構造 | |
| CN108493178B (zh) | 封装到位的集成电路支架结构及其制造方法 | |
| JPH0680758B2 (ja) | リ−ドフレ−ム | |
| JPH05166949A (ja) | 樹脂封止半導体装置のパッケージのマーキング方法 | |
| JPH08762Y2 (ja) | 半導体装置用フレ−ム | |
| JPS6450432A (en) | Method for recognizing bonding position of lead frame in wire bonder | |
| KR200141131Y1 (ko) | 반도체 제조 공정용 리드 프레임 | |
| KR960000146Y1 (ko) | 세라믹 팩키지 | |
| KR940000746B1 (ko) | 반도체장치의 칩 본딩방법 | |
| JPH0555433A (ja) | 半導体装置 | |
| JP3057884B2 (ja) | リードフレーム | |
| KR200142844Y1 (ko) | 리드프레임 | |
| JPH053266A (ja) | 半導体装置 | |
| JPS63236353A (ja) | 半導体装置 | |
| JPS62173735A (ja) | ダイコレツト | |
| JPS5934648A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| UA0108 | Application for utility model registration |
Comment text: Application for Utility Model Registration Patent event code: UA01011R08D Patent event date: 19961112 |
|
| UG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| UA0201 | Request for examination |
Patent event date: 19991111 Patent event code: UA02012R01D Comment text: Request for Examination of Application Patent event date: 19961112 Patent event code: UA02011R01I Comment text: Application for Utility Model Registration |
|
| E902 | Notification of reason for refusal | ||
| UE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event code: UE09021S01D Patent event date: 20010928 |
|
| N231 | Notification of change of applicant | ||
| UN2301 | Change of applicant |
Comment text: Notification of Change of Applicant Patent event code: UN23011R01D Patent event date: 20011123 |
|
| E601 | Decision to refuse application | ||
| UE0601 | Decision on rejection of utility model registration |
Comment text: Decision to Refuse Application Patent event code: UE06011S01D Patent event date: 20020111 |