JPS5934648A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5934648A JPS5934648A JP14495582A JP14495582A JPS5934648A JP S5934648 A JPS5934648 A JP S5934648A JP 14495582 A JP14495582 A JP 14495582A JP 14495582 A JP14495582 A JP 14495582A JP S5934648 A JPS5934648 A JP S5934648A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- circuit board
- mounting
- view
- projecting section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/10—Plug-in assemblages of components, e.g. IC sockets
- H05K7/1015—Plug-in assemblages of components, e.g. IC sockets having exterior leads
- H05K7/103—Plug-in assemblages of components, e.g. IC sockets having exterior leads co-operating by sliding, e.g. DIP carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置のパッケージ下面に突出部を設け
ることによって、正確に回路配線用プリント基板（以下
、回路基板と略す）上に同半導体装置を実装できるよう
にした半導体装置に関するものである。
ることによって、正確に回路配線用プリント基板（以下
、回路基板と略す）上に同半導体装置を実装できるよう
にした半導体装置に関するものである。
従来例の構成とその問題点
従来、半導体装置、とくにＤＩＬ 型、フラット型など
の外装体、いわゆるパッケージは、プラスチック又はセ
ラミック材料が用いられるが、多くの場合、その下面は
平坦になっている。
の外装体、いわゆるパッケージは、プラスチック又はセ
ラミック材料が用いられるが、多くの場合、その下面は
平坦になっている。
第１図（ａ） 、 （ｂ） 、 （Ｃ）は、従来の半導
体集積回路装置ＩＣに広く用いられるＤＩＬ型パッケー
ジの外形構成を示す平面図、正面図および側面図である
。
体集積回路装置ＩＣに広く用いられるＤＩＬ型パッケー
ジの外形構成を示す平面図、正面図および側面図である
。
第１図において、１はビン、２／／ｉ、パッケージの上
面、３は下面、４は方向決めのだめのくぼみである。
面、３は下面、４は方向決めのだめのくぼみである。
従来、回路基板上に半導体装置を実装する場合には、以
下の２種類が実行されている。
下の２種類が実行されている。
（１）半導体装置を回路基板δ上に差し込み（第２図（
ａ））、ビン１をクリンチさせ（第２図（ｂ）。
ａ））、ビン１をクリンチさせ（第２図（ｂ）。
（Ｃ）、その後溶融半田槽を通して前記ビン１を回路基
板６の配線部に半田６を付着させて実装する（第２図（
ｄ））。尚、第２図（ａ） 、 （ｂ） 、 （ｄ）は
正面図、第２図（Ｃ）は側面図である。
板６の配線部に半田６を付着させて実装する（第２図（
ｄ））。尚、第２図（ａ） 、 （ｂ） 、 （ｄ）は
正面図、第２図（Ｃ）は側面図である。
（１１）半導体装置を回路基板６上に接着材７を塗布し
く第３図（ａ））、その位置に半導体装置をのせ（第３
図（ｂ） ’） 、そ！７）後、接着材７を乾燥させて
から溶融半田槽を通して半田６をビン１に４＝Ｊ着させ
る（第３図（Ｃ））。尚、第３図（ａ） −（Ｃ） Ｕ
：正面図である。
く第３図（ａ））、その位置に半導体装置をのせ（第３
図（ｂ） ’） 、そ！７）後、接着材７を乾燥させて
から溶融半田槽を通して半田６をビン１に４＝Ｊ着させ
る（第３図（Ｃ））。尚、第３図（ａ） −（Ｃ） Ｕ
：正面図である。
このように従来の半導体装置は、パッケージの下面を平
らにしているので、回路基板に実装する時に、半導体装
置を所定位置に容易に固定ないしは仮留めするためには
、ビンをクリンチしたり、回路基板に実装する前に接着
材を塗布し、その後基板に押し込まなければならないた
め、半導体基板の装着の自動化が困難という欠点があっ
た。
らにしているので、回路基板に実装する時に、半導体装
置を所定位置に容易に固定ないしは仮留めするためには
、ビンをクリンチしたり、回路基板に実装する前に接着
材を塗布し、その後基板に押し込まなければならないた
め、半導体基板の装着の自動化が困難という欠点があっ
た。
発明の目的
本発明は、このような従来の欠点を解決した半導体装置
を提供せんとするものである〇発明の構成 本発明は半導体装置の回路基板に装着される側の面に突
起部を設け、装置の容易化を実現せんとする半導体装置
である。
を提供せんとするものである〇発明の構成 本発明は半導体装置の回路基板に装着される側の面に突
起部を設け、装置の容易化を実現せんとする半導体装置
である。
実施例の説明
以下、本発明の実施例を図面を用いて説明する。
第４図（ａ）〜（ｃ）は本発明の実施例に係る半導体装
置の平面図、正面図、側面図である。同図において、第
１図〜第３図と同一番号は同一部分を示す。
置の平面図、正面図、側面図である。同図において、第
１図〜第３図と同一番号は同一部分を示す。
８は回路基板５に容易に押し込める様に、先端を細くし
た大きさの位置決め突出部を示し、９は同様の突出部で
突出部８とは方向を違えて設けたものである。
た大きさの位置決め突出部を示し、９は同様の突出部で
突出部８とは方向を違えて設けたものである。
第６図（ａ）（ｌｌ））はそれぞれ第４図に示す半導体
装置を回路基板５に仮留めした状態を示す図、回路基板
６に固定した状態を示す図である。同図において、第１
図〜第３図と同一番号は同一部分を示す。
装置を回路基板５に仮留めした状態を示す図、回路基板
６に固定した状態を示す図である。同図において、第１
図〜第３図と同一番号は同一部分を示す。
このように、突出部８，９を設けたことにより、これを
実装する場合には半導体装置を回路基板５に押し込むだ
けで十分仮留めすることができ、きわめて便利である。
実装する場合には半導体装置を回路基板５に押し込むだ
けで十分仮留めすることができ、きわめて便利である。
しかも、本実施例のように突出部８，９端子の大きさに
よって半導体装置の方向性も決定でき、実装ミスを防ぐ
こともできる。
よって半導体装置の方向性も決定でき、実装ミスを防ぐ
こともできる。
なお上記実施例では突出部を８，９の２カ所に構成した
が、突出部形状を方向性をもった形状にして１カ所とし
ても良く、また断面積金兄なる様にしても良い。
が、突出部形状を方向性をもった形状にして１カ所とし
ても良く、また断面積金兄なる様にしても良い。
発明の効果
以上のように、本発明は半導体装置のパッケージの下面
に突出部を設けたものであるから、これを回路基板に実
装するときに、半導体装置のビンをクリンチする必要も
なく、また接着材を塗布せずに実装できるという優れた
効果が得られる。
に突出部を設けたものであるから、これを回路基板に実
装するときに、半導体装置のビンをクリンチする必要も
なく、また接着材を塗布せずに実装できるという優れた
効果が得られる。
第１図（ａ） 、 （ｂ） 、 （Ｃ）は従来の半導体
パッケージの平面図、正面図、側面図、第２図（ａ）〜
（ｄ）及び第３図（−）〜（Ｃンは、従来の半導体パッ
ケージを回路基板に実装する工程図、第４図体）〜（Ｃ
）は、本発明の半導体パッケージの平面図、正面図、側
面図、第５図（４） 、 （ｂ）は、本発明の半導体パ
ッケージを回路基板に実装する工程図である。 １・・・・・・ビン、２・・・・・・パッケージ上面、
３・・・・・・パッケージ下面、４・・・・・・方向決
め用くぼみ、６・・・・・・回路基板、６・・・・・・
半田部、７・・・・・・接着材、８．９・・・・・・突
出部。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 第４図
パッケージの平面図、正面図、側面図、第２図（ａ）〜
（ｄ）及び第３図（−）〜（Ｃンは、従来の半導体パッ
ケージを回路基板に実装する工程図、第４図体）〜（Ｃ
）は、本発明の半導体パッケージの平面図、正面図、側
面図、第５図（４） 、 （ｂ）は、本発明の半導体パ
ッケージを回路基板に実装する工程図である。 １・・・・・・ビン、２・・・・・・パッケージ上面、
３・・・・・・パッケージ下面、４・・・・・・方向決
め用くぼみ、６・・・・・・回路基板、６・・・・・・
半田部、７・・・・・・接着材、８．９・・・・・・突
出部。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 第４図
Claims (2)
- （１）回路基板に挿入されるビンを有する半導体装置で
あって、前記半導体装置の前記回路基板に対向する面に
先端部を細ぐした突起部が設けられていることを特徴と
する半導体装置。 - （２）突起部が複数個設けられていることを特徴とする
特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14495582A JPS5934648A (ja) | 1982-08-20 | 1982-08-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14495582A JPS5934648A (ja) | 1982-08-20 | 1982-08-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5934648A true JPS5934648A (ja) | 1984-02-25 |
Family
ID=15374075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14495582A Pending JPS5934648A (ja) | 1982-08-20 | 1982-08-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5934648A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59164098U (ja) * | 1984-03-15 | 1984-11-02 | シャープ株式会社 | 音声合成制御装置 |
-
1982
- 1982-08-20 JP JP14495582A patent/JPS5934648A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59164098U (ja) * | 1984-03-15 | 1984-11-02 | シャープ株式会社 | 音声合成制御装置 |
| JPS631360Y2 (ja) * | 1984-03-15 | 1988-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| MY117421A (en) | Integral design features for heatsink attach for electronic packages | |
| JPS6290955A (ja) | ほぼ平坦なシ−ト状の装置を製造する改良された方法 | |
| JPS58171839A (ja) | 半導体装置のパツケ−ジ及び実装方法 | |
| JPS5934648A (ja) | 半導体装置 | |
| JPS6135696B2 (ja) | ||
| JPH04147660A (ja) | 電子部品 | |
| JPS588696Y2 (ja) | 電子部品の保持テ−プ | |
| JPS60171744A (ja) | 半導体装置 | |
| JPH02266550A (ja) | 面実装形ｉｃパッケージ | |
| JPS614436U (ja) | 半導体装置用パツケ−ジ | |
| JPH03215964A (ja) | 半導体パッケージ及びその装着基板 | |
| JP2910385B2 (ja) | 集積回路パッケージ用キャリアボード | |
| JPS59228738A (ja) | 半導体装置 | |
| JPS588697Y2 (ja) | 電子部品の保持テ−プ | |
| JPH02205063A (ja) | リードフレームおよび半導体装置 | |
| JPH065729A (ja) | プリント配線板および半導体素子の位置合わせ方法 | |
| JP2642175B2 (ja) | 基板に対する電子部品の半田付け実装方法 | |
| JPH064582Y2 (ja) | フィルムキャリア | |
| JPH0278249A (ja) | 半導体装置 | |
| JPS5954943U (ja) | 半導体混成集積回路装置 | |
| JPS63185046A (ja) | 半導体集積回路用パツケ−ジ | |
| JPH01220801A (ja) | チップ状電気素子 | |
| JPH06120298A (ja) | 半導体パッケージ | |
| JPH088376A (ja) | チップ型半導体電子部品 | |
| JPH0786449A (ja) | 半導体装置と実装基板 |