JPH06120298A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH06120298A JPH06120298A JP26378792A JP26378792A JPH06120298A JP H06120298 A JPH06120298 A JP H06120298A JP 26378792 A JP26378792 A JP 26378792A JP 26378792 A JP26378792 A JP 26378792A JP H06120298 A JPH06120298 A JP H06120298A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- tape base
- notch
- base material
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【構成】 テープ基材周辺部６に半導体素子の種類を識
別するための切欠き７を設けたことを特徴としている。 【効果】 キャリアテープから打抜いた後でも、内部に
モールドされた半導体素子の種類を区別することができ
るという効果がある。
別するための切欠き７を設けたことを特徴としている。 【効果】 キャリアテープから打抜いた後でも、内部に
モールドされた半導体素子の種類を区別することができ
るという効果がある。
Description
【０００１】
【産業上の利用分野】この発明はＴＡＢ（Tape Automat
ed Bonding）方式における半導体パッケージに関するも
のである。
ed Bonding）方式における半導体パッケージに関するも
のである。
【０００２】
【従来の技術】図４は、ＴＡＢ方式による半導体パッケ
ージを複数含んだキャリアテープを示す平面図である。
図４において、１はポリイミド系樹脂、ポリエステル、
ガラスエポキシ等から成るテープ基材、２はキャリアテ
ープを各工程において、実ピッチ送り及び位置決めする
ためのスプロケットホールである。３は半導体素子（図
示せず）をモールドした半導体パッケージであり、モー
ルド部３ａ、半導体素子と接続したアウターリード３ｂ
を含む。アウターリード３ｂはテープ基材１に設けられ
た配線４に接続されており、また、アウターリード３ｂ
を切断してキャリアテープより半導体パッケージ３を取
り出すためのアウターリード孔５が図示の位置に設けら
れている。
ージを複数含んだキャリアテープを示す平面図である。
図４において、１はポリイミド系樹脂、ポリエステル、
ガラスエポキシ等から成るテープ基材、２はキャリアテ
ープを各工程において、実ピッチ送り及び位置決めする
ためのスプロケットホールである。３は半導体素子（図
示せず）をモールドした半導体パッケージであり、モー
ルド部３ａ、半導体素子と接続したアウターリード３ｂ
を含む。アウターリード３ｂはテープ基材１に設けられ
た配線４に接続されており、また、アウターリード３ｂ
を切断してキャリアテープより半導体パッケージ３を取
り出すためのアウターリード孔５が図示の位置に設けら
れている。
【０００３】図５は図４に示したキャリアテープの一部
を示す平面図であり、図５に示した破線Ｌ1〜Ｌ4におい
て打抜くことにより、図６に示す従来の半導体パッケー
ジ３が得られる。この打抜き工程の際には、破線Ｌ1、
Ｌ2においてはアウターリード３ｂが所定の長さになる
位置で打抜き、また破線Ｌ3、Ｌ4においてはモールド部
３ａの間際で打抜いている。６は打抜いた後にモールド
部３ａのまわりに残されたテープ基材周辺部である。ま
た、アウターリード３ｂは打抜き工程の後には先端がフ
リーになる。
を示す平面図であり、図５に示した破線Ｌ1〜Ｌ4におい
て打抜くことにより、図６に示す従来の半導体パッケー
ジ３が得られる。この打抜き工程の際には、破線Ｌ1、
Ｌ2においてはアウターリード３ｂが所定の長さになる
位置で打抜き、また破線Ｌ3、Ｌ4においてはモールド部
３ａの間際で打抜いている。６は打抜いた後にモールド
部３ａのまわりに残されたテープ基材周辺部である。ま
た、アウターリード３ｂは打抜き工程の後には先端がフ
リーになる。
【０００４】
【発明が解決しようとする課題】従来の半導体パッケー
ジ３は以上のように構成されているので、異なる半導体
素子をモールドした種々の半導体パッケージ３を製造す
るときには、打抜き工程後の半導体パッケージ３の形状
が同じになるため区別が付かなくなってしまう等の課題
があった。
ジ３は以上のように構成されているので、異なる半導体
素子をモールドした種々の半導体パッケージ３を製造す
るときには、打抜き工程後の半導体パッケージ３の形状
が同じになるため区別が付かなくなってしまう等の課題
があった。
【０００５】この発明は上記のような課題を解消するた
めになされたもので、キャリアテープから打抜いた後で
も、内部にモールドされた半導体素子の種類を区別する
ことができる等の特長を有する半導体パッケージを得る
ことを目的としている。
めになされたもので、キャリアテープから打抜いた後で
も、内部にモールドされた半導体素子の種類を区別する
ことができる等の特長を有する半導体パッケージを得る
ことを目的としている。
【０００６】
【課題を解決するための手段】この発明の請求項１に係
る半導体パッケージは、テープ基材周辺部に半導体素子
の種類を識別するための切欠きを設けたものである。
る半導体パッケージは、テープ基材周辺部に半導体素子
の種類を識別するための切欠きを設けたものである。
【０００７】この発明の請求項２に係る半導体パッケー
ジは、テープ基材周辺部に半導体素子の方向に対応した
特定の配置の切欠きを設けたものである。
ジは、テープ基材周辺部に半導体素子の方向に対応した
特定の配置の切欠きを設けたものである。
【０００８】この発明の請求項３に係る半導体パッケー
ジは、基板上で半導体パッケージを位置決めする際に用
いられる切欠きをテープ基材周辺部に設けたものであ
る。
ジは、基板上で半導体パッケージを位置決めする際に用
いられる切欠きをテープ基材周辺部に設けたものであ
る。
【０００９】
【作用】この発明の請求項１に係る半導体パッケージに
おいては、切欠きの形状、数及び配置を知ることによっ
て、この半導体パッケージにモールドされた半導体素子
の種類を識別することが出来る。
おいては、切欠きの形状、数及び配置を知ることによっ
て、この半導体パッケージにモールドされた半導体素子
の種類を識別することが出来る。
【００１０】この発明の請求項２に係る半導体パッケー
ジにおいては、切欠きの配置を知ることによって、この
半導体パッケージにモールドされた半導体素子の方向を
知ることが出来る。
ジにおいては、切欠きの配置を知ることによって、この
半導体パッケージにモールドされた半導体素子の方向を
知ることが出来る。
【００１１】この発明の請求項３に係る半導体パッケー
ジにおいては、切欠きの位置に治具等を挿入することに
よって、この半導体パッケージの基板上における位置決
めを容易にする。
ジにおいては、切欠きの位置に治具等を挿入することに
よって、この半導体パッケージの基板上における位置決
めを容易にする。
【００１２】
【実施例】実施例１．図１はこの発明の実施例１を示す
平面図であり、図６と同一又は相当部分には同一符号を
付し、その説明は省略する。図１において、７はテープ
基材周辺部６に設けられた切欠きである。
平面図であり、図６と同一又は相当部分には同一符号を
付し、その説明は省略する。図１において、７はテープ
基材周辺部６に設けられた切欠きである。
【００１３】従来は、テープ基材１はモールド部３ａの
すぐ間際で打抜かれていたため、テープ基材周辺部６の
幅が狭く、図１に示すような切欠き７を設けることがで
きなかった。図１では、テープ基材周辺部６の幅を少し
大きくすることにより切欠き７の形成を可能にしてい
る。この切欠き７の形状、数及び配置は任意であり、半
導体パッケージ３の中に収納される半導体素子の種類に
対応して設けられる。図１では、切欠き７の形状は半円
形であり、数及び配置は一方の辺に２個、他方の辺に１
個が設けられている。
すぐ間際で打抜かれていたため、テープ基材周辺部６の
幅が狭く、図１に示すような切欠き７を設けることがで
きなかった。図１では、テープ基材周辺部６の幅を少し
大きくすることにより切欠き７の形成を可能にしてい
る。この切欠き７の形状、数及び配置は任意であり、半
導体パッケージ３の中に収納される半導体素子の種類に
対応して設けられる。図１では、切欠き７の形状は半円
形であり、数及び配置は一方の辺に２個、他方の辺に１
個が設けられている。
【００１４】実施例２．図２はこの発明の実施例２を示
す平面図である。図２において、切欠き７ａは一方の辺
に１個が設けられ、その形状は凹形となっている。
す平面図である。図２において、切欠き７ａは一方の辺
に１個が設けられ、その形状は凹形となっている。
【００１５】実施例３．図３はこの発明の実施例３を示
す平面図である。図３において、切欠き７ｂはテープ基
材周辺部６の４個のコーナーのうち１個のコーナーを面
取りしたものになっている。なお、コーナーと辺の両方
に切欠きを設けてもよい。
す平面図である。図３において、切欠き７ｂはテープ基
材周辺部６の４個のコーナーのうち１個のコーナーを面
取りしたものになっている。なお、コーナーと辺の両方
に切欠きを設けてもよい。
【００１６】実施例４．また、切欠きの配置によって半
導体パッケージ３のアウターリード３ｂの１ピン位置等
を明確にすることが可能となり、基板に搭載するときの
半導体パッケージ３の方向を一義的に決めることができ
る。
導体パッケージ３のアウターリード３ｂの１ピン位置等
を明確にすることが可能となり、基板に搭載するときの
半導体パッケージ３の方向を一義的に決めることができ
る。
【００１７】実施例５．さらに、切欠きの形成を、アウ
ターリード３ｂに対して正確な位置に行った場合には、
切欠きに治具等（図示せず）を挿入して半導体パッケー
ジ３を基板に搭載することにより、半導体パッケージ３
の位置決めを容易に行うことができる。
ターリード３ｂに対して正確な位置に行った場合には、
切欠きに治具等（図示せず）を挿入して半導体パッケー
ジ３を基板に搭載することにより、半導体パッケージ３
の位置決めを容易に行うことができる。
【００１８】
【発明の効果】この発明の請求項１に係る半導体パッケ
ージによれば、テープ基材周辺部に半導体素子の種類を
識別するための切欠きを設けたので、キャリアテープか
ら打抜いた後でも、内部にモールドされた半導体素子の
種類を区別することができるという効果がある。
ージによれば、テープ基材周辺部に半導体素子の種類を
識別するための切欠きを設けたので、キャリアテープか
ら打抜いた後でも、内部にモールドされた半導体素子の
種類を区別することができるという効果がある。
【００１９】この発明の請求項２に係る半導体パッケー
ジによれば、テープ基材周辺部に半導体素子の方向に対
応した特定の配置の切欠きを設けたので、半導体パッケ
ージのアウターリードの１ピン位置等を明確にすること
が可能となり、基板に搭載するときの半導体パッケージ
の方向を一義的に決めることができるという効果があ
る。
ジによれば、テープ基材周辺部に半導体素子の方向に対
応した特定の配置の切欠きを設けたので、半導体パッケ
ージのアウターリードの１ピン位置等を明確にすること
が可能となり、基板に搭載するときの半導体パッケージ
の方向を一義的に決めることができるという効果があ
る。
【００２０】この発明の請求項３に係る半導体パッケー
ジによれば、基板上で半導体パッケージを位置決めする
際に用いられる切欠きをテープ基材周辺部に設けたの
で、基板に搭載する際に切欠きの位置に治具等を挿入す
れば、半導体パッケージの位置決めを容易に行うことが
できるという効果がある。
ジによれば、基板上で半導体パッケージを位置決めする
際に用いられる切欠きをテープ基材周辺部に設けたの
で、基板に搭載する際に切欠きの位置に治具等を挿入す
れば、半導体パッケージの位置決めを容易に行うことが
できるという効果がある。
【図１】この発明の実施例１を示す平面図である。
【図２】この発明の実施例２を示す平面図である。
【図３】この発明の実施例３を示す平面図である。
【図４】ＴＡＢ方式による半導体パッケージを含むキャ
リアテープを示す平面図である。
リアテープを示す平面図である。
【図５】図４に示したキャリアテープの一部を示す平面
図である。
図である。
【図６】従来の半導体パッケージを示す平面図である。
１ テープ基材 ３ 半導体パッケージ ３ａ モールド部 ３ｂ アウターリード ６ テープ基材周辺部 ７、７ａ、７ｂ 切欠き
Claims (3)
- 【請求項１】 半導体素子をモールドするモールド部
と、 前記半導体素子を搭載するテープ基材の周辺の部分であ
り、前記モールド部の外側に出ているテープ基材周辺部
と、 を備えた半導体パッケージにおいて、 前記テープ基材周辺部に、前記半導体素子の種類を識別
するための切欠きを設けたことを特徴とする半導体パッ
ケージ。 - 【請求項２】 半導体素子をモールドするモールド部
と、 前記半導体素子を搭載するテープ基材の周辺の部分であ
り、前記モールド部の外側に出ているテープ基材周辺部
と、 を備えた半導体パッケージにおいて、 前記テープ基材周辺部に、前記半導体素子の方向に対応
した特定の配置の切欠きを設けたことを特徴とする半導
体パッケージ。 - 【請求項３】 半導体素子をモールドするモールド部
と、 前記半導体素子を搭載するテープ基材の周辺の部分であ
り、前記モールド部の外側に出ているテープ基材周辺部
と、 を備えた半導体パッケージにおいて、 基板上で前記半導体パッケージを位置決めする際に用い
られる切欠きを、前記テープ基材周辺部に設けたことを
特徴とする半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26378792A JPH06120298A (ja) | 1992-10-01 | 1992-10-01 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26378792A JPH06120298A (ja) | 1992-10-01 | 1992-10-01 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06120298A true JPH06120298A (ja) | 1994-04-28 |
Family
ID=17394257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26378792A Pending JPH06120298A (ja) | 1992-10-01 | 1992-10-01 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06120298A (ja) |
-
1992
- 1992-10-01 JP JP26378792A patent/JPH06120298A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5643835A (en) | Process for manufacturing and mounting a semiconductor device leadframe having alignment tabs | |
| JP2553924B2 (ja) | 周辺キャリア構造体を有するパッケージ式電子デバイス | |
| KR101015268B1 (ko) | 리드프레임 기반 플래시 메모리 카드 | |
| US5686698A (en) | Package for electrical components having a molded structure with a port extending into the molded structure | |
| US7629679B2 (en) | Semiconductor package, memory card including the same, and mold for fabricating the memory card | |
| KR0175676B1 (ko) | 티에이비용 필름캐리어 테이프 | |
| JPS59161851A (ja) | 電子部品 | |
| US5137479A (en) | Lead structure for packaging semiconductor chip | |
| JPH06120298A (ja) | 半導体パッケージ | |
| JPS63296252A (ja) | 樹脂封止型半導体装置 | |
| KR950034696A (ko) | 초박형 반도체 패키지 및 그 제조방법 | |
| JPS63187657A (ja) | 半導体装置の製造方法 | |
| JP2671900B2 (ja) | 半導体装置用リードフレーム | |
| JPH0416456Y2 (ja) | ||
| JPS6050347B2 (ja) | シングルインライン半導体装置用リ−ドフレ−ム | |
| JPH02266550A (ja) | 面実装形ｉｃパッケージ | |
| KR940004148B1 (ko) | 소켓형 디바이스와 그 제조방법 | |
| JPS5934648A (ja) | 半導体装置 | |
| JPH0554695B2 (ja) | ||
| JPS63190346A (ja) | 半導体チップの保持と該半導体チップのリードフレームのリードへのボンディングをするための汎用リードフレームキャリアとインサート | |
| JPH09153569A (ja) | 樹脂封止型半導体装置 | |
| KR100427541B1 (ko) | 패턴 필름 제조 방법 및 이를 이용한 칩 모듈 | |
| JPH0515467U (ja) | 半導体素子の実装構造 | |
| JPH073142U (ja) | Ｉｃソケット | |
| JPH04329662A (ja) | 半導体装置とその製造方法及び実装方法 |