JPS631360Y2 - - Google Patents

Description

【考案の詳細な説明】 〈技術分野〉 本考案はメロデイICを設けることなくメロデ
イを発生し得る音声合成制御装置に関するもので
ある。

〈従来技術〉 最近、音声合成応用機器では合成音声だけでは
単調すぎるので、メロデイを付加する要望が強
い。そこで、従来の応用機器では音声合成用の
ICと今一つ別個のメロデイICを設けて、合成音
とメロデイの両方を発生できるように構成してい
る。

しかしながら、このように音声合成用ICとメ
ロデイICの二つのICを組込んだ場合、制御が非
常に煩雑になるとともに機器の小型化が困難にな
るという問題があつた。

〈目的〉 本考案はこのような従来の問題点に鑑みて成さ
れたもので、メロデイを発生し得る音声合成制御
装置の提供を目的とする。

〈実施例〉 以下図面に従つて本考案の一実施例を説明す
る。

第１図は一実施例を示すブロツクダイヤグラム
である。図において、MPUは一つの制御装置で
あり、MPU以外が本考案による音声合成制御装
置MCUである。制御装置MPUは例えば時計や電
卓等の機器の主要機能を果す部分であり、MPU
から音声合成制御装置MCUへ音声出力あるいは
メロデイ出力すべき所定のコードが出力される。
このコードは音声出力の場合各語彙に対応して割
当てられ、メロデイ出力の場合各メロデイ（曲
名）に対応して割当てられている。

CPUはMPUより上記コードを読込みまたその
他の各部の制御を行なう中央演算処理部、ROM
１は各語彙ごと及び各メロデイごとにその合成成
手順を予じめ記憶しているリードオンリーメモリ
等からなるメモリー部、VSCは合成音発生部、
MECはメロデイ発生部である。

なお、一般に音声合成装置は、所定の複数の語
彙を音声合成するための手順や基本的な語素情報
を予じめ記憶していて、指定された語彙コードに
基づきその語彙の音声を合成する。この語彙は、
通常一つの単語や文節であるが、人の声以外にど
のような音であつてもよい。従つて、例えば単純
な音でメロデイを出力することも可能である。し
かしメロデイそのものは単純であつても、その音
（音程）を合成するためには人の声と同じ様に多
くの情報を必要とする。合成音発生部VSCにメ
ロデイを音声出力させるための語素または音素情
報を記憶する場合は、これによりメモリー領域を
多く占めることとなり、単語や文節に対する語素
情報が十分でなくなる恐れがあるとともに、また
このような合成音では単純な音しか発生できない
という欠点がある。そこで、本実施例では、上述
したように合成音発生部VSCとメロデイ発生部
MECをそえぞれ専用に設けている。メモリー部
MOR１は各語彙ごと及び各メロデイごとにその
合成手段を予じめ記憶するだけであつて、同一の
メモリー内に記憶できる。

Ｒは制御装置MPUから入力したコードや各部
の状態を記憶するメモリー、ARはメモリー部
ROM１のアドレス制御回路である。B₁はメモリ
ー部ROM１の出力バツフアであり、d₁の内容は
判別回路JMに入力され、制御装置MPUにより指
定され読出された情報が音声なのかメロデイなの
かが判別される。これは音声またはメロデイに有
する特定のビツト状態あるいは判別用に特別に立
てたビツトを判別すること等によつて可能であ
る。Ｇは出力切換えゲート、B₂及びB₃は合成音
発生部VSC及びメロデイ発生部MECにそれぞれ
対応する入力バツフアである。すなわち判別回路
JMの判別によりゲートＧの出力が切換えられ、
音声情報は入力バツフアB₂へ、メロデイ情報は
入力バツフアB₃へ転送される。バツフアB₂内の
s₂は大きさデータ、d₂は音素（基本的音声）情報
指定データ、p₂はピツチ制御データである。ま
た、バツフアB₃内のs₃は大きさデータ、d₃は音程
データ、p₃は音長データである。

Ｗは合成音発生部VSC及びメロデイ発生部
MECの出力バツフアで、適当な周波数の信号Sf
によりサンプリングしている。DAはデイジタル
アナログ変換器でサンプリングされたデイジタル
量をアナログ量に変換し、スピーカーＳより音と
して放音させる。なお、これら出力バツフアＷ、
デイジタルアナログ変換器DA及びスピーカーＳ
は音声出力、メロデイ出力において共通である。

第２図に第１図の合成音発生部VSCの詳細ブ
ロツクダイヤグラムを示す。

ROM２は音素（基本的音声）情報を予じめ記
憶しているメモリーであり、バツフアB₂に入力
された音素（基本的音声）情報指定データd₂を
ROM２の所定のアドレスに対応するようデコー
ダDC₁でデコードし、アドレス制御回路ADCを
介して所定のイニシヤルアドレスを指定する。指
定されたアドレスの内容はレジスタＹに出力され
る。以降、カウントウツプ信号upによりアドレ
ス制御回路ADCを自動的にカウントアツプし該
当の音素領域内を順次アクセスしレジスタＹに出
力する。MUは出力レベル変換回路であり、大き
さデータs₂とレジスタＹの内容を積算しその結果
を音素合成信号o₁として出力する。また、ピツチ
制御データp₂はデコーダDC₂でデコードされカウ
ンタCTに入力される。カウンタCTはタイミング
信号φが入力されるごとにカウントダウンされ、
判別回路Ｊによりその内容が０になつたかどうか
判別し、判別結果を中央演算処理部CPUに入力
している。このピツチ制御データp₂は結局音素合
成信号o₁の発生周期を決定することとなる。

各語彙に対応する手順が順次読出され、上述の
ような処理が繰返されるとスピーカーSPからそ
の語彙が音声出力される。そして、また次に語彙
コードあるいはメロデイを出力させるための曲名
コードの入力が待たれる。

曲名コードの場合、次のとおりである。

第３図に第１図のメロデイ発生部MECの詳細
ブロツクダイヤグラムを示す。

メロデイ発生部MECは第４図に示すような矩
形波に対応するデイジタル音符信号o₂を出力す
る。この矩形波の周期は音程と対応しており、バ
ツフアB₃に入力された音程データd₃により決定
される。矩形波は所定時間Ｔの整数倍の時間と残
り時間（余りの時間）ｔで定められ、それぞれの
情報はレジスタＡ，Ｂに入力される。Ｔを8μSec
としＴの倍数を32種類、また残り時間ｔを同様に
所定時間t₁の整数倍の時間からなるものとして例
えばt₁を1μSec、倍数を８種類とすると、レジス
タＡは５ビツト、レジスタＢは３ビツトで構成で
きる。

TAは上記所定時間Ｔ毎にレジスタＡの内容を
初期値としてカウントダウンするカウンタ、JA
はカウントダウンにより０になつたことを判別す
る判別回路である。TBは、同様に、所定時間t₁
毎にレジスタＢの内容を初期値としてカウントダ
ウンするカウンタ、JBはカウンタダウンにより
０になつたことを判別する判別回路である。これ
ら判別結果は中央演算処理部CPUに入力され、
CPUは判別回路JAで０になつたことを判別して
後カウンタTBを動作させるとともに、このカウ
ンタＡ及びＢのカウントダウン動作を順に繰返さ
せ、そして１の繰返し毎に信号SCを出力する。
ＸとＹは第４図に示した矩形波の２値レベルｘと
ｙに相当する値を予じめ記憶しているレジスタで
あり、入力切換えゲートGLを上記信号CSにより
交互に切換えてＭに転送している。

Ｍは出力変換レベル変換回路であり、入力切換
えゲートGL及び後述するs₃，ETより入力する値
を積算し、デイジタル音符信号o₂として出力する
ものである。s₃はバツフアB₃に入力された大きさ
データであり指定された音符の大きさを指定す
る。ETは、第５図に示すように出力される各音
符信号にエンベロープを持たせるため、予じめエ
ンベロープの情報を記憶しているメモリーであ
る。すなわち、ここでは、音長データp₃をアドレ
スデコーダADに入力しアドレス制御回路ACを
介してメモリーETの所定のイニシヤルアドレス
を指定し、以降カウントアツプ信号upにより自
動的に所定領域をアクセスして順次エンベロープ
情報を読出し、音長データp₃に従つてその音長期
間矩形波の振幅レベルが変化するようにしてい
る。

Ｃは音長データp₃を入力するレジスタ、TCは
レジスタＣの内容を初期値としてカウントダウン
するカウンタであり、判別回路JCによりその内
容が０になつたかどうか判別している。この判別
結果も中央演算処理部CPUに入力され、０にな
ればメモリー部ROM１を１つカウントアツプし
次の音符データがバツフアB₃に転送される。こ
のようにして指定された曲名に対応する音符デー
タが順次読出されメロデイを出力する。なお、第
６図に示すように、音符と音符との間が基準レベ
ルｌとならないよう、エンベロープの立下がりが
収束するまでに音を切るようにすると、より聞き
易い音にすることができる。

以上、実施例では第３図に説明の都合上レジス
タＡ，Ｂ，Ｃを設けているが、これらは第１図の
メモリーＲ内の設定領域を使用することができ、
またレジスタＸ，Ｙ及びエンベロープ用のメモリ
ーET等に記憶するいわゆる定数的な値は第１図
のメモリー部ROM１に記憶しておけることもち
ろんである。また、音声合成制御装置MCUはそ
の電子回路部を１チツプLSI化することが可能で
あり、取扱いを容易にし制御装置MPUとの組合
せ等に便宜を計ることができる。

〈効果〉 以上詳細に説明した様に、本考案の音声合成制
御装置によれば、メロデイ発生のための回路を装
置の小型化に寄与できるように効果的に組込まれ
ているので、複雑なメロデイを発生することが出
来るとともに、装置が一つなので制御が簡略化さ
れ而も外部制御装置からの命令コードを音声、メ
ロデイともに同一形式にすることができる等、た
いへん実用的な音声合成装置を提供することが出
来る。

【図面の簡単な説明】

第１図は本考案の一実施例を示すブロツクダイ
ヤグラム、第２図は第１図の要部詳細を示すブロ
ツクダイヤグラム、第３図は第１図の他の要部詳
細を示すブロツクダイヤグラム、第４図〜第６図
はそれぞれ第３図の動作説明に供するタイムチヤ
ートである。 MPU……制御装置、MCU……音声合成制御装
置、CPU……中央演算処理部、ROM１……メモ
リー部、VSC……合成音声生部、MEC……メロ
デイ発生部、DA……アナログデイジタル変換回
路、SP……スピーカー。

Claims (1)

【実用新案登録請求の範囲】
1. 外部制御装置からの語彙コードまたはメロデイ
   の曲名コードを受けるとともに装置全体の制御を
   行なう中央演算処理手段と、各語彙ごとのパラメ
   ータと各メロデイごとのパラメータを記憶する一
   つのメモリー手段と、前記パラメータにもとづい
   て、各語彙を音声出力させるための合成音発生手
   段及び各メロデイを音声出力させるためのメロデ
   イ発生手段と、前記中央演算処理手段の制御のも
   とに前記メモリー手段から読み出されたパラメー
   タが音声情報かメロデイ情報かを判別するパラメ
   ータ判別手段と、判別結果に応じて前記メモリー
   手段から読み出されたパラメータを前記合声音発
   生手段もしくは前記メロデイ発生手段に転送する
   切換ゲート手段と前記合声音発生手段とメロデイ
   発生手段の両出力を適当な周波数信号によりサン
   プリングする一個の出力バツフアと、前記出力バ
   ツフアでサンプリングされたデジタル量をアナロ
   グ量に変換してスピーカに出力するデジタル・ア
   ナログ変換器とから成ることを特徴とする音声合
   成制御装置。