JPS62139587A - サンプリング電子楽器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野１ この発明は組込音源（プリセットトーンジェネレータ）
を備えたサンプリング電子楽器に関し、特にその発生ト
ーンの切換技術に関する。

［発明の背景］ 組込音源を備えた従来のサンプリング電子楽器において
は、平常時（ノーマル時）、鍵盤をプレイすると２組込
音源回路とサンプリング音源回路の両方が作動して、両
者の音が同時に出力されるようになっている。そしてこ
の種の従来装鐙の一例では１両音源回路の各出力チャン
ネル上（例えばサウンド用アンプの入力側）にボリュー
ムが設けられている。したがって、サンプルした音で演
奏したい場合には、あらかじめ組込音源用のボリューム
をしぼっておくことでスピーカからの組込ｆＩ（プリセ
ットトーン）の放音を防ぐことができる。また、プリセ
ットトーンで演奏したい場合にはあらかじめサンプル音
源用のボリュームをしぼっておけばサンプル音がスピー
カから放音されることはない。

しかしながら、実際には使用者は音源切換スイッチ（上
記の例におけるボリューム）の操作を忘れることが少な
くない。

またサンプリング（録音）した後は、再生してみてよく
録音できているか調べるためにもサンプル音での演奏を
行うというのがａ通である。

従来のものはこのような基本的な使用の実態の考慮を欠
いている。結果として、使用者は、音源切換スイッチの
位置について常に気を使う必要があり、サンプリングを
行うたびに操作しなけれけばならず、使用者に負担を与
えるものとなっている。

［発明の目的］ この発明は上述した事情に鑑みてなされたもので、その
目的とするところは、使用者に上記の負担を与えること
なくサンプルした音のチェックやその音での演奏ができ
るようにしたサンプリング電子楽器を提供することにあ
る。

［発明の要点］ 本発明は上記の目的を達成するため、直前にサンプリン
グが行なわれか否かを識別し、サンプリングが行なわれ
たことを識別した場合には、サンプルした汗を放音すべ
き音として自動的にセットするようにしたことを要点と
するものである。

［実施例］ 以下、図面を参照してこの発明の一実施例を説明する。

説明は、全体構成、放音機能、ＣＰＵデータ読込動作、
ＣＰＵデータ書込動作、サンプリング動作、具体的動作
の順で行う。

具体的動作がこの発明と直接関係ある動作である。

企ｊθ１處 第１図は実施例の全体構成図である。要素１．２．３．
４を除く部分が音源回路であり、ＣＰＵ２の制御の下に
各部が駆動されるー、この音源回路は大きく分けて、音
を波形データ列として記憶する音源メモリ１００．この
音源メモリ１００をアクセスするアドレスを与えるアド
レス生成回路１０１、アドレス生成回路１０１に含まれ
るアドレス歩進回路の歩進速度（したがって音程）を調
整する音程４１回路１０２、音源ＲＡＭ（サンプルメモ
リ）へサンプルデータを入力するためのサンプル入力回
路１０３、音源メモリ１００からの音色波形データを最
終的な音として出力する出力回路１０４．音源回路の動
作モードを指定するためのモードフラグ回路より成る。

音源メモリ１００としては、サンプル音等を記憶するＲ
ＡＭＩ　ｌ以外に、組込者（プリセラ））−ン）等を記
憶するＲＯＭｌ０が備わっている。

アドレス生成回路１０１は、外部音のサンプリングや、
内部音データの出力（放音）の際に用いるアドレス歩道
回路を備え、その主要素としてスタートアドレスチッチ
５、エンドアドレスチッチ６、リターンアドレスラッチ
７、アドレスカウンタ１Ｂ、一致回路１９がある。なお
、リードライトアドレスラッチ２７はＣＰＵ２とｆｆ　
ｌ’［メモリ１００との間のデータ転送に用いられる。

上記アドレス歩進回路はサンプル音をサンプリングした
り、サンプル音やプリセットトーンでの演奏を行う場合
に使用される。また、プリセットトーンで演奏する場合
はＲＯＭｌ０より波形データ列をくり返し読み出すため
のループ読出アドレス生成回路として働く。

音程２ｇｌ！１１回路１０２は周波数設定ラッチ１２゜
周波数カウンタ１３、インクリメント回路１４゜出力ア
ンドゲートＡ１等より成り、上記アドレス歩進回路のア
ドレス歩道速度を与える。したがって、キー操作部ｌ内
の音階キーボード（いわゆる鍵Ｉｍ）で演奏を行うとき
は、音階キーの音程（ピッチ）を与えるような速度でア
ドレス歩進回路に対し歩進信号を供給する。また、外部
音をサンプリングするときは、歩進信号はいわゆるサン
プリング周期ごとに発生し、音程２１Ｊ整回路１０２は
サンプリング周波数発生回路として働く。

サンプル入力回路１０３はマイク３４．アンプ３５、Ａ
／Ｄコンバータ３０等より成り、Ａ／Ｄコンバータ３０
はサンプリング周Ｊｔｌｌごとにサンプルａのアナログ
信号をディジタルの波形データに変換し、変換出力をサ
ンプルＲＡＭＩＩへ入力する。

出力回路１０４は音源メモリ１００と動作供給する出力
データラッチ１６、Ｄ／Ａコンバータ１７、音色データ
にエンベロープを選択的に付与するエンベロープ付与回
路（エンベロープラッチ２５、Ｄ／Ａコンバータ２６１
乗算回路２２より成るもの）、アンプ２３及びスピーカ
２４により基本的に構成される。

音源回路は、その基本的な動作モードとして、ＣＰＵ２
が音源メモリ１００よりデータを読み込むリードモード
、ＣＰＵ２より音源メモリ１００ヘデータを書き込むラ
イトモード、サンプル入力回＆１Ｉ０３よりサンプル音
の波形データをＲＡＭ１１へ入力する入力モード、音源
メモリ１００にある波形データ列を読み出し、出力回路
１０４を通して放音させる放音モードがある。リードフ
ラグ２Ｂとその周辺回路はリードモードの指定に使用さ
れるモード回路であり、リードフラグ２８はリードモー
ド時はオン（論理“１”）にセットされる。ライトフラ
グ３６とその周辺回路はライトモードの指定に使用され
る回路であり、ライトフラグ３６はライトモードのとき
オンにセットされる０人力モード下ではオンフラグ１５
とＡ／Ｄフラグ２１がオン状態に置かれる。また放音モ
ードではオンフラグ１５のみがオン状態になる。

ざ源回路以外の部分に？いて、音源回路との関係を含め
て、説明すると、１はキー操作部であり、ここでは第２
図の（ａ）に示すように、上記ＲＯＭｌ０内に保存され
ている組込音色（プリセットトーン）１〜１０に対応す
る組込音色選択スイッチ群ＴＩ−ＴＩＱと、後述するサ
ンプリング動作（サンプル音の録音）を指示するサンプ
リングキーＳＭと、数オクターブからなる音階キ一群、
いわゆるｗ１盤ＫＢを備えている。第２図の（ｂ）は上
述の組込音色１〜１０の波形データ列のスタートアドレ
ス、エンドアドレス、リターンアドレスを示し、本例で
は９ビツトＸ３Ｘ　１０で構成される波形アドレステー
ブルである。

ＣＰＵ２は制御部で、キー操作部１のキーのオン、オフ
を検出し、各キーに対応した処理を音源回路に指令する
。３はインターフェイス回路であり、ＣＰＵ２と音源回
路とのデータ伝送方向の制御等を行う、オペレーション
デコーダ４はＣＰＵ２からの指令を解読し、音源回路の
各種ラッチ（スタートアドレスチッチ５、エンドアドレ
スラッチ６、リターンアドレスラッチ７等々）に与える
ラフチクロックやゲート制御信号等を出力する。

ＣＰＵ２はデータバスＤＢに各種ラッチにセットしたい
データを乗せた状態でオペレーションデコーダ４へ指令
を送り、対応するラフチクロックを出力させることによ
り、選択したラッチに選択したデータをセットすること
ができる。またＣＰＵ２はオペレーションデコーダ４に
指令を送り、メモリリード信号ＲＭＥＭを出力させて、
Ｇ８をコントロールしてリードデータラッチ８のデータ
を読みとることかできる。このとき、インターフェイス
３はデータ方向を音源回路からＣＰＵの向きに切り換え
ている。Ｇ１〜ＧＩＯは３ステイトバツフアで構成させ
るバス開閉スイッチであり、そのコントロール人力Ｃが
“１″のときオンで入力をそのまま出力し、“０”のと
きオフで出力をＩ＼イインピーダンスの状態にする。９
はクロック発生回路であり、φ１．φ２という２つの交
互のパルスを発生する（第３図参照）、オペレーション
デコーダ４から出力されるクロック信号ＣＫはすべてφ
２のパルスに同期している。

Ｋ止車Ｊ 次に、音源回路の基本的機能である放音ａｔｌｉ、及び
その動作を中心として説明する。

庁源回路はメモリー（ＲＯＭＩＯやＲＡＭＩＩ）に８か
れた波形データを音階キーに対応した時間ごとに読み出
しアナログに変換することにより＞７を出す０例として
８ｂｉ　ｔのデータ８個（実際にサンプルされる波形デ
ータの数はこれよりはるかに多いが１作図の便宜上８個
とした）から構成される波形を第４図のＡとＢに示す、
Ａはメモリー上のアドレスとそれに対応するデータの関
係であり、Ｂはそのデータを時間ｔごとに読み出しだ時
の出力アナログ波形である。ここでｔは音程（ピッチ）
を決定する時間でありｔを２倍にすればｌオクターブ低
い音、ｈ倍すればｌオクターブ高い音になる。このしを
３８Ｊｍする回路が周波数設定ラッチ１２１周波数カウ
ンタ１３．　　インクリメント回路１４等である。オン
フラグ１５は発音する時“１′１発音しない時“Ｏ″に
セットするラッチである。今、音が鳴っていないとして
オンフラグ１５出力＝Ｏとする。この状態でキー操作部
ｌのある音階キーが押されたとすると、ＣＰＵ２は周波
数設定チッチ１２にその音階キーに対応したデータをセ
ットする。オンフラグ１５出力＝Ｏ→インバータＩ２出
力＝ｌ→オフゲートＲ１出力＝１なのでＧ２＝ＯＮ、Ｇ
１＝ＯＦＦとなり周波数カウンタ１３には周波数設定ラ
ッチ１２のデータがロードされる（周波数カウンタ１３
．２ＦＦ等ＣＫｌ、ＣＫ２を持つものは２相フリツプフ
ロツプＦ／ＦでありＣＫＩで読み込みＣＫ２で出力する
ものとする）０例えば、今１周波数設定ラッチ１２のデ
ータが８０（Ｈ）だとすると周波数カウンタ１３出力も
８０（Ｈ）となりアンドゲートＡ１の出力＝０となる。

ここでオンフラグ１５に１をセットするとオアゲートＲ
１出力＝０．Ｇ２＝ＯＦＦ、Ｇ１＝ＯＮとなる。インク
リメント回路１４は、その＋１入力が１の時人力＋１を
出力するインクリメント回路であり、インクリメント回
路１４では＋１入力が常に１にしであるため常に＋１さ
れることになる。したがってオンフラグ１５が１となっ
た次のφ！で８１（Ｈ）が周波数カウンタ１３に読み込
まれ次のφ２で出力される。以後これを繰り返しＦＦ（
Ｈ）が出力されるまで続き、ＦＦ（Ｈ）が出力されると
Ａ１出力＝１．Ｇ１＝ＯＦＦ、ＧＦ２＝ＯＮとなり再び
周波数設定ラッチ１２から周波数カウンタ１３に８０（
Ｈ）がロードされる。これらを繰り返すことによってＡ
１出力は８０（Ｈ）〜ＦＦ（Ｈ）の間に一回″ｌ”を出
すタイマーとなる。この間隔が第４図Ｃのｔにあたる。

同図のＤに同図のＣと対応する形でオン７ラグ１５の動
きを示す、同図Ｃのアナログ波形は出力データラッチ１
６の出力側にあるＤ／Ａコンバータ１７の出力を表わす
が、オンフラグ１５が０のときはインバータＩ２出力−
＝　１　＋出力データラッチ１６のリセットｌとなり出
力データラッチ１６出力＝オール０である（出力データ
ラッチ１６等に示すＲはリセット入力で“ｌ”の時リセ
ット）、Ｄ／Ａコンバータ１７のＭＳＢ入力はＩ６を通
るのでこのときＤ／Ａコンバータ１７出力は中央の電位
を示すことになる。

またこの回路ではメモリー（ＲＯＭＩＯやＲＡＭ１１）
から波形を読み出す最初のアドレス（スタートアドレス
）、それ以後のアドレスを読まない最後尾アドレス（エ
ンドアドレス）、最後尾アドレスまで進んだ後に前にも
どって読み始める戻り先アドレス（リターンアドレス）
を持ち、それぞれスタートアドレスチッチ５、エンドア
ドレスチッチ６、リターンアドレスチッチ７にセットさ
れる。ある波形を読み出す際のこれらの関係の例を第５
図に示す、スタートアドレスチッチ５にセットされたア
ドレスをインクリメントしてエンドアドレスまで読むと
リターンアドレスにもどり再びエンドアドレスまでアド
レスをインクリメントして読む、以後これをオンフラグ
１５出力；Ｏになるまで繰り返す、オンフラグ１５出力
＝０の時、インバータＩ２出力；ｌ、ノアゲートＮＲ１
、ＮＲ２出力＝ＯなのでＧ４＝ＯＮ、Ｇ３、Ｇ５＝ＯＦ
Ｆであり、この間に２相Ｆ／Ｆ群より成るアドレスカウ
ンタ１８にはスタートアドレスラッチ５のデータがロー
ドされる。このとき周波数カウンタ１３には前述のとお
り周波数設定ラッチ１２のデータがロードされている。

一致回路１９は２！ｌの入力が一致した時に１を出力す
る回路であり、今はアドレスカウンタ１８のデータ（＝
スタートアドレスチッチ５のデータ）≠エンドアドレス
ラッチ６のデータなのでその出力はＯである。ここで、
オンフラグ１５出力≠１にすると。

Ｉ２出力＝０、Ｇ４冨ＯＦＦ、一致回路１９出力＝０峠
アンドゲートＡ５出力＝０よりＧ５＝ＯＮ、インバータ
Ｉ４出力＝１によりＧ３＝ＯＦＦとなりアドレスカウン
タ１Ｂの出力はインクリメント回路２０を通ってアドレ
スカウンタ１８に戻る。オンフラグ１５出力が１になっ
た直後は周波数カウンタ１３のデータはインクリメント
を始めたばかりでＡ１出力＝Ｏ→アントゲ−）Ａ２出力
＝０→インクリメント回路２０の＋１入力＝０でアドレ
スカウンタ１８のデータはインクリメントされない、ま
た出力データラフチ１６のＲ入力はオンフラグ１５出力
＝１になると同時に０となってはいるがＡ２出力＝０の
ためアンドゲートＡ７出力＝０で出力データラッチ１６
へのクロックＣＫは出ずＤ／Ａコンバータ１７の出力は
中央電位のままである。やがて、周波数カウンタ１３の
データがオール１となるとＡＩ出力＝１．Ａ２出力＝１
．インクリメント回路２０の＋１入力＝１となり同時に
Ｇ７＝ＯＮとなってアドレスカウンタ１８のデータがア
ドレスバスＡＨを通ってメモリーのアドレスＡＤに送ら
れる。Ａ２出力＝１により、インバータＩ３出力＝０→
Ａ３出力＝０、また音を鳴らす時にはＡ／Ｄフラグ２１
の出力＝ＯとするためオアゲートＲ２出力冨０→メモリ
ーの化カニネーブル０Ｅ＝Ｏ，したがってメモリーのス
タートアドレスよりデータがＲＡＭＩＩの入出力端子Ｉ
１０またはＲＯＭｌ０の出力端子ＯＵＴから出力される
。ただし、ＲＡＭＩＩはそのチップ選択人力Ｃ５＝Ｏか
つ０Ｅ＝０のときデータを出力し、ＲＯＭｌ０はそのチ
ップ選択入力「ｐ＝０．０Ｅ＝０のときデータを出力す
る。ＲＡＭ１１とＲＯＭｌ０のＣＳはインバータＩ８を
通って反転しているため同時にアクセスされることはな
いものとする。ここでＡ２出力＝１によりＡ７出力にφ
１周期のパルスが１つ発生しメモリーから出されたデー
タを出力データラッチ１６に読み込ませる。これがＤ／
Ａコンバータ１７によりアナログ値に変換され乗算回路
２２によりエンベロープと乗算されアンプ２３よりスピ
ーカ２４を通して出力される。一方インクリメント回路
２０を通って＋１されたアドレスはφ１でアドレスカウ
ンタ１８に読み込まれφ２でＧ７を通してメモリーのア
ドレス人力ＡＤに入力されδＥ＝Ｏとなることによりメ
モリーから波形データが出力されさらに出力データラッ
チ１６のＣＫにパルスが入ることでそのデータが出力デ
ータラー、チ１６にラッチされＤ／Ａコンバータ１７→
乗算回路２２→スピーカ２４を通して音出力となる。そ
してこの一連の動作をくり返す度にアドレスカウンタ１
８内のデータは＋１されて行き、アドレスカウンタ１８
の内容＝エンドアドレスチッチ６の内容となってさらに
もう一度一連の動作がくり返されると一致回路１９の出
力＝１．Ａ２出力＝１のためＡ５出力＝ｌでＮＲ２出力
＝０→Ｇ５＝ＯＦＦ、Ｉ４出力＝０、ＮＲＩ出力＝：１
（オンフラグ１５の出力＝１のため）→Ｇ３０Ｎとなる
。したがってエンドアドレスに対応するデータが出力デ
ータラッチ１６にラッチされるときにはリターンアドレ
スラッチ７内のデータがアドレスカウンタ１８に読み込
まれ、メモリーのアドレスの戻りが実現される。これ以
後はオンフラグ１５にＯがセットされるまでリターンア
ドレスから、エンドアドレスまでのデータをくり返し出
力することになる。なお、リターンアドレスとエンドア
ドレスを同一の値にセットした場合は、ハード的に、エ
ンドアドレスのところでアドレスが停止する。また当然
のことだが、途中のアドレスからエンドアドレスまでが
無音領域（１０００００００のデータ領域）となってい
る場合は、途中のアドレス以降はＤ／Ａコンバータ１７
の出力は中央電位となってしまうため、事実上スピーカ
２４からは何も出力されず消ざ状態となる。この代表例
をあげると′、後述するサンプリングにおいてサンプル
音の実際の録音領域（有効データ領域）がＲＡＭＩ　ｌ
上のサンプリング領域の途中で終った場合に、サンプル
音演奏における１回の音階キー操作に対しサンプル音が
１回だけ出力されるという結果をもたらす。

乗算回路２２はａ入力波形の振幅をｂ入力電圧に応じて
伸長または圧縮する乗算回路であり、メモリーから読み
出した波形にエンベロープをかける時には、ＣＰＵ２が
出力が九個する振幅となるようなｆｌをエンベロープラ
ッチ２５にＣＫ（ＥＮＶ）を介してセットする。エンベ
ロープラフチ２５の値はＤ／Ａコンバータ２６によりア
ナログ電圧に変換され乗算回路２２の伸長率ないし圧縮
率入力となる。

立ヱＵ９シー５え匪監立 次にＣＰＵがメモリ内のデータを読み出す場合の動作に
ついて説明する。

まず、オンフラグ１５の内容＝Ｏつまり発音していない
場合について述べる。リードフラグ２８＝１．　ライト
フラグ３６＝Ａ／Ｄ７ラグ２１＝０とセットすると、オ
ンフラグ１５＝Ｏ→Ｉ２出力＝１−Ｒ１出力＝１４Ｇ２
ＯＮにより１周波数カウンタ１３には周波数設定ラッチ
１２の音階データがロードされるのでＡＩ出力＝０４Ａ
２出力＝Ｏ→工３出力＝１となりアンドゲートＡ４＝　
１であるからアントゲ−）Ａ６出力よりφ１に周期した
パルスが出力されリードデータラッチ８に入力がとりこ
まれる。この時Ａ２＝ＯなのでＧ７＝ＯＦＦ、Ｇ６０Ｎ
　（インバータ１５のため）となりメモリーのアドレス
ＡＤにはリードライトアドレスラッチ２７の内容が入力
され、またライトフラグ３６＝０によりアンドゲートＡ
３＝０かつＡ／Ｄフラグ２１＝０よりアンドゲートＡ８
出力ｚＯ→Ｒ２出力＝０で０Ｅ＝０となりリードライト
アドレスラッチ２７によって指定されたデータが出力さ
れる。そこでリードライトアドレスラッチ２７にあらか
じめメモリー内の読み出したいアドレスをセットしてお
きライトフラグ３６．Ａ／Ｄフラグ２１＝Ｏ，リードフ
ラグ２８＝１をセットすれば、メモリー内の指定したア
ドレスのデータをリードデータラッチ８に読み込ませる
ことができる。その後でＣＰＵ２はオペレーションデコ
ーダ４にＲＭＥＮ＝１を出力させＧ８をＯＮすることで
リードデータラッチ８内のデータをバスＤＢを通して読
むことができる。またリードフラグ２Ｂにセットされた
ｌはリードデータラッチ８への読み込みクロックと同時
のφ１で２ＦＦ２９に読み込まれ次のφ２で出力される
ことによりリセットされリードフラグ２８＝０となるた
めリードデータラッチ８の読み込みクロックが２発以上
でるのを防ぐ、またオンフラグ１５＝１（発音中）の場
合は上記の動作を出力データラッチ１６が波形のデータ
を読み込むサイクルまたはＡ／［）コンバータ３０から
のデータの書き込みサイクル（後述）（φ２から次のφ
２までを１サイクルと呼ぶものとする）以外のサイクル
で行なうことになる。すなわちＡＩ出力＝１となるのは
波形データ読み込みサイクルとＡ／Ｄコンバータ３０の
書き込みサイクルの時だけでありそれ以外はＯなので、
Ａｌ出力＝０のサイクルにＡ２＝Ｏとなることで上の動
作が行なわれる。

ＣＰυデータ　ゝ 次にＣＰＵ２がＲＡＭＩＩにデータを書き込む場合の動
作について説明する。リードライトアドレスラッチ２７
に書き込みたいアドレス、ライトデータラッチ３１に書
き込みたいデータをセットする。その後ライトフラグ３
６＝１とセットすると先の読み出しの場合と同様にオン
フラグ１５＝０のときはセット直後のサイクルで、オン
フラグ１５＝１のと５は波形データ読み込みサイクルま
たはＡ／Ｄコンバータ３０書き込みサイクル以外のサイ
クルで、Ａ３出力＝ｌ→Ｒ２＝　１となる。

この時Ｇ９＝ＯＮとなりＯＥが１となることでライトデ
ータラフチ３１のデータがＲＡＭＩＩの工１０に入力さ
れナンドデー）ＮＡＩによりφ１同期のロウアクティブ
パルスが書込エネーブ７１／　Ｗ　Ｅに入力される。ま
たこのときにはＧ７＝ＯＦＦ。

Ｇ６＝ＯＮ、！−２っているのでリードライトアドレス
ラッチ２７にセットされたアドレスにライトデータラッ
チ３１にセットされたデータが書き込まれることになる
。このＲＡＭＩＩへのＣＰＵ書き込みサイクルは２ＦＦ
３２により読み出しと同様にしてｌサイクルだけになる
。

ヱ２−６生ｚ３ρ九作 次にサンプリングの場合の動作について説明する。まず
ＣＰＵ２は以下のデータを各ラッチにセットする。

周波数設定ラッチ１２にサンプリング周波数に対応する
値、スタートアドレスチッチ５にサンプリング領域のス
タートアドレス、エンドアドレスチッチ６にサンプリン
グ領域のエンドアドレス。

リターンアドレスチッチ７にエンドアドレスチッチ６と
同じ値。

その後でオンフラグ１５＝１．Ａ／Ｄフラグ２１＝１と
する。オンフラグ１５＝１より周波数設定ラッチ１２は
カウントを開始し、ＡＩ出力はサンプリング周期ごとに
１となりその信号でアドレスカウンタ１８にセットされ
ている値をアドレスバスＡＢに出力しながらインクリメ
ント回路２０を通してインクリメントする。アドレスカ
ウンタ１８よりアドレスバスＡＢに出力されるサイクル
ではＡ／Ｄフラグ２１＝１により、Ａ８出力＝ｌ→Ｒ２
＝　１となり、ＮＡＩからφ１同期パルスがＷＥに入り
、ＩｌｏのデータがＲＡＭＩＩの指定アドレスに書き込
まれる。Ａ／Ｄコンバータ３０はＴＲＩＧＥＲにパルス
が入ると前回のＴＲＩＧＥＲ入力時にＡ／Ｄ変換した値
をＯＵＴに出力させ新たにＡ／Ｄ変換を開始する。なお
、２ＦＦ３３はＡ／Ｄコン八−へ３０のＴＲＩＧＧＥＲ
入力にひげのないきれいなパルスをＲＡＭＩＩの１社き
込サイクルと矛盾なく入れるためのものである。

ところで、Ａ／Ｄコンバータ３０よりＲＡＭＩＩへ入る
最初の２個分のデータは今回のサンプリング丘のデータ
ではない、モしてＣＰＵ２はサンプリングアドレスが上
述の設定したスタートアドレスより２つ多い（６になる
と、サンプリングぎの本当のデータの開始を検出するた
め、アドレスを（スタートアドレス＋２）に固定した状
態で、Ａ／Ｄコンバータ３０よりＲＡＭＩＩへ書き込ま
れたデータをＣＰＵＺ内に取り込み、データのゼロクロ
スの発生の有無をチェックする。具体的にいえば、ＣＰ
Ｕ２はＡ／Ｄコンバータ３０の書込サイクルがなされた
後、次の書き込みサイクルとなるまでの間に、オンフラ
グ１５をオフにして、上述したメモリ（ここではＲＡＭ
Ｉ　１）よりデータを読み出す処理を行い、読み込んだ
データがあるレベル（例えばＡ／Ｄコンバータ３０のＬ
ＳＢに対応するレベル）に達しているか否かを判定し、
達していない場合には、アドレスの更新を防ぐためスタ
ートアドレスチッチ５にゼロクロス検出位置のアドレス
（これはサンプリング領域のスタートアドレスより２つ
大きい値で、ゼロクロス発生チェックのデータ読込のた
めにＣＰＵ２がスピーカ２４にセットするアドレスに等
しい）をスタートアドレスチッチ５にセットしてからオ
ンフラグ１５をオンに戻す、この一連の動作はＣＰＵ２
がゼロクロスの発生を検出するまで続けられる。ゼロク
ロスの発生を検出した場合は、それ以降のＣＰＵ２への
データ取り込みは行なわず、アドレスカウンタ１８は（
スタートアドレス＋２）のアドレスよりインクリメント
を続ける。これにより、マイク３４、アンプ３５を介し
て入力される実際のサンプル音が、Ａ／Ｄコンバータ３
０によりサンプリング周期ごとにＡ／Ｄ変換され、ＲＡ
ＭＩＩへ順次書き込まれていく、そしてサンプリング領
域の最後まで書き込むと一致回路１９＝１となり、次の
サンプリングタイム（ＡＩ出力＝１）ではＡ５出力＝１
となってＡ／Ｄフラグ２１はリセットされサンプリング
を終了する。

具体的動作 次に、この発明と直接関係する実施例の具体的動作につ
いて、第６図のＣＰＵ処理フローを参照して説明する。

（イ）まずプリセットトーンＮｏ、１ｃ７）選択スイッ
チＴＩを押してから鍵ｆｉＫＢをプレイし、（ｆｆ）そ
の後サンプリングキーを押して外部音（サンプル音）を
録汗させてから鍵ｆｉＫＢをプレイしたとして説明を行
う。

（イ）の場合 まず第２図のＴＩが押されると、ＣＰＵ２は第６図の処
理ａでキーサンプリング処理中で押鍵右を検知し、処理
すで押鍵の種類を判断する。今押鍵はＴＩであるから処
理Ｃへと進む、処理Ｃでは、萌述の第２図（ｂ）の波形
アドレステーブルのＴＩに対応するアドレスを計算する
０次に処理ｄではＴＩに対応するアドレスからスタート
アドレス、エンドアドレス、リターンアドレスを読み出
し、まず、スタートアドレスを第１図のインターフェイ
ス３を介してバスＤＢ上に送出する。同時に第１図のオ
ペレーションデコーダ４からクロックＣＫ　（ＳＴＡＤ
）がスタートアドレスチッチ５に送られバスＤＢ上のデ
ータがスタートアドレスチッチ５にラッチされる。以下
同様にしてエンドアドレスがエンドアドレスラッチ６に
、リターンアドレスがリターンアドレスチッチ７に順次
ラッチされる。

今１組み込みａ色ＴＩのスタートアドレス５ＴＡＤ＝“
１００００００００″、エンドアドレスＥＮＤＡＤ＝“
１００００１１１１″、リターンアドレスＲＴＡＤ＝“
１ｏｏｏｏｏｏｏｏ”がセットされた事になる。

今、オンフラグ１５＝“０”でありＩ２＝″ｌ′→Ｇ４
０Ｎ、Ｇ３．Ｇ４０ＦＦであるので第１図のアドレスカ
ウンタ１８には、スタートアドレスチッチ５の内容つま
り“１００００００００”が出力される。

次にＣＰＵ処理は、再び第６図、処理ａのキーサンプリ
ングへと移り、新しいキーが入力されるマチキーサンプ
リング処理をくり返す。

しかる後、第２図の鍵盤ＫＢ上の音階キーが押されると
、ＣＰＵ処理は第６図の処理ａから処理すのキー分は処
理へと移る。今押鍵が音階キーであるので処理はｈの周
波数データ計算へと進む。

ここでＣＰＵは押された音階キーの音程に対応する周波
数データを計算し求める０次に処理ｉでは処ＰＪ、　ｈ
で求めた周期数データを第１図のインターフェイス３を
介してＤＢ上に送出するとともに。

オペレーションデコーダ４からはクロック信号ＣＫ（ｆ
ＳＥＴ）が周波数設定ラッチ１２に送られ、押鍵された
音階キーに対応する周波数データが周波数設定ラッチ１
２にセットされる。処理ｊではオンフラグ１５に“１″
をセットする。前述のようにオンフラグ１５に“ｌ”を
セットすると、Ｉ２＝”Ｏ”→Ｇ４“ＯＦＦ″、Ｇ５“
ＯＮ″、Ｇ３“ＯＦＦ″となりアドレスカウンタ１８に
はインクリメント回路２０の出力が供給される。しかる
後１周波数カウンタ１３がカウントアツプされオール“
ｌ”となると、ＡＩ比出力１″か →Ａ２出力“１″→→インクリメント２０の＋１人力″
ｌ”→Ｇ７“ＯＮ”、Ｇ６“ＯＦＦ″となり２アドレス
バスＡｎ上に０７を介してアドレスカウンタ１８の内容
が山方される。すでに述べたようにアドレスカウンタ１
８には、音色ｌのスタートアドレス″１０００００００
０″がセットされているため、ＡＢの最上位ビットは“
１″となる。ＡＢの最上位ビットはＲＡＭＩＩのＣ８及
びインバータＩ８を介してＲＯＭｌ０のＣ５に接続され
ている。つまり、アドレスＡＢ最上位ビットが“ｌ”の
時ＲＡＭＩＩのＣＳ＝“ｌ”、　ＲＯＭｌ０ので１＝“
０”となりＲＡＭＩＩは非選択、ＲＯＭｌ０は選択状態
となる。アドレスの下８ビットは、ＲＡＭＩ　１．ＲＯ
Ｍｌ０の端子ＡＤに接続されており、その値はｏｏｏｏ
ｏｏ。

ＯＮである。今、Ａ２“１″→Ｉ３“ＯＮ、Ａ４、Ａ３
“θ″であるのでＲＡＭ１１．ＲＯＭ１０の読出イネー
ブルＯＥに接続されたオアゲートＲ２は“０″となり選
択状態のＲＯＭｌ０の出力端子ＯＵＴよりアドレス“ｏ
ｏｏｏｏｏｏｏ”のデータが出力される。以上のように
本実施例では、スタートアドレス、エンドアドレス、リ
ターンアドレスを９ビツトデータとしているがその最上
位ビットはＲＡＭＩ　１．ＲＯＭＩ　Ｏの切換に使用し
ている。

続く処理にでは、ＣＰＵ２はインターフェイス３を介し
てＤＢ上にエンベロープデータを送出すルト同時にエン
ベロープラッチ２５にＣＫ（ＥＮＶ）を送り、エンベロ
ープデータの設定を行ない再びキーサンプリング処理ａ
へと戻る。前述のようにアンドゲートＡ１からは、周波
数設定ラッチ１２にセットされた値によって決定される
周期でパルスを発生するため、アドレスカウンタ１８は
順次インクリメントされ、ＲＯＭｌ０のアドレス”ｏｏ
ｏｏｏｏｏｏ″よりエンドアドレス“００００１１１１
°１までを繰り返しアクセスするものである（リターン
アドレス冨スタートアドレスのため）、以」二のように
して組み込み７７色ＴＩの発ｆｆが行なわれる。

（ａ）の場合 次に第３図のサンプリングキーＳＭが押されると、ＣＰ
Ｕ２は第６図の処理ａのキーサンプリング中で押鍵有を
検知し処理すで押鍵の種類を判別する。今、押鍵はサン
プリングキーであるからＣＰＵ２の処理は、処理ｅへと
進む。

ここで、上記のサンプリング動作のところで述べたよう
に、周波数設定ラッチ１２にサンプリング周波数のデー
タを、スタートアドレスチッチ５にサンプリング領域の
スタートアドレスを、エンドアドレスチッチ６にサンプ
リング領域のエンドアドレスを、リターンアドレスチッ
チ７にエンドアドレスと等しいリターンアドレスをセッ
トする。なおこの場合はＲＡＭＩＩの選択であるから最
上位ビットは“θ″とされる０次に処理ｆでオン７ラグ
１５＝“ｌ”、Ａ／Ｄフラグ２１＝“ｌ”にセットし、
かつ、上述した最初の有効データ（ゼロクロス）の検出
を（スタートアドレス＋２）の位置で実行し、サンプリ
ングをスタートさせる。続く、処理ｇではＣＰＵ２はサ
ンプリングの終了まちとなる。すなわち、内部のソフト
ウェアタイマーのタイムアウトを見ることでサンプリン
グの終ｒを検知する。サンプリングスタート時点（ゼロ
クロス検出時点）からサンプリングが続けられエンドア
ドレスに達する吟間はゼロクロス検出アドレス（サンプ
リング領域のスタートアドレスに２加えた値）とエンド
アドレスの値及び周波数設定ラッチ１２にセットしたサ
ンプリング周波数データと関係するサンプリング周期と
から求めることができる。すなわちＣＰＵ２はこの処理
ｇで、エンドアドレスに達するまでの時間（サンプリン
グ終了時間）をタイマーにセットし、タイムアウトにな
るのを待つ、サンプリングが終ったとき、スタートアド
レスチッチ５にはサンプルきの実際の開始のアドレス、
エンドアドレスチッチ６にはサンプリング領域のエンド
アドレス、リターンアドレスチッチ７はこれと同じ値の
リターンアドレスが入ったままになっている。

しかる後、第３図の＠＠ＫＢ上の音階キーが押されると
、ＣＰＵは処理す、ｆ、ｉ、ｊ、にと進み、周波数設定
ラッチ１２のセット、オンフラグ１５の“１”セット等
を行なう、しかし、今スタートアドレスチッチ５．エン
ドアドレスチッチ６、リターンアドレスチッチ７にはサ
ンプリング時の値がラッチされており、その最上位ビッ
トは“Ｏ”である、つまり今回は、ＲＯＭｌ０は非選択
、ＲＡＭＩＩは選択状態にあり、サンプル音データがＲ
ＡＭＩＩより出力される事になる。

以上の説明かられかるように、サンプリンタが行なわれ
たときは録音の後、ただちにサンプル音でのｙ！奏を行
なうことができる。

［変形例］ 上記実施例では、サンプリング音と組み込み音色の切換
を、ＣＰＵ２によるスタートアドレスチッチ５．エンド
アドレスチッチ６、リターンアドレスチッチ７の書換に
より実現しているが、その他の任意の適当な手段を用い
てもよい。

なお、上記実施例ではサンプル音再生におけるループ機
能はもたせていないが、もたせるようにしてもよい、こ
の場合、ループの設定はサンプリング（録音）完了後に
行うことができる０例えばキー操作部ｌ内にループ指示
キーを設け、このキーがオンされるとＣＰＵ２がループ
のエンドアドレスを見つけるためサンプリング領域のエ
ンドアドレスよりアドレスをデクリメントして有効デー
タの始まりを見つけ、これをループエンドアドレスとし
てエンドアドレスチッチ６にセットし、リターンアドレ
スチッチ７にはループスタートアドレス（これはスター
トアドレスチッチ５にセットされている値）と同じ値を
ループリターンアドレスとしてセットすることにより、
自動ループ設定が行なえる。もちろんループリターンア
ドレスは第５図に例示するようにループスタートアドレ
スとは異なるポイントでもよい、いずれにしても。

ループ設定は、サンプルした音のｉｌ＜生の仕方に関す
ることであり、広い意味でサンプリング処理に含まれる
ものである。したがって１次の音階キー操作で使用され
る音源は組込ｆｆ源ではなく、サンプル音源である。

［発明の効果］ 以上詳細に説明したように、本発明ではサンプリングが
行われたことを識別し、その場合に放庁させるべき音と
してサンプルした汗を自動的に選択するようにしている
ため、サンプリング、サンプル音での演奏というサンプ
リング楽器の基本的機能が保証され、サンプル音選択の
ための手動切換操作を必要としない。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成図、第２図は（ａ）
に第１ｆｆｄのキー操作部ｌの部分概略レイアウトを、
（ｂ）に１０個の組込音色のアドレスポインタのテーブ
ルを示す図、第３図、第４図。 第５図は第１図の音源回路の説明に用いた図、第６図は
この実施例による処理の７０−チャートである。 ２・・・・・・ＣＰＵ、５・・・・・・スタートアドレ
スラッチ、６・・・・・・エンドアドレスラッチ、７・
・・・・・リターンアドレスラッチ、ｌＯ・・・・・・
ＲＯＭ　（組込音メモリ）、１１・・・・・・ＲＡＭ（
サンプル音メモリ）、ＳＭ・・・・・・サンプリングキ
ー、ＫＢ・・・・・・鍵ｆｉ、Ｔ１〜ＴＩＯ・・・・・
・組込音色スイッチ。 特許出願人　　カシオ計算機株式会社 、′−」

Claims (1)

1. 【特許請求の範囲】 サンプル音源以外に組込音源を備えたサンプリング電子
   楽器において、 サンプリングが行なわれたか否かを識別する識別手段と
   、 上記識別手段がサンプリングが行なわれたことを識別し
   ている場合に、放音すべき音としてサンプルした音を選
   択するサンプル音源選択手段と、を有することを特徴と
   するサンプリング電子楽器。