JPS58211789A - 楽音合成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

この発明は周波数変調演算その他のＳ嘗４によりて楽音
を合成する方式の電子楽器に関し、特に、周波数変調演
算あるいはその他の演算のだめの演算ユニット（オペレ
ータ）を複数具備し、これらの演算ユニット間の入出力
接続組合せを奏者が自由に設定し得るようにしたシンセ
サイザタイプの電子楽器に関する。 可聴帯域の周波数変調演算もしくはそれに類似した演算
によって所望音色の楽音を合成する方法もしくは装置は
、米国特許第４０１８１２１号明細癲（対応日本特許出
願、特開昭５０−１２６４０６号）あるいは特開昭５５
−７７３３号明細書等で知られている。現在では、その
ような周波数変調演ｐによる楽音合成をより効果的に行
なうために、複数の演算ユニットを用い、この演算ユニ
ットを適宜組み合わせることにより所定音色の楽音を合
成することが試みられている。しかしながら、従来の電
子楽器では、演算ユニットの組合せすなわち周波数変調
演算のアルゴリズムは所定音色に対応して予じめ設定さ
れており、奏者は単に音色選択スイッチを操作すること
により望みの音色が選択できるだけにすぎなかった。す
なわち、奏者が演算ユニットの組合せすｈわち周波数変
調演算のアルゴリズムを自由に設定できたわけではなく
、音色選択スイッチで音色選択操作をした結果として伺
らかの周波数変調演算アルゴリズムが楽器内部で選択さ
れていたにすぎなかった。しかも、従来の電子楽器では
、周波数変調演算アルゴリズムの選択を目的としていた
わけではなくアくまでも所定音色の合成を目的としてい
たため、多種類のアルゴリズムが準備されていたわけで
はなく、せいぜい多重演算あるいは多重演算の単純な切
換えがなされていたにすぎなかった。 一方、電子楽器の分野においては１、予じめ設定された
音色を音色選択スイッチによって選択するタイプの電子
楽器に限らず、ミュージックシンモサイザのように奏者
が任意の音（音色）を様々なスイッチ及びボリー−入操
作にもとづき自ら作り出すタイプのものも存在する。後
者のタイプのものは、電子楽器の楽器としての音楽的ｏ
Ｊ能性を追求する面で優れた特徴を発揮する。しかしな
がら、従来のミー−シックシンセサイザは電圧電流制御
型回路を用いたアナログ制御型装置であり、その方式を
周波数変調演算方式のゲイジタル電子楽器に適用するに
は限界があった。そこで、周波数変調演算方式の電子楽
器においても、従者が任意の音（音色）を自由に合成で
きるシンセサイザタイプのものが出現することが望まれ
ていた。同様の要求は、周波数変調演算方式の電子楽器
に限らず、その他の演算、例えば特開昭５３−４８７２
０号明細省中に示されたような可聴帯域の振幅変調演算
、による楽音合成方式を採用する電子楽器にも存在する
。 この発明の目的は、周波数変調演算あるいは振幅変調演
算のように１乃至複数の位相信号または波形信号を用い
た変調演算によって楽音を合成する方式の電子楽器にお
いて、奏者が任意の音（音色）を自由に合成することが
できるシンセサイザタイプの電子楽器を提供することに
ある。この目的は、変調演算のアルゴリズムを奏者によ
って自由に設定し得るようにすることによって実現され
る。工乃至複数の位相信号または波形信号を入力として
所定の演算を行なう演算ユニットが複数設けられる。各
演算ユニットの入出力の接続組合せを可変設定するため
の設定手段と、この設定手段で設定された接続組合せに
従って各演算ユニットの入出力の接続を・切換える接続
切換手段とが設けられる。１つの演算ユニットにおいて
実行される演算をｌ単位とし、複数の演算単位が様々な
態様で組合わさることにより周波数変調演算あるいは振
幅変調演算における様々なアルゴリズムが実現される。 このように変調演算のアルゴリズムが従者によって自由
に設定されるようになることによって、奏者による自由
な音（音色）の合成が可能となる。各演算ユニットにお
ける演算パラメータを自由に設定できるようにすること
ができ、そのことによって同じアルゴリズム（接続組合
せ）において更に様々な音（音色）の合成が可能となる
。 設定手段に関連して、そこで現在設定されている各演算
ユニットの接続組合せを表示する表示手段が設けられる
のが好ましい。そのような表示手段は、奏者がどのよう
な演算アルゴリズムを設定したのかを表示し、これによ
り設定変更操作の際に奏者に非常に役立てることができ
、シンセサイザとしての機能を高めるのに寄与する。 −例として、各演算ユニットの入出力の接続組合せが複
数組子しめ準備されており、設定手段はその中の１組を
選択するための手段を含む。各組はアルゴリズム番号に
よって区別され、アルゴリズム番号選択操作に応じて選
択されたアルゴリズム番号に対応する各演算ユニットの
接続組合せが表示手段によって表示される。設定手段は
、アルゴリズム番号選択手段のみならず、任意の演算ユ
ニットの出力を禁止するための手段を含んでいてもよい
。このような禁止手段の活用によって、予じめ準備され
ていなかった演算アルゴリズムを作成する（アルゴリズ
ム番号に対応するアルゴリズムを変更する）ことができ
る。 設定手段として、予じめ準備されたアルゴリズムを選択
する手段を用いずに、演算ユニットの番号を指示するキ
ーと、入出力接続ファンクションを指示するファンクシ
ョンキーとの組合せによって任意のアルゴリズムを設定
するようにしたものを用いることも可能である。また、
ＣＲＴディス　　　　　・プレイ装置とライトペンを用
いてディスプレイ上の各演算ユニット間を所望の接続態
様でなぞることにより任意のアルゴリズムを設定するよ
うにすることも可能である。 周波数変調演算あるいは振幅変調演算においては、演算
ユニットの出力を自己の入力の１つに帰還する巡回型の
演算ユニットを用いることが有効であることが確められ
ている。周波数変調演算におけるそのような巡回型演算
ユニットの一例として特開昭５５−７７３３号明細書に
示されたものが存在する。巡回型演算回路は、倍音成分
が豊富でしかも低次倍音はどレベルが高く高次倍音にな
るほどレベルが低くなる単調波・少傾向の応用度の高い
スペクトル分布をもつ信号を合成する紅とかでき、かつ
自己の出力から自己の入力に帰還させる信号の回帰率を
制御することにより倍音数を容易に制御できるという利
点を有している。従って、複数の演算ユニットのうち任
意のものにそのような巡回型演算回路を用いることは有
利である。その場合、どの演算ユニットを巡回型として
いるかを明らかにすることは演算パラメータの設定の仕
方その他楽音合成のだめの設定操作を行なう上で極めて
重要である。そこで、実施例においては、表示手段で各
演算ユニットの接続組合せを表示するとき、巡回型演算
回路として使用される演算ユニットの表示に対して巡回
型であることを示す所定の付加表示を付加するようにし
ている。 演算アルゴリズムの設定の仕方によっては、複数系列で
合成した信号を最終的に加算して楽音信号として出力す
る場合が生じる。そのような場合、加算系列の数に応じ
て出力楽音信号のレベルが変動することになり、好まし
くない。そこで、この発明においては、各アルゴリズム
における加算系列の数に応じて出力楽音信号のレベルを
自動調整する手段を設け、設定されたアルゴリズムつま
り演算ユニットの接続組合せの態様にかかわりなく、常
に出力楽音信号のレベルが・一定水準に保たれるように
している。 各演算ユニットは各々の・・−ドウエアを個別に設けて
もよいが、１台分の演算ユニットノ・−ドウエアだけを
設け、この１台のハードウェアを複数の演算ユニットに
よって時分割的に使用するのが経済的である。図面に示
す実施例において、演算ユニッ）Ｋ対応する用語として
「オペレータ」が用いられている。 各演算ユニットの入出力の接続において、出力と入力と
を接続する場合は単純な接続でもさしつかえないが、出
力同士を接続する場合は加算あるいは減算等伺らかの演
算要素を含む接続となる。 従って１．この発明において入出力接続とは、単純な配
線接続に限らず、加算的もしくは減算的な接続も含むも
のとする。 以下添付図面を参照してこの発明の一実施例を詳細に説
明しよう。 第１図は周波数変調演算による楽音合成方式を採用する
電子楽器にこの発明を適用した一実施例を示すもので、
■音分の楽音信号を合成するための周波数変調演算を６
個のオペレータすなわち演算ユニットを用いて行なうよ
うにしている。オペレータＯＰは楽音発生器１０に含捷
れている。この実施例では、基本的な周波数変調演算を
行なうだめの１個分のオペレータＯＰのハードウェアを
楽音発生器１０に設け、これを６個のオペレータに夫々
対応する６個のタイムスロットで時分割使用することに
より事実上６個の独立したオペレー。 夕の演算機能を実現するようにしている。１だ、この実
施例の電子楽器の同時最大発音数は１６音であり、各音
に対応する演算は１個のオペレータを１６個のタイムス
ロットで時分割使用することにより行なわれる。各音に
対応する１６個の時分割タイムスロットを楽音発生チャ
ンネルもしくは単にチャンネルという。 各チャンネルと各オペレータの時分割タイムスロットの
一例を第２図（ａ）、　（ｂ）に示す。チャンネルタイ
ミングは、１番目から１６番目捷でのチャンネルに対応
するタイムスロットがクロックパルスφに同期して順次
並んでおり、これらが順次繰返す。オペレータタイミン
グは、１個のオペレークに対応するタイムスロットがチ
ャンネルタイミングの１６タイムスロツト分の時間幅に
相当し、オペレータ６からオペレータｉｔでのタイムス
ロットＯＰ６〜ＯＰ１が順次並んでいる。例えば、オペ
レータ６のタイムスロットＯＰ６における１番目のチャ
ンネルのタイムスロットでは、１番目のチャンネルに割
当てられた音に関するオペレータ６における演算が実行
される。また、オペレータ５のタイムスロットＯＰ５に
おける１番目のチャンネルのタイムスロットでは、１番
目のチャンイ・ルに割当てられた音に関するオペレータ
５における演算が実行される。こうして、１６テヤンネ
ル分の全楽音に関する６個のオペレータにおける時分割
演算が１巡する期間は、１６Ｘ６＝９６個分のクロック
パルスφに対応する９６タイムスロツトである。尚、以
下、オペレータタイミングの各タイムスロットＯＰ６〜
０ＰＩＫ対応するオペレ！りを６．５，４，３．２．１
なる番号で区別するものとする。第２図（Ｃ）のタイミ
ンク°信号１Ｙ１６は１６タイムスロツト（以下、時間
の単位の表現としてタイムスロットという用語を用いる
とき、■タイムスロットはクロックパルスφの１周期で
ある）の周期で１番目のチャンネルタイミングでパルス
が発生するものである。タイミング信号９５Ｙ９６はオ
ペレータ１のタイムスロットＯＰ１において１５番目の
テヤンネルタイミンクテバルスが発生し、９６タイムス
ロツトを１周期とするものである。タイミング信号９６
Ｙ９６はオペレータ１のタイムスロットＯＰ１において
１６番目のチャンネルタイミングでパルスが発生し、９
６タイムスロツトを１周期とするものである。 第１図において、キースイッチ回路１１は鍵盤の６鍵に
対応するキースイッチを含んでおり、６鍵の押圧及び離
鍵に対応する出力を生じる。キーアサイナ１２はキース
イッチ回路１１の出力に応じて押圧鍵に対応する楽音の
発音を１６個の前記チャンネルのいずれかに割当てる処
理を行なう。 各チャンネルに割当てられた押圧鍵を示すキーコードＫ
Ｃと、その鍵の抑圧が持続しているかあるいは離鍵され
たかを示すキーオン信号ＫＯＮとが、第２図（ａ）　Ｋ
示すチャンネルタイミングに同期してキーアサイナ１２
から時分割的に出力される。キーコードＫＣは位相発生
器１６に与えられる。位相発生器１６は、キーコードＫ
Ｃによって示された鍵の楽音周波数ωに対応するレート
で値が変化する位相角情報ωｔを出力する。後述するよ
うに、周波数変調演算のパラメータの１つとして周波数
制御係数ｋが位相発生器１６に人力されるようになって
おり、ｋ＝１のとき出力位相角情報はωＬであるが、ｋ
笑１のときは周波数ωが変更され、出力位相角情報はに
ωｔとなる。 位相発生器１６において、キ７コードＫＣは加算器１４
に加えられ、周波数制御係数にと加算される。加算器１
４け係数ｋに応じてキーコードＫＣの値を変更するため
のものである。周波数ナンバ発生器１５は加算器１４の
出力に応じて単位時間（９６タイムスロツト）当たりの
位相変化分を示す数値データすなわち周波数ナンバを発
生する。 キーコードＫＣの下位２ビツトのデータをそれよりも下
位ビットに繰返し伺加することにより対数表示の周波数
ナンバを得ることができることが既に知られている（例
えば特開昭５５−１４２３’９７号公報参照）。キーコ
ードＫＣはそのような対数表示の周波数ナンバの形で加
算器１４に入力される。対数表示の周波数ナンバ（これ
はリニア表示の角周波数ωに対応する）に係数ｋが加算
されることにより、「ｋω」なる積を求めるのと同等の
演算が行なわれる。周波数ナンバ発生器１５は対数−リ
ニア変換器によって構成し、対数表示の周波数ナンバを
リニア表示の周波数ナンバにωに変換する。 加算器１６．ａ９６ステージ／２２ビットのシフトレジ
スタ１７及びゲート１８はアキュムレータを構成してお
り、周波数ナンバ発生器１５で発生された周波数ナンバ
にωを９６タイムスロツト周期で繰返し加算する。加算
器１４に与えられる周波数制御係数には、第２図（ｂ）
に示すオペレータタイミングに従って各オペレータ毎に
時分割で与えられる。従って、周波数ナンバ発生器１５
がらは、各チャンネルに割当てられた１６個の周波数ナ
ンバωと各オペレータ毎の６個の係数ｌ（との積に相当
する金言１９６個の周波数ナンバにωが９６タイムスロ
ツトの間で時分割的に出力される。従って、周波数ナン
バ発生器１５から出力される周波数ナンバにωは９６タ
イムスロツトを１周期として繰返す信号である。 ９６タイムスロツト分の異なる周波数ナンバにωの累算
値を保持するために、ソフトレジスタ１７は９６ステー
ジを有しており、クロックパルスφによってシフト制御
される。このシフトレジスタ１７の出力はゲート１８を
介して加算器１６に与えられ、発生器１５から与えられ
る周波数ナンバにωに加算される。こうして９６個の各
周波数ナンバにωは９６タイムスロツト毎に夫々アキュ
ムレートされ、該周波数ナンバの値に対応するレートで
繰返し変化する位相角情報にωＬが得られる。 ここで、ｋ−１であればにωＬ二ωｔであり、位相角情
報ωＬは押圧鍵の基本周波数に対応する。 以下、ｋ＝１の場合も含めて、位相発生器１３の出力位
相角情報をにωｔで示す。 ゲート１８は位相角情報にωｔの値を初期設定するだめ
のものである。楽音信号の位相角を鍵押圧開始時に同期
して初期設定するようにすることができ、そのためにノ
ンクロスイッチ１９が設けられている。シンクロスイッ
チ１９がオフにしである場合は、その出力信号”０′″
がナンド回路２０で反転され、ゲート１８に常に”１　
”が加わり、ゲート１８が常に開かれている。シンクロ
スイッチ１９がオンされると、その出力信号゛ｌ″がナ
ンド回路２０に加わり、ナンド回路２０の出力信”０″
のときはナンド回路２０の出力は”１″であり、ゲート
１８が開放され、周波数ナンノくにωのアキュムレート
が可能となっている。キーオン信号ＫＯＮを９６ステー
ジ／１ビツトのシフトレジスタ２２で９６タイムスロツ
ト遅延し、その遅延信号をインバータ２ろで反転したも
のがアンド回路２１の一方入力に加わり、他の入力には
キーオン信号ＫＯＮがそのまま加わる。９６タイムスロ
ツト前のキーオン信号ＫＯＮが”Ｏ″のときインバータ
２６の出力はｌ　”である。従って、キーアサイナ１２
から出力されたキーオン信号ＫＯＮが”ｌ”のとき、そ
の９６タイムスロツト前のキーオン信号ＫＯＮが”θ″
であったならばアンド回路２１の条件が成立し、キーオ
ンパルスＫＰがｌ”となる。このキーオンパルスＫＰＫ
、Ｊ：ってナンド回路２０の条件が成立し、ナンド回路
２０からゲー）１８Ｋ”０”が与えられ、該ゲート１８
が遮断される。ゲート１８の遮断により、レジスタ１７
に保持されていた累算値がクリアされる。 新たに鍵が押圧されたとき、その鍵が割当てられたチャ
ンネルのキーオン信号ＫＯＮは”θ″から”ｌ”に立上
る。従って、鍵押圧開始時にその鍵が割当てられたチャ
ンネルのタイムスロットでキーオンパルスＫＰが発生す
る。キーオン信号ＫＯＮがシフトレジスタ２２で９６タ
イムスロツト遅延される間にチャンイ・ルタイミングは
６巡する。従って、キーオンパルスＫＰは各オペレータ
のタイムスロッ）ＯＰ６〜ＯＰＩ内で夫々１回づつ発生
する。こうして、鍵押圧開始時においてその鍵が割当て
られたチャンネルに関するレジスタ１７の古い累算値（
各オペレータ毎の累算値）がすべてクリアされ、所定の
初期位相（例えば位相角０度）から位相角の訓算が開始
されることになる。周波数変調演算による楽音合成にお
いては、得られる楽音の倍音構成に搬送信号及び変調信
号の位相が及ばず影響が無視できないため、上述のよう
に全オペレータに関する位相角情報を初期設定すること
は極めて有効である。 位相発生器１６から発生された位相角情報にωｔは楽音
発生器１０（特にオペレータＯＰＩに入力される。楽音
発生器１０はオペレータＯＰとアルゴリズム切換用ゲー
ト及びレジスタ部２４とを含んでいる。オペレータＯＰ
は搬送信号の位相角情報と変調信号の情報とにもとづき
基本的な周波数変調演算を行なうもので、搬送信号の位
相角情報　。 とじて位相発生器１６からの位相角情報にωｔが使用さ
れ、変調信号の情報として他のオペレータの出力信号が
使用される。、１台のオペレータＯＰは、ｌオペレータ
につき１６タイムスロツトの幅でかつ９６タイムスロツ
ト周期で時分割的に供給される位相角情報にωｔ（捷た
はωｔ）に応じて各オペレータタイムスロットＯＰ６〜
ＯＰ１において各々に対応する周波数変調演算を時分割
で実行する。アルゴリズム切換用ゲート及びレジスタ部
２４は、奏者によって設定されたアルゴリズムに応じて
各オペレータ６〜１の入出力の接続組合せを実現するだ
めのものである。各オペレータ６〜１は時分割タイムス
ロットＯＰ６〜ＯＰ１の形態をとっているので、ゲート
及びレジスタ部２４では、成るオペレータタイムスロッ
トにおけるオペレータＯＰの出力を一時記憶し、一時記
憶したオペレータ出力を入出力接続組合せに応じた所定
のオペレータタイムスロットにおいてオペレータＯＰの
入力側に変調信号として人力するようにしている。 オペレータＯＰで用いる演算パラメータのうち変調指数
Ｉ　（ｔ）もしくは振幅係数Ａ（ｔ）等押鍵中の時間経
過に伴なってその値が変化するものはエンベローブ発生
器２５から与えられる。アルゴリズム切換用ケート及び
レジスタ部２４におけるゲート切換動作あるいはレジス
タ記憶動作等を制御する信号はシーケンスコード発生器
２６から与えられる。シーケンスコード発生器２６は、
設定部２７で設定されたオペレータの接続組合せすなわ
ちアルゴリズムに応じてゲート及びレジスタ部２４にお
けるシーケンシャルな動作を制御するためのコード（制
御信号）を発生する。 設定部２７は、各オペレーク６〜１の入出力の接続組合
せを可変設定するためのものであり、一般にこの設定は
奏者のマニュアル操作によって行なう。設定部２７にお
いて、スイッチ及び表示器２８〜６４、Ｕ−３Ｗ、Ｄ−
３Ｗは電子楽器の前面パネル部に配列され、奏者が操作
し易くかつ見易いようになっている。この実施例に係る
電子楽器の外観を示すと、第３−のようであり、鍵盤の
奥に配されたパネル部は大別してアップ／ダウンコント
ロールパネル６５、アルゴリズムコントロ−ルハネル６
６、オペレー！コントロールハネル３７から成る。 アップ／ダウンコントロールパネル３５は、数値データ
を増減設定するときに操作される部分であり、第１図に
示したアップスイッチＵ−８ＷとダウンスイッチＤ−８
Ｗを含んでいる。 アルゴリズムコントロールパネル６６は、各オペレータ
の接続組合せを設定するときに使用される部分であり、
第１図におけるアルゴリズム表示器２８、アルゴリズム
番号選択スイッチ２９、フィードバックレベル表示器６
０、フィードバックレベル選択スイッチ６１、オペレー
タ選択スイッチ及び表示器６６、オペレータ禁止スイッ
チ及び表示器６４が、第４図に示すように配列されてい
。 る。 アルゴリズム表示器２８は６個のオペレータ１〜６の結
線状態を、−各オペレータを区・別するオペレータ番号
表示「１」〜「６」とそれらを結ぶ接続線表示とによっ
て表示するものであり、表示素子としては例えば発光ダ
イオードが用いられる。 第４図において、各オペレータの番号表示枠の上側が入
力を示し、下側が出力を示す。出力同士が接続されてい
るように表示されているオペレータ、例えば第４図に表
示されたオペレータ１と４あるいは５と６、はそれらの
出力が加算されることを意味する。前述の通り、各オペ
レータ１〜６における搬送信号位相角情報としては位相
発生器１６（第１図）の出力位相角情報にωｔが入力さ
れるので、オペレータ間の入出力接続とは、成るオペレ
ータの出力信号を別のオペレータの（もしくは自らの）
変調信号として入力することを意味する。 表示器２８において、何も入力されていないように表示
されているオペレータ、例えば第４図の表示ではオペレ
ータ５と６、は位相発生器１６から。 の位相角情報にωｔだけが入力され”ることを意味する
。つまり、周波数変調演算は行なわず、位相角情報にω
ｔに応じた単なる波形発生装置として機能することを意
味する。第４図の表示におけるオペレータ６のように番
号表示の右下に点表示が付加されているものは、それが
巡回型オペレータであることを意味する。巡回型オペレ
ータとは、自らの出力信号を自らの変調信号入力にフィ
ードバックするようにしたものである。 アルゴリズム表示器２８に関連して２桁のｌＯ進数を表
示するだめのアルゴリズム番号表示器２８ａ（第４図参
照）が設けられる。この実施例においては、各オペレー
タの入出力接続組合せが設定されている、つまり表示器
２８で表示されている、アルゴリズムの番号が表示され
る。各アルゴリズム番号に対応する各オペレータ間の結
線状態の一例を第５図Ａ−１乃至Ａ−６１に示す。Ａ−
１乃至Ａ−６１はアルゴリズム番号１乃至６１に対応す
る。勿論、第５図におけるブロック内の数字「１」〜「
６」はオペレータ１〜６を示す。 第５図はアルゴリズム表示器２８の表示方法と同、様な
手法で描かれている。つまり図においてオペレータブロ
ックの上１ｉ１１４が入力、下側が出力であり、出力同
士が接続されているオペレータはそれらの出力信号が加
算されることを意味する。但し、巡回型オペレータは点
表示を用いずにフィードバックを示す結線を用いて描い
である。同、第４図のアルゴリズム表示器２８に例示し
たオペレータ間結線表示はアルゴリズム番号９に対応す
るものであることが第５図Ａ−９から理解される。従っ
て、第４図のアルゴリズム番号表示器２８ａには「９」
が表示されている。 アルゴリズム番号選択スイッチ２９（第１図、第４図）
はアルゴリズム番号選択モードにするだめのスイッチで
ある。このスイッチ２９を操作すると、設定部２７はア
ルゴリズム番号選択モードとカリ、番号表示器２８ａの
現表示内容が点滅し、アルゴリズム番号選択可能である
ことを知らせる。 この点滅処理のための回路は第１図に特に示さなかった
が周知の技術によって容易に行ない得る。 このスイッチ２９の操作にもとづき第１図のアップダウ
ンカウンタ６８がカウントイネーブル状態にセットされ
、アップスイッチＵ−３Ｗ及びダウンスイッチＤ−８Ｗ
の操作に応じてカウンタ６８の現計数内容が更にアップ
カウントあるいはダウンカウントされる。 カウンタ３８の計数値が現在選択されているアルゴリズ
ム番号を示しており、この計数出力がアルゴリズム番号
信号ＡＬＧとして利用される。表示バタ二ンＲＯＭ３９
は、各アルゴリズム番号に対応するアルゴリズム表示器
２８における表示ノくターンデータを予じめ記憶してい
るもので、カウンタ６８から与えられるアルゴリズム番
号信号ＡＬＧに応じて表示パターンデータを読み出す。 このＲＯＭ６９から読み出されたパターンデータに応じ
てアルゴリズム表示器２８の表示素子が駆動され、その
結果、アルゴリズム番号に応じたオペレータ間結線表示
がなされる。第１図には示されていないが、カウンタ６
８の計数内容が番号表示器２８ａ（第４図）でｌＯ進数
で表示される。 このように、アルゴリズム番号選択スイッチ２９とアッ
プ／ダウンスイッチＵ−８Ｗ、Ｄ−８Ｗの操作によって
、アルゴリズム表示器２８の表示を見ながら、所望のオ
ペレータ間結線を選択設定する。 フィードバックレベル選択スイッチ６１は、巡回型オペ
レータにおけるフィードバックレベル、つまり自己の出
力信号を自己の変調信号入力にフィードバックする際の
帰還率、を設定するためのものである。前述の通り、現
在どのオペレータが巡回型オペレータとなっているのか
ということは表示器２８０点表示から判明している。フ
ィードバックレベル表示器６０は、この巡回型オペレー
タで現在設定されているフィードバックレベルを数値で
表示する。フィードバックレベル選択スイッチ６１とア
ンプ及びダウンスイッチＵ−６Ｗ。 Ｄ−８Ｗの操作によってこのフィードバックレベルが変
更され、かつ表示器６０でモニターされる。 フィードバックレベル選択スイッチ６１が操作されると
、設定部２７はフィードバックレベル設定モードとなり
、フィードバックレベル表示器６０の現表示内容が点滅
する。この点滅処理のだめの回路は第１図に特に示して
いないが、周知の技術によって容易に行ない得る。この
スイッチ３１の操作にもとづき第１図のアップダウンカ
ウンタ４０がカウントイネーブル状態にセットされ、ア
ップスイッチＵ−８Ｗ及びダウンスイッチＤ−８Ｗの操
作に応じてカウンタ４０の現計数内容が更にアンプカウ
ントあるいはダウンカウントされる。アップ及びダウン
スイッチＵ−８Ｗ、Ｄ−８Ｗはアルゴリズム番号選択の
ときも使用されるが、設定部２７が成る設定モードまた
は選択モードにセットされたとき別のモードは必らずリ
セットされるようにすることができるので不都合は生じ
ない。カウンタ４０の計数出力がフィードバックレベル
゛を示すデータＦＢＬとして利用される。フィードバッ
クレベル表示器６０ではこのフィードバックレベルデー
タＦＢＬの値が表示される。 オペレータ禁止スイッチ及び′表示器６４は、第４図に
示すように、各オペレータ１〜６に対応する６個のスイ
ッチＤＩＳ−８Ｗと、各スイッチに対応して設けられた
発光素子ＤＩＳ−ＬＥＤとから成、る６所望のオペレー
タ１〜６に対応する禁止スイッチＤＩＳ−８Ｗをオン状
態に設定すると、そのオペレータの出力が禁止される。 例えば、第４図のアルゴリズム表示器２８で例示されて
いるアルゴリズム番号９の結線において、オペレータ４
に対応する禁止スイッチＤＩＳ−３Ｗをオン状態に操作
すると、オペレータ４の出方が禁止され、その結果、オ
ペレータ４，５．６を含む系列が事実上使用されず、番
号９のアルゴリズ！・がオペレータ３．２．１の縦続接
続に変更されることになる。 オン状態に設定された禁止スイッチＤ■５−８Ｗに対応
する発光素子ＤＩＳ−ＬＥＤが点灯し、現在どのオペレ
ータが禁止されているのかを表示する。 禁止スイッチＤＩＳ−３Ｗは複数スイッチを同時にオン
状嬰とすることが可能である。 オペレータ選択スイッチ及び表示器６６もまた、第４図
に示すように、各オペレータ１〜６に対応する６個のス
イッチ５ＥＬ−８Ｗと、各スイッチに対応して設けられ
た発光素子５ＥＬ−ｔ、ｍＤとがら成る。第３図に示す
オペレータコントロールパネル３７は、スイッチ及び表
示器から成るオペレータ制御データ入力装置６２（第１
図）を含んでい。 る。このオペレータ制御データ入力装置６２は１個のオ
ペレータに関する各種制御データを設定入力するための
シのであり、オペレータ選択スイッチ及び表示器３６で
はこの人力装置６２を使用して制御データを設定入力し
ようとするオペレータの番号を選択する。従って、この
スイッチ及び表示器３６におけるスイッチ５ＥＬ−８Ｗ
は複数同時にオン状態とすることができないものであり
、オン状態となっているいずれが１つのオペレータ選択
スイッチ５ＥＬ−３Ｗに対応する発光素子５ＥＬ−ＬＥ
Ｄだけが点灯される。 オペレータ制御データ入力装置６２によって設定入力す
る制御要素は、前述の周波数制御係数にと、変調指数Ｈ
ｔ）、もしくは振幅係数Ａ（ｔ）となるエンベロープ波
形の形成要素である。エンベロープ波形は基本的には第
６図に示すようにアクツクカーブ、ディケイカーブ、サ
スティンカーブ、レリースカーブの４つの部分から成る
ことはよく知られており、鍵押圧にもとづきアタックが
始まり、離鍵にもとづきレリースが始まる。このような
エンベロープ波形の形成要素はレベルデータとレートデ
ータとから成り、レベルデータにはアクツクカーブの開
始レベルを示すイニシャルレベルＬ１、アタックカーブ
の終了レベルを示すアタックレベルＬ２、ディケイカー
ブの終了レベルを示すディケイレベルＬ６、サスティン
カーブの終了レベルｔ　示ｔシースティンレベルＬ４の
４つカ有す、レートデータにはアタックカーブの傾きを
示すアタックレートＲ１、ディケイカーブの傾きを示す
ディケイレートＲ２、サスティンカーブの傾きを示すサ
スティンレートＲ３、レリースカーフッ傾きを示ｔレリ
ースレートＲ４の４つが有る。オペレータ制御データ入
力装置６２は、各制御要素す・なわち周波数制御係数に
、４つのレベルデータＬ１〜Ｌ４．４つのレートデータ
Ｒ１〜Ｒ４を夫々選択するための選択スイッチと、これ
らの制御要素の現在の設定値を夫々表示するための表示
器とを含んでいる。アルゴリズム番号及びフィードバッ
クレベルの設定のときと同様に、所望の１つの制御要素
に対応する選択スイッチを操作して設定部２７をその制
御要素の設定モードにセットし、アップ及びダウンスイ
ッチＵ−８Ｗ、Ｄ−８Ｗの操作によってその制御要素の
現設定値を増減することにより設定を行なう。 第１図のオペレータ制御データ発生器４１は、数値の増
減を行なうだめの計数回路と、各制御要素に、Ｌ１〜Ｌ
４．Ｒ１−Ｒ４に対応する設定データを各オペレータ毎
に記憶するためのレジスタ回路とを含んでいる。オペレ
ータ選択スイッチ及び表示器６６の出力によって１つの
オペレータに対応するレジスタが選択され、そのレジス
タに記憶されている各制御要素の現設定データが入力装
置６２及びアップ／ダウンスイッチＵ−８Ｗ、Ｄ−８Ｗ
の出力にもとづき増減変更され、かつその都度の各制御
要素の設定内容が入力装置６２の表示器に送られて表示
される。一方、各レジスタに記憶されている各オペレー
タの各制御要素に、Ｌ１〜Ｌ４．Ｒ１−Ｒ４に対応する
設定データ（以下単に制御データという）は、タイミン
グ信号１Ｙ１６（第２図参照）に従って個々のオペレー
タタイミングＯＰ６〜ＯＰ１に同期して時分割的に繰返
し発生器４１から出力されるようになっている。また、
オペレータ禁止スイッチ及び表示器６４の出力がオペレ
ータ制御データ発生器４１に入力されており、禁止され
たオペレータに関する全制御データに、Ｉ、１〜Ｌ４．
Ｒ１−Ｒ４の出力を禁止するようにしている。データＬ
１〜Ｌ４．Ｒ１〜Ｒ４の禁止によってエンベロープ発生
器２５でＩｒ１ｘンベロープ波形が発生できなくなり、
振幅係数Ａ（ｔ、）が零となって結局当該オペレータの
出力が禁止される。 オペレータ制御データ発生器４１がらオペＬ／　−タタ
イミングＯＰ６〜ＯＰ１に同期して時分割的に出力され
た制御データのうち周波数制御係数には前述の通り位相
発生器１３の加算器１４に入力され、エンベロープ形成
相カデータＬ１〜Ｌ４゜Ｒ１−Ｒ４はエンベロープ発生
器２５に入力され−る。エンベロープ発生器２５はキー
アザイナ１２からのキーオン信号・ＫＯＮと制御データ
Ｌ１〜Ｌ４゜Ｒ１−Ｒ４にもとづき第６図に示すような
エンベロープ波形をディジタル的に発生するものであり
、その基本的な構成は周知であるため特に詳しく説明シ
ナい。尚、エンベロープ発生器２５は、６個の各オペレ
ータ毎に１６音分のエンベロープ波形　−を夫々発生す
るようになっており、合訓９６個の異なるエンベロープ
波形を発生する。１台のエンベロープ発生器を９６タイ
ムスロノトで時分割使用するようになっており、９６個
の異なるエンベロープ波形が９６タイムスロノトを１周
期として時分割的に繰返し出力される。このエンベロー
プ発生器２５の出力の時分割タイミングは位相発生器１
６の出力にωｔのタイミングに同期している。 こうしてエンベロープ発生器２５から発生されたエンベ
ロープ波形信号は変調指数Ｈｔ）するいは振幅係数Ａ（
ｔ）として楽音発生器１０のオペレータＯＰで利用され
る。 カウンタ６８から出力されたアルゴリズム番号信号ＡＬ
Ｇはシーケンスコード発生器２６及び加算系列数信号発
生器４２に供給される。加算系列数信号発生器４２には
、オペレータ禁止スイッチ及び表示器３４から出力され
たオペレータ禁止信号ＤＩ８１〜６も供給される。 シーケンスコード発生器２６は、アルゴリズム切換用ゲ
ート及びレジスタ部２４をオペレータタイムスロットＯ
Ｐ６〜ｏｐ１（第２図）に応じて’ｙ　−ケンシャルに
制御するためのシーケンスコート（制御信号Ａ、Ｂ、Ｃ
，Ｄ、Ｅ、Ｓがら成ルコード）を各アルゴリズム番号１
〜６１に対応して予じめ記憶しており、アルゴリズム番
号ＡＬＧに応じて１つのアルゴリズム番号に対応する１
組のシーケンスコードの読み出しを可能化し、この１組
の７＝ケンスコードをタイミング信号発生器４３から与
えられるタイミング信号に応じて各オペレータタイムス
ロットｏＰ６〜ｏＰ１毎に順次読み出す。各アルゴリズ
ム番号に対応する／−ケンスコードは、第５図Ａ−１乃
至Ａ−６１に示したようなオペレータ間の結線を実現す
るような内容を有している。 加算系列数信号発生器４２は、現在設定されているオペ
レータ接続組合せすなわちアルゴリズムにおける最終的
な加算系列の数を示す信号を発生するだめのものである
。最終的な加算系列の数とは、最終的に楽音信号を得る
だめにその出力信号が加算されるオペレータの数である
。第５図Ａ−１に示すアルゴリズム番号１では、最終的
に出力信号が加算されるオペレータは１と６であり、加
算系列数は「２」である。また、第５図Ａ−５では、オ
ペレータ１，３．５の出力信号が最終的に加算されるの
で加算系列数は「３」でざる。一方、第５図Ａ−１５の
アルゴリズムでは最後のオペレータは１のみであるので
加算系、Ｆｌｊ数は「１」である。また、第５図Ａ−６
１のアルゴリズムでは全オペレータ１〜６の出力信号が
最終的に加算されるので、加算系列数は１６」である。 このように、設定されるアルゴリズムに応じて加算系列
数がまちまちであるため、何の音量レベル調整も施さな
い場合は加算系列数が多いものほど最終的な楽音信号の
音量レベルが高くなってしまい、音量のバランスが悪く
なるという不都合が生じる。このような不都合を除去す
るために、加算系列数信号発生器４２で加算系列数を示
す信号ＡＤＮを発生し、楽音発生器１０にこれを与えて
、各系列の最終オペレータの出力信号レベルをこの加算
系列数に応じてバランス調整するようにしているのであ
る。□−例として、第５図Ａ〜１５のように加算系列数
が１］」の場合にその最終オペレーターの出力信号レベ
ル比率を「１」とすると、第５図Ａ−１のよう吟加算系
列数が「２」の場合は各系列の最終オペレーター及び６
の出力信号レベル比率を夫々「±」とし、第５図Ａ−５
のように加算系列数が「３」の場合は各系列の最終オペ
レーター、６゜Ｉ　工　１ ５の出力信号レベル比率を夫々ｒ＋、、−ｊ　３３ とする。 第５図から明らかなように、加算系列数はアルゴリズム
番号に応じて一意に判明する。しかし、オペレータ禁止
スイッチ及び表示器６４における操作によって何らかの
オペレータの出力が禁止された場合は、実際の加算系列
数が減少することがある。そこで、加算系列数信号発生
器４２ではオペレータ禁止スイッチ及び表示器３４の出
力信号Ｄ１１〜６も考慮して加算系列数を判断するよう
にしている。 加算系列数信号発生器４２の一例は第７図に示されてい
る。加算系列数ＲＯＭ４４は各アルゴリズム番号に対応
して最終オペレータの情報を予じめ記憶しておシ、アル
ゴリズム番号信号ＡＬＧに応じて現在選択設定されてい
るアルゴリズム番号に対応する最終オペレータ情報を選
択シ１．タイミング信号発生器４３がら与えられる各オ
ペレータタイムスロットｏＰ６〜ｏＰ１を示すタイミン
グ信号に応じてこの最終オペレータ情報を読み出す。 ＲＯＭ４４から読み出された最終オペビータ情報は、最
終オペレータのタイムスロットで１′′となる１ビツト
のパルス信号である。例えば、アルゴリズム番号信号Ａ
ＬＧが「１」である場合、第５図Ａ−１から明らがなよ
うに最終オペレータは１と６であるため、オペレータタ
イムスロッｌ−。 Ｐ６とｏｐｌで１″となるパルス信号がＲＯＭ４４から
読み出される。この例からも判るように、選択されたア
ルゴリズム番号に応じてどのオペレータタイムスロット
ｏＰ６〜ｏｐｉでＲＯＭ４４がらパルス信号が読み出さ
れるのかは、第５図のオペレータ結線図から明らかであ
ろう。 ＲＯＭ４４から読み出された最終オペレータタイミング
パルスはアンド回路４５．４６を介してカウンタ４７の
カウント入力に加えられる。アンド回路４６はタイミン
グ信号ＩＹ１６によって各オペレータタイムスロットの
初頭に同期したカウントパルスをカウンタ４７に与える
ためのものである。カウンタ４７はタイミング信号９６
　Ｙ　９６　（第２図（Ｃ）参照）によって楽音合成演
算処理１サイクル（９６タイムスロツト）の最後で繰返
しクリアされるようになっている。従って、オペレータ
タイムスロソ）、ＯＰ６〜ｏＰ１が１巡する間にＲＯＭ
４４から読み出された最終オペレータタイミングパルス
の数がカウンタ４７でカウントされる。このカウンタ４
７のカウント値がラッチ回路４８においてタイミング信
号９５　Ｙ　９６　（第２図（Ｃ）参照）のタイミング
でラッチされる。すなわちカウンタ４７がクリアされる
直前にそのカウント結果がラッチ回路４８にラッチされ
るのである。こうしてラッチ回路４８には、現在選択さ
れているアルゴリズム番号における最終オペレータの数
すなわち加算系列数を示す数値がラッチされることにな
る。 アンド回路４５は、ＲＯＭ４４から読み出された最終オ
ペレータ夛イミングパルスのウチ、オペレータ禁止スイ
ッチ及び表示器６４のスイッチ操作によって禁止された
オペレータに対応するパルスを削除するためのものであ
る。オペレータ禁止スイッチ及び表示器３４かも出力さ
れたオペレータ禁止信号ｐ、　Ｉ　Ｓ　１〜６が多重化
回路４９に与えうしており、各オペレータタイムスロッ
トＯＰ６〜ＯＰ１を示すタイミング信号に応じて多重化
操作がなされ、その結果、禁止されたオペレータのタイ
ムスロットで多重化回路４９から出力パルスが生じる。 この禁止オペレータタイミングを示すパルス信号がイン
バータ５０で反転され、アンド回路４５に加わる。禁止
されたオペレータのタイムスロノトでインバ〜り５ｏの
出力が′０″となり、アンド回路４５を動作不能にする
。その結果、ＲＯＭ　４４から読み出された最終オペレ
ータタイミングパルスのうち、禁止されたオペレークに
対応するパルスがアンド回路４５で削除される。例えば
、第５図Ａ−１に示すアルゴリズム番号１のときに、オ
ペレータ１の出力を禁止した場合、Ｏ２０とＯＰｌのタ
イムスロットでＲＯＭ４４がら読み出されるパルスのう
ちｏＰｌのタイムスロノトノハルスが削除され、カウン
タ４７ＨＯＰ３ｃ７）タイムスロットで１カウントする
だけとなる。 アンド回路４５から出力された最終オペレータのタイム
スロットに同期したパルスはゲート５１の制御入力に加
えちれる。ゲート５１は、ラッチ回路４８にラッチされ
た加算系列数を示す数値データを制御入力に加わるパル
スに応じて通過させ、加算系列数信号ＡＤＮとして出力
する。従って、加算系列数信号ＡＤＨは、加算系列数を
示す数値データが最終オペレータのタイムスロットに同
期して間けっ的に発生する信号である。例えば、第５図
Ａ−１に示すアルゴリズム番号１が選択されているとき
に、その最終オペレータ１及び６がいずれも禁止されて
いないとすれば、加算系列数信号ＡＤＨとして数値「２
」を示す信号がオペレータタイムスーツ）Ｏ２０とＯＰ
ｌにおいて発生ずる。 楽音発生器１０に含まれるオペレータＯＰとアルゴリズ
ム切換用ゲート及びレジスタ部２４の一例が第８図に示
されている。 第８図において、オペレータＯＰは、位相発生器１６（
第１図）から与えられる位相角情報１（ｏ＋　ｔとゲー
ト及びレジスタ部２４から与えられる任意の波形信号ｆ
（ω１１１１）とを加算する加算器５２と、この加算器
５２の出力信号を位相角情報として正弦関数値を読み出
す正弦波テーブル５６とを含んでおり、位相角情報にω

【を搬送信号の位相角情報とし、波形信号ｆ　（ＯＪｍ
　ｔ　）を変調信号として、基本的な周波数変調演算を
行なうものである。正弦波テーブル５３からは周波数変
調された信号の瞬時振幅値 ｓｉｎ　　（ｋｅｏＬ　　＋　　ｆ　　（（７Ｊ　ｎ１
Ｌ　　）　　１が読み出される。尚、リニアの乗算演算
を対数の加算に置換えて演算回路を簡略化する目的で、
正弦波テーブル５６は正弦関数値を対数値で記憶してい
る。任意のオペレータタイムスーツ）において変調信号
入力に加わる波形信号ｆ（ωｉｎ【）は他のオペレータ
タイムスロット（もしくは自己のオペレータタイムスロ
ット）で求めたオペレータＯＰの出力信号である。第５
図Ａ−１におけるオペレー゛夕２のように、変調信号入
力に何も接続されていない場合は、この波形信号ｆ（ω
ｍｔ）はゼロであり、オペレータＯＰは単に正弦信号５
ｉｎｋｏ）ｔを発生する。 加算器５４は、正弦波テーブル５６から読み出した波形
信号に振幅−係数を掛けるだめのスケーラ手段であり、
前述の通り正弦波テーブル５６から読み出される波形信
号が対数表現であるため加算器５４によってリニア乗算
と同等の効果を得る。 加算器５４の一方入力には正弦波テーブル５６の出力が
与えられ、他の入力には加算器５５を介して変調指数Ｉ
　（ｔ）または振幅係数Ａ　（ｔ）が与えられる。 変調指数Ｉ　（ｔ）も振幅係数Ａ　（ｔ）も、波形信号
のレベルを制御するだめの係数であるのに変わりはない
が、その機能から見て、最終オペレータ（例えば第５図
Ａ−１のオペレータ１と６）に対応するものを振幅係数
Ａ　（ｔ）といい、それ以外のオペレータ（例えば第５
図Ａ−ｉのオペレータ２，４，５゜６）に対応するもの
を変調指数Ｉ（りということにする。つまり、最終オペ
レータ以外のオペレータはその出力信号が他のオペレー
タに変調信号として入力されるため、そのレベル制御係
数を変調指数ｉ　（ｔ）と称するのが適切である。 前述の通り、変調指数１　（ｔ）または振幅係数Ａ　（
ｉ）はエンベロープ発生器２５（第１図）から発生され
るものであり、制御データＬ１〜Ｌ４．Ｒ１〜Ｒ４に応
じて作成されたエンベロープ波形に従って時間的に変化
する（もしくは不変であってもよい）。このエンベロー
プ発生器２５から発生ずるエンベローブ波形信号すなわ
ち変調指数■（りまだは振幅係数Ａ　（ｔ）−ｉ：たは
、対数表現形式であるものとする。従って、対数同士の
加算により、加算器５４からは正弦波テーブル５３の出
力波形信号に係数を掛けたものすなわち １　（１）　ｓｉｎ　（ｋωｔ　＋　（（０葡ｔ　）　
ｌまたはＡ　（ｔ）　ｓｉｎ　　（ｋ　ω【　十　ｆ　
（０葡ｔ）　）が対数表現形式で出力される。加算器５
４から出力きれた対数表現形式の信号は対数リニア変換
器５６でリニア表現形式に変換される。 スケーリングパラメータテーブル５７は加算系列数に応
じたレベル調整パラメータを予じめ記憶しており、加算
系列数信号発生器４２（第１図、第７図）から与えられ
る加算系列数信号ＡＤＮに応じて所定のレベル調整パラ
メータを読み出す。 係数Ａ　（ｔ）に加算されて係数Ａ　（ｔ）の値を変更
する。 変更された振幅係数Ａ　（ｔ）に応じて正弦波テーブル
５３の出力信号のレベルが加算器５４で制御されること
により、加算系列数に応じた出力信号レベルの調整が行
われることになる。テーブル５７に記憶するレベル調整
パラメータの値は、例えば、加算系列数が増すほど出力
信号レベル゛を下げるような値に設定される。前述の通
り、加算系列数信号ＡＤＮは最終オペレータのタイムス
ロットに対応して与えられる。従って、加算系列数に応
じた出力信号レベル調整がなされるのは最終オペレータ
のタイムスロットのみであり、その他のオペレータのタ
イムスロットではエンベロープ発生器２５から与えられ
た変調指数Ｉ　（ｔ）が加算器５５を通過して加算器５
４にそのまま加えられる。 オペレータＯＰでは、１つのオペレータタイムスロット
（１６タイムスロツト）につき１６音（チャンネル）分
の周波数変調演算を時分割で行ない、かつ、楽音合成の
ための演算１サイクル（９６タイムスロツト）において
６個分のオペレータ１〜乙に関する上記周波数変調演算
を順次行なう。第２図（ｂ）に示したようにオペレータ
タイムスロットＯＰ６〜ｏｐ１はオペレータ６．５．４
．＋、２゜１の順で発生する。従って、■演算サイクル
（９６タイムスロツト）において、オペレータＯＰでは
、まず最初の１６タイムスロツト（ＯＰ６）でオペレー
タ６に関する１６音（１６チヤンネル）分の周波数変調
演算を行ない、次の１６タイムスロノ）　（ＯＰ５）で
オペレータ５に関する１６チヤンネル分の演算を行ない
、以下、１６タイムスロノト毎に（ＯＰ４゜ＯＰ３　、
ＯＰ２　、ＯＰ　１で）オペレータ４，３゜２．１に関
するＪ６チヤンネル分の演算を順次行なう。 尚、ハードウェアとしてのオペレータＯＰにおいては入
出力間に１６タイムスロツトの時間遅れが設定されてい
るものとする。例えば、オペレータタイムスロットＯＰ
６のチャンネル１のタイミングで加算器５２に入力され
た位相角情報にωｔに関する演算結果は、その１６タイ
ムスロツト後に（つまりオペレータタイムスロット０Ｐ
５０チヤンネル１のタイミングで）対数リニア変換器５
６から出力されるようになっている。このような丁度１
６タイムスロツト分の時間遅れは、演算回路の動作時間
遅れと適宜の遅延回路の挿入とによって設定される。が
、そのだめの遅延回路については図示を省略した。 対数リニア変換器５６の出力はオペレータＯＰの出力信
号としてゲート及びレジスタ部２４に入力される。この
ゲート及びレジスタ部２４は、演算済みのオペレータの
出力信号を一時記憶保持するだめの７フトレジスタ５８
，５９．６０と、異なる２以上のオペレータの出力信号
を加算するだめの加算器６１と、巡回型オペレータのフ
ィードバック信号を形成するだめの加算器６２と、この
フィードバック信号のレベルを制御するだめのシフト回
路６６と、ゲート６４，６５及びセレクタ６６．６７．
６８．６９とを含んでいる。オペレータＯＰの出力信号
はセレクタ６６の入力Ｉｌｌ及びゲート６４及万セレク
タ６７の入力「１」に夫々加えられる。ゲート６４及び
６５は、加算器６１で加算すべきオペレータの出力信号
を選択するだめのものである。加算器６１の出力は７フ
トレジスタ５８及びセレクタ６６の入力「２」に与えら
れる。シフトレジスフ５８の出力はセレクタ６６０入力
「３］及びゲート６５及びセレクタ６９の入力「１」に
与えられる。セレクタ６９の出力は出力シフトレジスタ
７０に与えられ、このレジスタ７０の出力はセレクタ６
９の入力「０」を介して循環する。セレクタ６７の出力
はシフトレジスタ５９に与えられる。このソフトレジス
タ５９の出力はセレクタ６６の入力「４」及びセレクタ
６７の入力「０」及びセレクタ６８の入力「１」及び加
算器６２に与えられる。セレクタ６８の出力はシフトレ
ジスタ６０に与えられる。シフトレジスタ６０の出力は
セレクタ６８の入力「０」に加わると共に加算器６２に
加わる。加算器６２の出力はシフト回路６３に加わり、
シフト回路６６の出力はセレクタ６６の入力「５」に加
わる。シフトレジスタ５８〜６０．７０は夫々１６ステ
ージであり、クロックパルスφによってシフト制御され
る。。 シーケンスコード発生器２６（第１図）から発生された
ソーケンスコードＡ−Ｅ、Ｓのうち、信号Ａ、Ｂ、Ｅは
夫々セレクタ６８，６７．６９の選択制御入力に与えら
れる。各セレクタ６７〜６９は選択制御入力に加わる信
号が°“】゛のとき入力「１」を選択し、０″のとき入
力「０」を選択する。シーケンスコードのうち信号Ｃ及
びＤはゲート６５及び６４の制御入力に加えられる。ゲ
ー）６４．６５は制御入力に加わる信号が０″のとき閉
じており、１″のとき開く。７−ケンスコードのうち複
数ビットのコード信号Ｓはセレクタ６６の選択制御入力
に与えられる。セレクタ６６は、制御入力に与えられる
選択コード信号Ｓの内容に応じて５つの入力「１」〜「
５」のうちいずれか１つを選択するかもしくはどの入力
も選択しない。セレクタ６６の出力信号がオペレータＯ
Ｐの変調信号人力ｆ（ωｍｔ）として加算器５２に与え
られる。シフト回路６３のシフト量制御入力には第１図
のカウンタ４０からフィードバックレベルデータＦＢＬ
が与えられる。 アルゴリズム切換用ゲート及びレジスタ部２４では、オ
ペレータタイムスロットに従って適宜その内容が変化す
るシーケンスコードＡ−Ｅ、Ｓに応じて各回路の接続状
態が変化し、これにより各オペレータ１〜６間の所定の
入出力接続組合せが実現される。 一例として、第５図Ａ−１９に示すアルゴリズム番号１
９のオペレータ間結線を実現する場合につイテ＆　Ｆ３
ＪＪする。この場合、シーケンスコードＡ〜Ｅ、Ｓ［各
オペレータタイムスロットｏＰ６〜ｏｐ１に対応して第
９図に示すように発生する。 選択コード信号Ｓの欄の数字ｒｌＪ　、ｒ３Ｊ、ｒ５Ｊ
・・・はこの信号Ｓによって選択するセレクタ６６の入
力を示している。 演算１ザイクルにおける最初のオペレータタイムスロッ
トＯＰ６では、オペレータｏＰはオペレータ６の演算を
行なう。アルゴリズム番号１９では、オペレータ６では
周波数変調演算を行なわないようになっており、従って
、セレクタ６６ではどの入力も選択しない。 オペレータ６に関する出力信号は１６タイムスロツト遅
れてオペレータタイムスロットｏＰ５のときにオペレー
タＯＰから出力される。このときセレクタ６６では選択
コード信号Ｓによって入力［月が選択される。従って、
オペレータタイムスロットＯＰ、５においてオペレータ
５に関する演算をオペレータＯＰで１１なうとき、オペ
レータ６の出力信号がセレクタ６６０入力「１」を介し
℃変調信号入力にｆ（ωｎ１ｔ）として与えられる。そ
の結果、オペレータ乙の出力をオペレータ５の変調信号
入力に接続するオペレータ結線が実現される。一方、Ｏ
２０のタイムスロットでは信号りが１″であり、ゲート
６４が開放されて、オペレータ６の出力信号が加算器６
１を介してシフトレジスタ５８に記憶される。 オペレータ５に関する出力信号は１６タイムスロツト遅
れてＯＦ２のタイムスロットでオペレータＯＰから出力
される。また、タイムスロットＯＰ４ではオペレータ６
の出力信号がシフトレジスタ５８から出力される。この
ときセレクタ６６では信号Ｓによって入力「３」が選択
される。従って、オペレークタイムスロットＯＰ４にお
いてオペレータ４に関する演算をオペレータ間 オペレータ６の出力信号がセレクタ６６０入力ｒ３Ｊを
介して変調信号入力に与えられる。その結果、オペレー
タ６の出力信号をオペレータ４の変調信号入力に接続す
るオペレータ結線が実現される。 一方、タイムスロットＯＰ４では信号りが′１″であり
、ゲート６４が開放されて、オペレータ５の出力信号が
シフトレジスタ５８に記憶される。 オペレータ４の出力信号は１６タイムスロツト遅れてタ
イムスロノｌ−ＯＰ　３のときオペレークｏＰかも出力
される。また、このときオペレータ５の出力信号がシフ
トレジスタ５８から出力される。 このとき信号ＣとＤが°１″となり、ゲート６４及び６
５が開放される。従って、シフトレジスタ５８から出力
されたオペレータ５の出力信号とオペレータＯＰから出
力されたオペレータ４の出力信号とが加算器６１で加算
され、その加算結果がシフトルレジスタ５８に記憶され
る。これにより、オペレータ４と５の出力信号を加算す
るオペレータ結線が実現される。 一方、タイムスロットＯＰ６ではセレクタ６６の入力「
５」が選択され、シフト回路６６から出力されるフィー
ドバック°信号がオペレータＯＰの変調信号入力に与え
られる。これにより、タイムスロットＯＰ３のときにオ
ペレータＯＰで実行されるオペレータ６の演算は巡回型
周波数変調演算となり、オペレータ３を巡回型オペレー
タとする結線が実現される。尚、後述するように、シフ
トレジスタ５９には前回演算サイクルにおけるオペレー
タ６の出力信号が記憶され、シフトレジスタ６０には前
々回演算サイクルにおけるオペレータ６の出力信号が記
憶されている。加算器６２は前回出力信号と前々回出力
信号の平均値を求めるだめのものであり、両レジスタ５
９．６０の出力を加算し、その加算結果を１ビツト下位
桁にシフトして７に分割したものをシフト回路６６に与
えるようにしている。このような平均化操作は、巡回型
周波数変調演算におけるハンチング現象を防ぐために役
立つ。シフト回路６６では、フィードバックされる信号
のレベルを前述の如く設定したフィードバックレベルＦ
ＢＬに応じて制御する。 オペレータ６の出力信号は１６タイムスロツー・遅れて
オペレータタイムスロットｏＰ２のときにオペレータＯ
Ｐから出力される。このとき、選択コード信号Ｓによっ
てセレクタ６６では入力「１」が選択される。従って、
タイムスロットｏＰ２においてオペレータ２の演算をオ
ペレータｏＰで行なうとき、オペレータ乙の出力信号が
オペレータＯＰの変調信号入力に与えられる。その結果
、オペレータ６の出力モオペレータ２の変調信号入力に
接続するオペレータ結線が実現される。 一方、タイムスロットＯＰ２では信号Ａ、Ｂ。 Ｃが＋＋　１１１となる。信号Ｃによってゲート６５が
開放され、シフトレジスタ５８がら出力されるオペレー
タ４と５の加算結果を加算器６１を介して該シフトレジ
スタ５８に循環させる。また、信号Ａの１′によってセ
レクタ６８の入力「１」を選択し、ソフトレジスタ５９
に記憶されているオペレータ６の前回の出力信号をソフ
トレジスタ６０に転送する。同時に、信号Ｂの１″によ
ってセレクタ６７の入力「１」を選択し、オペレータｏ
Ｐから出力されたオペレータ６の今回の出力信号をシフ
トレジスタ５９に記憶する。次のタイムスロットＯ，Ｐ
　１からＯＰ３までは信号Ａ、Ｂが０“に立下るので、
セレクタ６７．６８では入力「０」ヲ介シてシフトレジ
スタ５９．６０の記憶信号を循環させる。その結果、次
の演算サイクルのタイムスロットＯＰ６ではオペレータ
６に関する前々回の出力信号がレジスタ６０から出力さ
れ、前回の出力信号がレジスタ５９かも出力されること
になる。 オペレータ２の出力信号は】６タイムスロツト遅れてオ
ペレータタイムスロツｌ−ＯＰ　１のときにオペレータ
ＯＰから出力される。また、このとき、シフトレジスタ
５９ゆ）らはオペレータ６の出力信号が出力される。タ
イムスロットＯＰ１では、選択コード信号Ｓによってセ
レクタ６６で入力「４」が選択され、シフトレジスタ５
９から出力されたオペレータ乙の出力信号がオペレータ
ＯＰの変調信号入力に与えられる。その結果、オペレー
タ６の出力をオペレータ１の変調信号入力に接続する結
線が実現される。まだ、タイムスロットＯＰ１では信号
ＣとＤが′１“となり、ゲート６４と６５が開放され、
ソフトレジスタ５８から出力されるオペレータ４と５の
出力加算信号とオペレータＯＰから出力されるオペレー
タ２の出力信号とが加算器６１で加算され、その加算結
果がシフトレジスタ５８に記憶される。これにより、オ
ペレータ２．４．５の出力信号を加算する結線が実現さ
れる。 オペレータ１の出力信号は】６タイムスロツト遅れて次
の演算サイクルのオペレータタイムスロットＯＰ６のと
きにオペレータＯＦから出力される。 このとき、信号Ｃ，Ｄが共に°“１″であり、ゲー）６
４，６５が開放される。従って、シフトレジスタ５８か
ら出力されるオペレータ２，４．５の出力加算信号とオ
ペレータ１の出力信号とが加算器６１で加算され、その
加算結果がシフトレジスタ５８に記憶される。これによ
り、オペレータ１゜２．４．５の出力信号を最終的に加
算する結線が実現される。この最終的な加算結果は１６
タイムスロツｔ−ｉ＆のオペレータタイムスロットＯＰ
５のときにシフトレジスタ５８から出力される。このタ
イムスロットＯＰ５では信号Ｅが１′′となり、セレク
タ６９の入力「１」を介してシフトレジスタ５８の出力
信号が選択され、これが出力シフトレジスタ７０に記憶
される。次のタイムスロットｏｐ４からｏｐ６までは信
号Ｅは０″に立下るので、セレクタ６９では入力「０」
を介してシフトレジスタ７０の記憶を循環させる。こう
して、■演算サイクルで求めた１６チヤンネル分の楽音
信号が出力シフトレジスタ７０で１演算サイクル（９６
タイムスロツト）の間保持され、かつ該レジスタ７０か
ら時分割的に出力される。シフトレジスタ７０から出力
された各チャンネルの楽音信号Ｑゴ必要に応じて適宜の
処理を経た後、サウンドシステム７１（゛第１図）に与
えられる。 以上のように、第９図に示すシーケンスコードＡ−Ｅ、
Ｓによって第５図Ａ−１９ｍ示す番号１９のアルゴリズ
ム（オペレータ間結線）が実現される。他のアルゴリズ
ム番号についてはそのシーケンスコードＡ−Ｅ、Ｓの内
容は特に示さないが、上述の例と第５図の結線表示とに
もとづき容易に類推できるであろう。 第１図において、キースイッチ回路１１、キーアサイナ
１２、設定部２７及びシンクロスイッチ１９の部分はマ
イクロコンピュータを利用して構成することも可能であ
る。これらの部分をマイクロコンピータを用いて構成す
る場合の一例が第１０図に示されている。 第１０図において、マイクロコンピュータは、中央処理
ユニット（ｃｐＵ）７２、プログラムＲＯＭ７３及びワ
ーキングＲＡＭ７４を含む。キースイッチ回路１１、シ
ンクロスイッチ１９、アップダウンコントロールパネル
３５、アルゴリズムコントロールパネル６６、オペレー
タコントローンレノ（ネル６７が、マイクロコンピュー
タのデータノくスフ５＆ｒｊアドレスバス７６に接続さ
れる。各ツクネルろ５．６６、ろ７は、前述の通り所定
のスイッチと表示器を含んでおり、更に表示器に対応す
るレジスタを含んでいる。アルゴリズムコントロールパ
ネル６６について少し詳しくその内部を示せば、前述の
アルゴリズム表示器２８と表示パターンＲＯＭ３９を含
んでおり、更にアドレスデコーダ７７とレジスタ７８が
アルゴリズム番号を示すデータを取り込むために設けら
れている。スイッチ及び表示器７９は、第１図及び第４
図のアルコ゛リズム番号選択スイッチ２９及びフィード
バックレベル表示器６０、フィードバックレベル選択ス
イッチ６１、オペレータ選択スイッチ及び表示器３３、
オペレータ禁止スイッチ及び表示器３４の部分を包括的
に示したものである。 キースイッチ回路１１のオン・オフキー検出走査及びそ
れにもとづく各チャンネルへの割当て処理（キーアサイ
ナ１２の機能）はマイクロコンビ夛−夕によって行なう
。また、各パネル６５〜６７のスイッチ操作検出処理及
びそのスイッチ操作に応じた各種データの設定演算処理
もマイクロコンピュータによって行なわれる。 設定内容を表示するだめの手法の一例として、アルゴリ
ズム表示について説明する。現在設定されているアルゴ
リズム番号を示すデータがデータバス７５に与えられる
とき、同時にアルゴリズム番号のためのアドレス信号が
アドレスバス７６に力えられる。アルゴリズムコントロ
ールパネル６６のアドレスデコーダ７７では、アドレス
バス７６に力えもれたアルゴリズム番号のアドレス信号
をデコードし、このデコード出力にもとづきレジスタ７
８にデータバス７５のデータすなわちアルゴリズム番号
を示すデータをロードする。レジスタ７８にロードされ
たアルゴリズム番号データがＲＯＭ３９に入力され、こ
のアルゴリズム番号に対応する表示パターンがＲＯＭ３
９から読み出されて表示器２８で表示される。他の表示
器に対しても同様の手法で表示データが分配される。 マイクロコンピュータの処理によって求められた各種デ
ータを第１図の楽音発生器１０、位相発生器１３、エン
ベロープ発生器２５、シーケンスコード発生器２６、加
算系列数発生器４２に供給するためにインターフェイス
装置８０が設けられている。 キーコードＫＣのだめのインターフェイス装置は、アド
レスデコーダ８１、レジスタ８２、比較器８３、セレク
タ８４．１６ステージのシフトレジスタ８５を含む。新
たに押圧された鍵がいずれかのチャンネルに割当てられ
たとき、つまり鍵割当てに関してイベントがあったとき
、その新たな押圧鍵を示すキーコードＫＣとそのキーコ
ードＫＣを割当てたチャンネルを示すチャンネル番号デ
ータＣＨｎがデータバス７５に与えられ、同時にキーコ
ードＫＣのためのアドレス信号がアドレスバス７６に与
えられる。アドレスデコーダ８１は、キーコードＫＣの
ためのアドレス信号をデコードし、そのデコード出力を
レジスタ８２のロード制御入力（Ｌ）に与える。レジス
タ８２は、デコーダ８１の出力にもとづき°データバス
７５のキーコードＫＣ及びチャンネル番号データＣＨｏ
をロートスる。レジスタ８２に取り込まれたキーコード
ＫＣはセレクタ８４の入力「１」に与えられる。 セレクタ８４は比較器８６から与えられる制御信号が１
”のとき入力「１」を選択し、０”のとき入力「０」を
選択する。このセレクタ８４の出力はシフトレジスタ８
５に入力され、クロックパルスφに従って１６タイムス
ロツト遅延された後出力される。シフトレジスタ８５の
出力はセレクタ８４の入力「０」に与えられる。レジス
タ８２に取込まれたチャンネル番号データＣＨｎは比較
器８６に入力される。比較器８３の他の入力にはチャン
ネルカウンタ８６の出力が与えられる。チャンネルカウ
ンタ８６はモジ−口１６であり、クロックパルスφをカ
ウントする。従って、チャンネルカウンタ８６のカウン
ト値は、第２図（ａ）に示す１番目から１６番目までの
各チャンネルタイミングに同期して変化し、夫々のチャ
ンネルタイミングに対応するチャンネルの番号を順次指
示する。 比較器８６はカウンタ８６から与えられるチャンネル番
号カウントデータとレジスタ８２がら与えられる２チャ
ンネル番号データＣＨｎが一致したとき一致出力ＥＱと
して信号″１″を出力し、セレクタ８４に与える。これ
により、レジスタ８２のキーコードＫＣがそれが割当て
られたチャンネルの時分割タイミングに同期してセレク
タ８４で選択され、ソフトレジスタ８５に取り込まれる
。セレクタ８４は比較器８３の出力信号ＩＩ　ＯＩ＋に
よって常時は入力「０」を選択しており、成るチャンネ
ルタイミングでシフトレジスタ８５に取り込まれたキー
コードＫＣはそのチャンネルタイミングに同期してレジ
スタ８５で循環保持される１、こうして、シフトレジス
タ８５からは１６個の各チャンネルに割当てられた鍵の
キーコードＫＣが時分割的に出力される。このシフトレ
ジスタ８５の出力キーコードＫＣを第１図の位相発生器
１６に供給する。 シンクロスイッチ１９の出力信号のだめのインターフェ
イス装置は、アドレスデコーダ８７、レジスタ８８、フ
リップフロップ８９を含む。アドレスデコーダ８７はシ
ンクロスイッチ１９のオン・オフ状態を示すデータがデ
ータバス７５に与えられたことを示すアドレス信号をデ
コードし、このデコード出力にもとづきデータバス７５
のオン・オフデータをレジスタ８８に取込む。このオン
・オフ状態を示すデータは、シンクロスイッチ１９がオ
ンからオフにあるいはオフからオンに切換えられたとき
、つまりイベント時にデータバス７５に与えられる。レ
ジスタ８８の出力信号が１′′のときフリップフロップ
８９がセントされ、“０“のときりセットされる。この
フリップ７０ツグ８９のセット出力（Ｑ）がジンクロス
−ｆフチ１９の出力信号として第１図のナンド回路２０
に与えられる。 キーオン信号ＫＯＮのためのインターフェイス装置は、
アドレスデコーダ９０、レジスタ９１、比較器９２、セ
レクタ９６．１６ステージのシフトレジスタ９４を含む
。キーオン信号ＫＯＨに関するイベント時、つまり成る
チャンネルのキーオン信号ＫＯＮが０″から１″または
その逆に切換るとき、そのキーオン信号ＫＯＮの内容と
そのチャンネル番号データＣＨ，］がデータバス７５に
与えられ、それに対応するアドレス信号がアドレスバス
７６に与えられる。アドレスデコーダ９０はこのキーオ
ン信号ＫＯＨのだめのアドレス信号をデコードし、これ
にもとづきレジスタ９１にデータバス７５のキーオン信
号ＫＯＮとチャンネル番号データＣ，Ｈｎをロー、ドす
る。比較器９２、セル フタ９６、シフトレジスタ９４の動作は前述のキーコー
ドＫＣのだめの回路８６．８４．８５と同じであり、結
局、各チャンネルのキーオン信号ＫＯＮがシフ］・レジ
スタ９４に記憶され、第２図（ａ）のチャンネルタイミ
ングに従って時分割的に出力される。 アドレスデコーダ９５とレジスｐ９６（ｌ−ｊ、アルゴ
リズム番号信号ＡＬＧのだめのインターフェイス回路で
あり、アドレスデコーダ９７とレジスタ９８はフィード
バックレベルデータＦＢＬのだめのインターフェイス回
路であり、アドレスデコーダ９９とレジスター００はオ
ペレータ禁止信号ＤＩ８１〜６のだめのインターフェイ
ス回路である。前述と同様に、これらの信号、データの
変化時にその内容がデータバス７５に与えられ、同時に
アドレス信号がアドレスバス７６に与えられ、これにも
とづき各々のデータ、信号をレジスタ９６，９８゜１０
０に取り込む。 オペレータ制御データに、Ｌ１〜Ｌ４．Ｒ１〜Ｒ４のた
めのインターフェイス装置は、アドレスデコーダ１０１
、レジスタ１０２、比較器１０６、セレクタ１０４．６
ステージのシフトレジスタ１０５を含む。このシフトレ
ジスタ１０５の各ステージは６個のオペレータに対応し
ており、シフト制御クロックとしてはタイミ、ング信号
ＩＹ１６が使用される。オペレータ制御データの設定内
容が変更されたとき、各データに、Ｌ１〜Ｌ４．Ｒｉ〜
Ｒ４とそのオペレータの番号（１〜６のいずれか）を示
すオペレータ番号データＯＰｎとがデータバス７５に与
えられ、同時にそれに対応するアドレス信号がアドレス
バス７６に与えられる。前述と同様に、オペレータ制御
データのだめのアドレス信号をアドレスデコーダ１０１
でデコードし、このデコード出力にもとづき各データを
レジスタ１０２に取り込む。レジスタ１０２に記憶した
オペレータ制御データに、Ｌ１〜Ｌ４．Ｒｉ〜Ｒ４はセ
レクタ１０４の入力「１」に入力され、オペレータ番号
データＯＰｏは比較器１０６に入力される。オペレータ
カウンタ１０６はモジュロ６であり、タイミング信号１
Ｙ１６をカウントする。従って、オペレータカウンタ１
０６のカランＩ・値は、第２図（ｂ）に示す各オペレー
タタイムスロットＯＰ６〜ＯＰ１に同期して変化し、各
タイムスロットＯＰ６〜ＯＰ１に対応するオペレータ番
号６〜１を順次指示する。比較器１０６はカウンタ１０
６から与えられるオペレータ番号カウントデータとレジ
スタ１０２から与えられるオペレータ番号データＯＰｎ
とを比較し、一致したとき信号゛１″を出力する。この
一致信号にもとづきレジスタ１０２のオペレータ制御デ
ータがセレクタ１０４０入力「１」を介して選択され、
シフトレジスタ１０５に記憶される。常時は比較器１０
３の出力信号は°０．”′であり、セレクタ１０４の入
力「０」を介してシフトレジスタ１０５の内容が循環す
る。シフトレジスタ１０５からは、各オペレータに対応
して設定された制御データに、Ｌｊ〜Ｌ’４　、　Ｒ１
〜Ｒ４が各オペレータタイムスロツ（・ＯＰ　６〜ＯＰ
１に同期して時分割的に出力される。 マイクロコンピュータ（７２，７３，７４）によって実
行される処理の概略を第１１図に示す。第１１図におい
て、ブロック１０７乃至１１３がら成るルーチンはキー
スイッチ回路１１の各キースイッチを走査し、その走査
結果に応じて各チャンネルへの割当て処理を行なう（キ
ーアサイナ１２の機能を果す）だめのものである。ブロ
ック１０７の「キーイベント？」では現在走査中のキー
スイッチがオンからオフにまたはその逆に変化したが否
かを調べる。変化なしの場合はブロック１１２にジャン
プする。変化ありの場合はブロック１０８に進み、オン
に変ったのかあるいはオフに変わったのかを調べる。オ
ンに変わった場合はブロック１０９に進み、空白チャン
ネルの有無を潤べる。 空白チャンネルが有ればブロック１１０に進み、その空
白チャンネルに新たな押圧鍵（現在走査中のキースイッ
チに対応する鍵）を登録し、そのキーコードＫＣとキー
オン、信号Ｋ　ＯＮ（＝’“１″）をチャンネル番号デ
ータＣＨｎと共にインターフェイス装置８０に向けて出
力する。オフに変った場合は、ブロック１１１に進み、
その鍵が今まで割当てられていたチャンネルをクリアし
く空白にし）、キーオフを示す信号（ＫＯＮ＝”Ｏ”　
）をチャンネル番号データＣＨ、、と共にインターフェ
イス装置８０に向けて出力する。 ブロック１１２では全キースイッチの走査が終了したか
を調べ、ＮＯの場合はブロック１１６で次のキースイッ
チに走査を進めてブロック１０７に戻る。全キースイッ
チの走査が終了した場合は、パネル部のスイッチ操作検
出処理に移る。 ブロック１１４ではシンクロスイッチ１９の状態を検出
し、変化があった場合は前述の通りその出力信号をイン
ターフェイス装置８０に送出する。 ブロック１１５乃至１１９はアルゴリズム番号選択に関
連するルーチンである。ブロック１１５ではアルゴリズ
ム番号選択スイッチ２９がオンされたか否かを調べ、オ
ンされた場合はアルゴリズム番号選択モードにセットし
、ブロック１１６に進む。ブロック１工６で−はアップ
スイッチＵ−８ＷまたはダウンスイッチＤ−８Ｗが操作
されたかを調べる。アップスイッチＵ−８Ｗが操作され
たならばブロック１１７においてアルゴリズム番号の現
在値を１カウン］・アップする処理を行ない、ダウンス
イッチＤ−８Ｗが操作されたならばブロック１１８にお
いてアルゴリズム番号の現在値を１カウントダウンする
処理を行なう。ブロック１１９では新たに設定されたア
ルゴリズム番号を示すブータラアルゴリズムコントロー
ルパネル３６及びインターフェイス装置８０に送出する
処理を行なう。 ブロック１２０ではフィードバックレベル選択スイッチ
６１がオンされたか否かを調べ、オンされた場合はフィ
ードバックレベル設定モードにセットし、ブロック１２
１に進む。ブロック１２１では、アップスイッチＵ−８
ＷまたはダウンスイッチＤ−８Ｗの操作に応じてフィー
ドバックレベル現在値を増減設定し、その結果得られた
新たなフィードバックレベルデータヲアルゴリズムコン
トロールパネル６６及びインターフェイス装置８０に送
出する処理を行なう。尚、アルゴリズム番号選択モート
ドフィードバンクレベル設定モードは同時にはセットさ
れず、一方がセットされたとき他方かりセントされると
いうように排他的にセ・ソトされる。 ブロック１２２ではオペレータ禁止スイッチ６４（ＤＩ
Ｓ−８Ｗ）の状態を検出し、変化があった場合はその出
力信号をインターフェイス装置８０に送出する。 ブロック１２６ではオペレータ選択スイッチ３６（ＳＥ
Ｌ−８Ｗ）の状態を検出すると共にオペレーター３７ト
ロールパネル６７の各スイッチの操作を検出し、これに
もとづき各オペレータ制御データに、Ｌ１〜Ｌ４．Ｒ１
−Ｒ４の設定変更処理を行なう。ブロック１２４では新
たに設定されたオペレータ制御データをオペレータコン
トロールパネル６７の表示器及びインターフェイス装置
８０に向けて出力する。 尚、第８図において、オペレータＯＰの正弦波テーブル
５６は余弦波テーブルあるいはその他任意の波形発生テ
ーブルであってもよい。 可聴帯域の振幅変調演算によって楽音を合成する電子楽
器においても上記実施例に準じてこの発明を実施するこ
とができるのは勿論である。 以上説明したようにこの発明によれば、楽音合成のだめ
の演算のアルゴリズムを奏者が自由に設定できるように
したので、ディジタル演算方式の電子楽器において奏者
が自由に音作りを行なうことができるシンセサイザタイ
プの電子楽器が実現される、という優れた効果を奏する
。また、奏者が設定した演算アルゴリズムを可視表示す
ることにより、シンセサイザとしての使い易さをより高
めることができる。

【図面の簡単な説明】

第１図はこの発明の電子楽器の一実施例を示する全体構
成ブロック図、第２図（ａ）は時分割チャンネルタイミ
ングを示すタイミングチャート、同図（１））は時分割
的なオペレータタイムスロットを示すタイミングチャー
ト、同図（Ｃ）はタイミング信号の一例を示すタイミン
グチャート、第３図はこの発明の電子楽器の外観の一例
を示す斜視図、第４図は第３図のアルゴリズムコントロ
ールパネルにおけるスイッチ及び表示器の配列の一例を
示す外観図、第５図Ａ−１乃至Ａ−３１は３１種類のオ
ペレータ接続組合せすなわちアルゴリズムを夫々示すオ
ペレータ結線図、第６図は鍵押圧に応答して発生され、
時間的に変化する演算パラメータとして利用されるエン
ベロープ波形の典型例を示すグラフ、第７図は第１図に
おける加算系列数信号発生器の一例を示すブロック図、
第８図は第１図の楽音発生器に含まれるハードウェアと
してのオペレータ及びアルゴリズム切換用ゲート及びレ
ジスタ部の一例を示すブロック図、第９図は第５図Ａ−
１９に示すアルゴリズムを実現するだめのシーケンスコ
ードの内容を示すタイミングチャート、第１０図は第１
図のキースイッチ回荀及びキーアサイナ及び設定部の部
分をマイクロコンピュータを利用して構成した例を示す
ブロック図、第１１図は第１０図のマイクロコンピュー
タによって実行される処理の概略を例示するフローチャ
ート、である。 １０・・楽音発生器、１１　キースイッチ回路、１２・
キーアサイナ、１６　位相発生器、ＯＰ。 １〜６　オペレータ（演算ユニット）、２４・・・アル
ゴリズム切換用ゲート及びレジスタ部、２５・エンベロ
ーフ発生器、２６・・シーケンスコード発生器、２７　
設定部、２８　アルゴリズム表示器、２８３−アルゴリ
ズム番号表示器、２９　アルコ゛リズム番号選択スイッ
チ、６０・・フィートノくツクレヘル表示器、３１　・
フィードバックレヘル選択スイッチ、６２・・・オペレ
ータ制御データ入力装置、６３　オペレータ選択スイッ
チ及び表示器、５ＥＬ−ＳＷ・・オペレータ選択スイッ
チ、５ＥＬ−ＬＥＤ。 ＤＩＳ−ＬＥＤ・・・発光素子、６４−オペレータ禁Ｉ
］−スイッチ及び表示器、ＤＩＳ−、ＳＷ・・・オペレ
ータ禁止スイッチ、３５・アンプダウンコントロールパ
ネル、Ｕ−８Ｗ・・・アップスイッチ、Ｄ−８Ｗ・・・
ダウンスイッチ、６６・・アルゴリズムコントロールパ
ネル、３７　　オペレータコントロールパネル、４２・
・・加算系列数信号発生器。

Claims (1)

1. 【特許請求の範囲】 １、　１乃至複数の位相信号または波形信号を入力とし
   て所定の波形発生演算を夫々行なう複数の演算ユニット
   と、前記各演算ユニットの入出力の接続組合せを可変設
   定するための設定手段と、前記設定手段で設定された接
   続組合せに従って前記各演算ユニットの入出力の接続状
   態を切換える接続切換手段とを具える電子楽器。 ２、前記設定手段は、設定入力を行なうだめのスイッチ
   手段と、設定された接続組合せを可視表示する表示手段
   とを含むものである特許請求の範囲第１項記載の電子楽
   器。 ６、前記表示手段は、前記演算ユニットの各々を示す演
   算ユニット表示と、接続組合せに応じて前記各演算ユニ
   ット表示の間を連結する接続線表示とによって接続組合
   せを可視表示するものである特許請求の範囲第２項記載
   の電子楽器。 ４、前記表示手段は、前記演算ユニットの各々を示す演
   算ユニット表示と、接続組合せに応じて前記各演算ユニ
   ット表示の間を連結する接続線表示とによって接続組合
   せを可視表示するものであり、更に、自己の出力信号を
   自己の入力側に帰還するように入出力接続が設定された
   演算ユニットに対応する前記演算ユニット表示に所定の
   付加表示を付加するようにした特許請求の範囲第２項記
   載の電子楽器。 ５、前記設定手段は、予じめ準備された複数の接続組合
   せのうち１つを選択することにより設定を行なうもので
   ある特許請求の範囲第１項または第２項記載の電子楽器
   。 ６、前記設定手段は、前記各演算ユニットの入出力の接
   続組合せを設定するだめの第１のスイッチ手段と、出力
   を禁止すべき演算ユニットを選択する第２のスイッチ手
   段とを含むものであり、この第２のスイッチ手段の出力
   にもとづき前記演算ユニットの出力を禁止するようにし
   た特ｒＦ梢求の範間第１項記載の電子楽器。 ７．前記演算ユニットは、入力された１−！たは複数の
   信号を加算する加算器と、この加算器の出カイ舊号を位
   相角情報として波形信号を読み出す波形メモリとを含む
   ものである特許請求の範囲第１項乃至第６項のいずれか
   に記載の電子楽器。 ３、　１乃至複数の位相信号または波形信号を入力とし
   て所定の波形発生演算を夫々行なう複数の演算ユニット
   と、前記各演算ユニットと、前記各演算ユニッ］・の入
   出力の接続組合せを可潰穀定するための設定手段と、前
   記設定手段で設定された接続組合せに従って前記各演算
   ユニットの入出力の接続状態を切換える接続切換手段と
   、前記設定手段で設定された接続組合せに応じて、最終
   的に楽音信号を出力する演算ユニットの数を検出する検
   出手段と、検出手段で検出した数に応じて、最終的に楽
   音信号を出力する前記演算−亘ソトの出力信号レベルを
   自動調整する手段とを具える電子楽器。 ９、発生すべき楽音の周波数に対応するレートで変化す
   る位相角情報を発生する位相発生手段と、第１及び第２
   の入力を有し、内入力に加わる信号に応じて所定の波形
   発生演算を実行し、少なくと、も第１の入力には前記位
   相発生手段で発生した位相角情報が力えられる複数の演
   算ユニットと、前記各演算ユニットの出力信号のレベル
   を制御するための信号を発音開始時を基点として時間的
   に変化する関数として夫々発生し、各演算ユニットに供
   給する制御信号発生手段と、各演算ユニットの入出力の
   接続組合せを可変設定するだめの第１の設定手段と、前
   記制御信号発生手段で発生する制御信号関数のパラメー
   タを各演算ユニットに対応して夫々可変設定するための
   第２の設定手段と、前記第１の設定手段で設定された接
   続組合せに従って前記各演算ユニットの第２の入力と出
   力の接続状態を夫々切換える接続切換手段とを具える電
   子楽器。