JPS62139586A - サンプリング楽器におけるポルタメント発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発ＩＩＩの技術分野］ この発明はサンプリング楽器に関する。

［発明の背景］ 従来より外部音をサンプリングし、それをＭＫｉ信号と
して用いて楽ａを発生するサンプリング楽器が実現され
ている。ところでこの種のサンプリング楽器では、操作
鍵に対応する音階の楽音を得ることしか行われておらず
、ポルタメント機ス戯を有するサンプリング楽器が切望
されている。

［発明の目的］ この発明の目的はポルタメント機能を有するサンプリン
グ楽器を提供することである。

［発明の要点］ この発明は上記の目的達成のため、ポルタメントモード
指定手段を設け、ポルタメントモードにあるとき、サン
プリングされた汀の周波数情報を時間と共に変化させる
ようにしたことを特徴とする。

［実施例］ 以下１図面参照してこの発明の一実施例を説明する。説
明は、全体構成、楽音発生機能、ＣＰＵデータ読込動作
、ＣＰＵＩ込動作、サンプリング動作、ポルタメント動
作の順にて行う。

ポルタメント動作がこの発明と直接関係ある動作である
。

企」す１虞 第１図は実施例の全体構成図である。要素、ｌ、２．３
，４を除く部分が音源回路でありＣＰＵ２の制御の下に
各部が駆動される。この音源回路は、大きく分けて、音
を波形データ列として記憶する音源メモリ、この音源メ
モリをアクセスするアドレスを４えるアドレス生成部、
アドレス生成部に含まれるアドレス歩進回路の歩進速度
（したがって音程）を調整する音程調整回路、音源ＲＡ
Ｍ（サンプルメモリ）へサンプルデータを人力するため
のサンプル入力回路、音源メモリからの７ｆ色波形デー
タを最終的な音として出力する出力回路、ｎ　ｌＧ４回
路の動作モードを指定するためのモードフラグ回路より
成る。

音源メモリは、ここでは、サンプル音等を記憶するＲＡ
ＭＩＩと、組込音（プリセットトーン）を記憶するＲＯ
Ｍｌ０より成る。

アドレス生成回路は、外部音のサンプリングや、内部音
データの出力（放音）の際に用いるアドレス歩進回路を
備え、その主要素としてスタートアドレスラッチ５．エ
ンドアドレスチッチ６、リターンアドレスラッチ７、ア
ドレスカウンタ１８、一致回路１９がある。なおリード
ライトアドレスラッチ２７はＣＰＵ２と音源メモリ間の
データ転送に用いられる。上記アドレス歩進回路はプリ
セット音やサンプル音での演奏を行う場合には、ＲＯＭ
Ｉ　Ｏ，ＲＡＭＩ　１に対するループアドレス生成回路
として潮〈。

音程調整回路（周波数カウンタ回路）は周波数設定ラッ
チ１２．周波数カウンタ１３、インクリメント回路１４
．出力アンドゲートＡ１等より成り、上記アドレス歩進
回路のアドレス歩進速度を与える。したがってキー操作
部ｌ内の音階キーボード（いわゆるＮ盤）で演奏を行う
ときは、音階キーの音程（ピッチ）を怪えるような速度
でアドレス歩道回路に対し歩道信号を供給する。また、
外部音をサンプリングするときは１歩道上号はいわゆる
サンプリング周期ごとに発生し、音程調整回路はサンプ
リング周波数発生回路として働く。

サンプル入力回路はマイク３４、アンプ３５゜Ａ／Ｄコ
ンバータ３０等より成り、Ａ／Ｄコンバータ３０はサン
プリング周期ごとにサンプル音のアナログ信号をディジ
タルの波形データに変換し、変換出力をサンプルＲＡＭ
ＩＩへ入力する。

出力回路は音源メモリと動作結合する出力データラッチ
１６、Ｄ／Ａコンバータ１７、音色データにエンベロー
プを選択的に付与するエンベロープ付与回路（エンベロ
ープラッチ２５、Ｄ／Ａコンブ２３及びスピーカ２４に
より）ふ本市に構成される。

音源回路は、そのノふ本市な動作モードとして、ＣＰＵ
２が音源メモリよりデータを読み込むり−ドモード、Ｃ
ＰＵ２よりｔｆｌ？メモリへデータを８き込むライトモ
ード、サンプル入力回路よりサンプルｔｊの波形データ
をＲＡＭＩ　１へ入力する入力モード、音源メモリにあ
る波形データ列を読み出し、出力回路を通して放音させ
る放音モードがある。リードフラグ２８とその周辺回路
はリードモードの指定に使用されるモード回路であり、
リードフラグ２８はリードモード時はオン（論理“１”
）にセットされる。ライトフラグ３６とその周辺回路は
ライトモードの指定に使用される回路であり、ライトフ
ラグ３６はライトモード中はオンにセットされる。入力
モード下ではオンフラグ１５とＡ／Ｄフラグ２１がオン
状態に置かれる。また放音モードではオンフラグ１５の
みがオン状態になる。

仔頚同蕗Ｕ外の照会についで　弁型回路との１す１係を
含めて、簡単に述べると、１はキー操作部であり、音階
キーボード（鍵盤）の他に各種制御キー（音色選択キー
、サンプリングスタート用のサンプリング午−、ポルタ
メントキー等々）から構成されている。ＣＰＵ２は制御
部でキー操作部ｌのキーのオン、オフを検出し、各キー
に対応した処理を音源回路に指令する、３はインターフ
ェイス回路であり、ＣＰＵ２と音源回路とのデータ伝送
方向の制御等を行う、オペレーションデコーダ４はＣＰ
Ｕ２からの指令を解読し、音源回路の各種ラッチ（スタ
ートアドレスチッチ５．エンドアドレスチッチ６、リタ
ーンアドレスラッチ７等々）に与えるラッチクロックや
ゲート制御信号等を出力する。キー操作部ｌはデータバ
スＤＢに各種ラッチにセットしたいデータを乗せた状態
でオペレージ、ンデコーダ４へ指令を送り、対応するラ
ッチクロックを出力させることにより１選択したラッチ
に選択したデータをセットすることができる。またＣＰ
Ｕ２はオペレーションデコーダ４に指令を送り、メモリ
リード信号ＲＭＥＭを出力させて、Ｇ８をコントロール
してリードデータラッチ８のデータを読みとることがで
きる。このときインターフェイス３はデータ方向を音源
回路からＣＰＵの向きに切り換えている。ＧＩＮＧｌＯ
は３ステイトバツフアで構成させるバス開閉スイッチで
あり、そのコントロール人力Ｃが１″のときオンしてお
り、入力をそのまま出力し、コントロール人力Ｃが“０
″のときオフで出力をハイインピーダンスの状態にする
。９はクロック発生回路であり、φ曹、φ２という２つ
の交互のパルスを発生する（第２図参照）＃オペレージ
、ンデコーダ４から出力されるクロック信号ＣＫはすべ
てφ２のパルスに同期している。

Ｕ又主鳳Ｊ 次に音源回路の基本的機１戯である楽音発生機能及びそ
の動作を中心として説明する。

音源回路はメモリＲＯＭｌ０やＲＡＭＩ　ｌに書かれた
波形データを音階に対応した時間ごとに読み出しアナロ
グに変換することにより音を出す。

例として８ｂｉｔのデータ８個（実際にサンプルされる
波形データの数はこれよりはるかに多いが１作図の便宜
上８個とした）から構成される波形を第３図のＡ、！−
Ｈに示す、Ａはメモリ上のアドレスとそれに対応するデ
ータの関係であり、Ｂはのデータを時間ｔごとに読み出
した時の出力アナログ波形である。ここでｔは音程（″
ピッチ）を決定する時間であり、ｔを２倍にすればオク
ターブ低い音１／２倍すればオクターブ高い音になる。

このｔｔ−調節する回路が周波数設定ラッチ１２゜周波
数カウンタ１３．　インクリメント回路１４等である。

オンフラグ１５は発音する時“ｌ”発音しない時“Ｏ”
にセットするラッチである。今。

ａが鳴っていないとしてオンフラグ１５出力＝０とする
。この状態でキー操作部１のある音階キーが押されたと
すると、ＣＰＵ２は周波数設定ラッチ１２にその音階に
対応したデータをセットする。オンフラグ１５出力＝Ｏ
−Ｉ２出力＝１→Ｒ１出力＝１なのでＧ２＝ＯＮ、Ｇｌ
＝ＯＦＦとなり周波数カウンタ１３にｌ±１７（紡壺設
？う９手１２のデータがロードされる（周波数カウンタ
１３゜２ＦＦｋｇＣＫ１．ＣＫ２を持つものは２相フリ
ツプフロツプＦ／ＦでありＣＫＩで読み込みＣＫ２で出
力するものとする）０例えば、今月波数設定ラッチ１２
のデータが８０（Ｈ）だとすると周波数カウンタ１３出
力も８０（Ｈ）となりアントゲ−）ＡＩの出力＝０とな
る。ここでオンフラグ１５に１をセットするとオアゲー
トＲ１出力＝０゜Ｇ２＝ＯＦＦ、Ｇ１＝ＯＮとなる。イ
ンクリメント回路１４は、その＋１入力が１の時入力＋
１を出力するインクリメント回路であり、インクリメン
ト回路１４では＋１入力が常に１にしであるため常に＋
１されることになる。したがってオンフラグ１５が１と
なった次のφ！で８１（Ｈ）が周波数カウンタ１３に読
み込まれ次のφ２で出力される。以後これを繰り返しＦ
Ｆ（Ｈ）が出力されるまで続き、ＦＦ　（Ｈ）が出力さ
れるとＡＩ出力＝ｌ、Ｇｌ＝ＯＦＦ、Ｇ２＝ＯＮとなり
再び周波数設定ラッチ１２から周波数カウンタ１３に８
０（Ｈ）がロードされる。これらを繰り返すことによっ
てＡｔ出力は８０（Ｈ）〜ＦＦ（Ｈ）の間に一回“１”
を出すタイマーとなる。この間隔が第３図Ｃの七にあた
る、同図のＤに同図のＣと対応する形でオンフラグ１５
の動きを示す、同図のＣのアナログ波形は出力データラ
ッチ１６の出力側にあるＤ／Ａコンバータ１７の出力で
あるが、オンフラグ１５が００ときはインバータＩ２出
力＝ｌ→出力データラッチ１６のリセット入力＝１とな
り出力データラッチ１６出力＃Ｏ・・・・・・Ｏである
（出力データラッチ１６等に示すＲはリセット入力で“
１″の峙リセット）、Ｄ／Ａコンバータ１７のＭＳＢ入
力はＩ６を通るのでこのときＤ／Ａコンバータ１７出力
は中央の電位を示すことになる。

またこの回路ではメモリ（ＲＯＭＩ　ＯやＲＡＭ１１）
から波形を読み出す最初のアドレス（スタートアドレス
）、それ以後のアドレスを読まない最後尾アドレス（エ
ンドアドレス）、最後尾アドレスまで進んだ後に前、に
もどっ−て読み始める戻り先７ドレス（リターンアドレ
ス）を持ち、それぞれスタートアドレスチッチ５、エン
ドアドレスチッチ６、リターンアドレスチッチ７にセッ
トされる。ある波形を読み出す際のこれらの関係の例を
第４図に示す、スタートアドレスチッチ５にセットされ
たアドレスをインクリメントしてエンドアドレスまで読
むとリターンアドレスにもどり再びエンドアドレスまで
アドレスをインクリメントして読む、以後これをオンフ
ラグ１５出カニ〇になるまで繰り返す、オンフラグ１５
出力＝０の時Ｉ２出力＝１、ノアゲートＮＲ１，ＮＲ２
出カニ〇なのでＧ４＝ＯＮ、Ｇ３、Ｇ５＝ＯＦＦであり
、この間に２相Ｆ／Ｆ群より成るアドレスカウンタ１８
にはスタートアドレスチッチ５のデータがロードされる
。このとき周波数カウンタ１３には前述のとおり周波数
設定ラッチ１２のデータがロードされている。一致回路
１９は２組の入力が一致した時に１を出力する回路であ
り、今はアドレスカウンタ１８のデータ（＝スタートア
ドレスチッチ５のデータ）とエンドアドレスチッチ６の
データとは一致しないのでその出力は０である。ここで
オンフラグ１５出力＝１にすると、Ｉ２出力＝０、Ｇ４
＝ＯＦＦ、一致回路１９出力＝０→アンドゲートＡ５出
力＝０よりＧ５＝ＯＮ、インバータＩ４出力＝１により
Ｇ３＝ＯＦＦとなりアドレスカウンタ１８の出力はイン
、クリメント回路２０を通ってアドレスカウンタ１８に
戻る。オンフラグ１５出力が１になった直後は周数数カ
ウンタ１３のデータはインクリメントを始めたばかりで
Ａ１出力＝Ｏ→アントゲ−）Ａ２出力＝Ｏ→インクリメ
ント回路２０の＋１入力＝０でアドレスカウンタ１８の
データはインクリメントされない、また出力データラッ
チ１６のＲ入力はオンフラグ１５出力＝１になると同時
に０となってはいるがＡ２出力＝０のためアンドゲート
Ａ７出力＝Ｏで出力データラッチ１６へのクロックＣＫ
は出ずＤ／Ａコンバータ１７の出力は中央電位のままで
ある。やがて周波数カウンタ１３のデータが１・・・・
・・ｌとなるとＡＩ出力＝１．Ａ２出力＝１、インクリ
メント回路２０の＋１入力＝１となり同時に０７＝ＯＮ
となってアドレスカウンタ１８のデータがアドレスバス
ＡＢを通ってメモリのアドレスＡＤに送られる。Ａ２出
力＝１により、イン／（−タＩ３出力＝０→Ａ３出力＝
Ｏ１また音を鳴らす時にはＡ／Ｄフラグ２１の出力＝０
とするためオアゲートＲ２出力＝０→メモリの出カニネ
ーブルδＥ＝０．したがってメモリのスタートアドレス
よりデータがＲＡＭＩＩの入出力Ｉ１０またはＲＯＭｌ
０の出力ＯＵＴから出力される。ただし、ＲＡＭＩＩは
そのチップ選択人力Ｃ５＝Ｏかつ０Ｅ＝０のときデータ
を出力し、ＲＯＭｌ０はそのチップ選択人力Ｃ３＝Ｏ，
０Ｅ＝０のときデータを出力する。ＲＡＭ１１とＲＯＭ
ｌ０のＣＳはインバータＩ８を通って反転しているため
同時にアクセスされることはないものとする。ここでＡ
２出力＝１によりＡ７出力にφｌ同期のパルスが１つ発
生しメモリから出されたデータを出力データラッチ１６
に読み込ませる。これがＤ／Ａコンバータ１７によりア
ナログ偵に変換され乗算回路２２よりエンベロープと乗
算されアンプ２３よりスピーカ２４を通して出力される
。一方インクリメント回路２０を通って＋１されたアド
レスはφ１でアドレスカウンタ１８に読み込まれ、φ２
で６７を通してメモリのアドレス人力ＡＤに入力され０
Ｅ＝Ｏとなることによりメモリから波形データが出力さ
れ、さらに出力データラッチ１６のＣＫにパルスが入る
ことでそのデータがＣＰＵデータラッチ１６にラッチさ
れ、Ｄ／Ａコンバータ１７→乗算回路２２→スピーカ２
４を通して音出力となる。そしてこの一連の動作をくり
返す度にアドレスカウンタ１８内のデータは＋１されて
行き、アドレスカウンタ１８の内容＝エンドアドレスチ
ッチ６の内容となって、さらにもう一度一連の動作がく
り返されると一致回路１９の出力＝１、Ａ２出力＝１の
ためＡ５出力＝ｌでＮＲ２出力＝０→Ｇ５＝ＯＦＦ、Ｉ
４出力；０、ＮＲＩ出力＝１（オンフラグ１５の出力＝
１のため）→Ｇ３０Ｎとなる。したがってエンドアドレ
スに対応するデータが出力データラッチ１６にラッチさ
れているときにはリターンアドレスラッチ７内のデータ
がアドレスカウンタ１８に読み込まれ、メモリのアドレ
スの戻りが実現される。これ以後はオンフラグ１５に０
がセットされるまでリターンアドレスからエンドアドレ
スまでのデータをくり返し出力することになる。

乗算回路２２は３人力の波形の振幅をｂ入力の電位に応
じて伸長または圧縮する乗算回路であり、メモリから読
み出した波形にエンベロープをかける時にはＣＰＵ２が
出力が希望する振幅となるような値をエンベロープラッ
チ２５にＣＫ（ＥＮＶ）を介してセットする。エンベロ
ープラッチ２５の値はＤ／Ａコンバータ２６によりアナ
ログ電圧に変換され乗算回路２２の伸長率ないし圧縮率
入力となる。

ＣＰＵデータ１１！！２＋ 次にＣＰＵがメモリ内のデータを読み出す場合の動作に
ついて説明する。

まずオンフラグ１５の内容＝０つまり発音していない場
合について述べる。リードフラグ２８＝１、ライトフラ
グ３６＝Ａ／Ｄフラグ２１＝Ｏとセットすると、オンフ
ラグ１５＝０→■２出力＝１−Ｇ２ＯＮにより、周波数
カウンタ１３には周波数設定ラッチ１２のデータがロー
ドされるのでＡｔ出力＝０−Ａ２出力＝０→■３出力＝
１となりアンドゲートＡ４＝　１であるからアンドゲー
トＡ６出力よりφ１に同期したパルスが出力されリード
データラッチ８に入力がとりこまれる。この時Ａ２＝０
なのでＧ７＝ＯＦＦ、Ｇ６０Ｎ　（インバータＩ５のた
め）となりメモリのアドレスＡＤにはリードライトアド
レスチッチ２７の内容が入力され、またライトフラグ３
６＝Ｏによりアントゲ−）Ａ３＝０かつＡ／Ｄフラグ２
１＝０よりアンドゲートＡ８＝０→Ｒ２出力＝０でＯＥ
；０となりリードライトアドレスラッチ２７によって指
定されたデータが出力される。そこでリードライトアド
レスラッチ２７にあらかじめメモリ内の読み出したいア
ドレスをセットしておき、ライトフラグ３６、Ａ／Ｄフ
ラグ２１＝０、リードフラグ２８＝１をセットすれば、
メモリ内の指定したアませることができる。その後でＣ
ＰＵ２はオペレーションデコーダ４にＲＭＥＭ＝　１を
出力させＧ８をＯＮとすることでリードデータラッチ８
内のデータをバスＤＢを通して読むことができる。また
リードフラグ２８にセットされた１はリードデータラッ
チ８への読み込みクロックと同時のφｌで２ＦＦ２９に
読み込まれ次のφ２で出力されることによりリセットさ
れリードフラグ２８＝０となるためリードデータラッチ
８の読み込みクロックが２発以上でるのを防ぐ、またオ
ンフラグ１５＝１（発音中）の場合は上記の動作を出力
データラッチ１６が波形のデータを読み込むサイクルま
たはＡ／Ｄコンバータ３０からのデータの書き込みサイ
クルｌ述）（φ２から次のφ２までを１サイクルと呼ぶ
ものとする）以外のサイクルで行なうことなる。すなわ
ちＡＩ出力＝１となるのは波形データ読み込みサイクル
とＡ／Ｄコンバータ３０のＮ　３込みサイクルの時だけ
でありそれ以外は０なので、ＡＩ出力＝０のサイクルに
Ａ２＝０２なるのでトの動作が行か＋１ｈス− ＣＰＵデータ二′二 次中ＣＰＵ２がＲＡＭＩＩにデータを書き込む場合の動
作について説明する。リードライトアドレスラッチ２７
に書き込みたいアドレス、ライトデータラッチ３１に書
き込みたいデータをセットする。その後ライトフラグ３
６＝１とセットすると先の読み出しの場合と同様にオン
フラグ１５＝０のときはセット直後のサイクルで、オン
フラグ１５＝１のときは波形データ読み込みサイクルま
たはＡ／Ｄコンバータ３０の書き込みサイクル以外のサ
イクルでＡ３出力＝　１＋Ｒ２＝　１となる。

この時Ｇ９−ＯＮとなりＯＥが１となることでライトデ
ータラッチ３１のデータがＲＡＭ１ｌｆ）Ｉｌｏに入力
されナントゲートＮＡＩによりφ１同期のロウアクティ
ブパルスが書込エネーブルＷＥに入力される。またこの
時にはＧ７＝ＯＦＦ、Ｇ６＝ＯＮとなっているのでリー
ドライトアドレスラッチ２７にセットされたアドレスに
ライトデータラッチ３１にセットされたデータが書き込
まれることになる。このＲＡＭＩＩへのＣＰＵ１！ｔき
込みサイクルは２ＦＦ３２により読み出しと同様にして
ｌサイクルだけになる。

サンプリング動作 次にサンプリングの場合の動作について説明する。まず
ＣＰＵ２は以下のデータを各ラッチにセットする。

周波数設定ラッチ１２にサンプリング周波数に対応する
値、スタートアドレスチッチ５にサンプリング領域のス
タートアドレス、エンドアドレスチッチ６にサンプリン
グ領域のエンドアドレス、リターンアドレスチッチ７に
エンドアドレスチッチ６と同じ値をセットする。

その後でオンフラグ１５＝ｌ、Ａ／Ｄフラグ２１＝１と
する。オンフラグ１５＝１より周波数設定ラッチ１２は
カウントを開始し、ＡＩの出力はサンプリング周期ごと
に１となりその信号でアドレスカウンタ１８にセットさ
れている値をアドレスバスＡＢに出力しながらインクリ
メント回路２０を通してインクリメントしていく、アド
レスカウンタ１８よりアドレスバスＡＢに出力されるサ
イクルではＡ／Ｄフラグ２１＝１により、Ａ８出力＝ｌ
−１２＝１となり、ＮＡ１からφ１同期パルスがＷＥに
入り、■１０のデータがＲＡＭＩＩの指定アドレスに書
き込まれる。Ａ／Ｄコンバータ３０はＴＲＩＧＥＲにパ
ルスが入ると前回のＴＲＩＧＥＲ入力時にＡ／Ｄ変換し
た値をＯＵＴに出力させ新たにＡ／Ｄ変換を開始する。

なお、２ＦＦ３３はＡ／Ｄコンバータ３０のＴＲＩＧＥ
Ｒ入力にひげのないきれいなパルスをＲＡＭＩＩの書込
サイクルと矛盾なく入れるためのものである。ところで
、Ａ／Ｄコンバータ３０よりＲＡＭ１　’ｌへ入る最初
の２個分のデータは今回のサンプリング音のデータでは
ない、そしてＣＰＵ２はサンプリングアドレスが上述の
指定したスタートアドレスより２つ多い値になると、サ
ンプリング音の本当のデータの開始を検出するため、ア
ドレスを（スタートアドレス＋２）に固定した状態で、
Ａ／Ｄコンバータ３０よりＲＡＭＩＩへ書き込まれたデ
ータをＣＰＵＺ内に取り込み、データのゼロクロスの発
生の有無をチェックする。具体的にいえば、ＣＰＵ２は
Ａ／Ｄコンバータ３０の書込サイクルがなされた後、次
の書き込みサイクルとなるまでの間に、オンフラグ１５
をオフにしてと述したメモリ（ここではＲＡＭＩ　１）
よりデータを読み出す処理を行い、読み込んだデータが
あるレベル（例えばＡ／Ｄコンバータ３０のＬＳＢに対
応するレベル）に達しているか否かを判定し、達してい
ない場合には、アドレスの更新を妨ぐため、ゼロクロス
検出位置のアドレス（これはサンプリング領域のスター
トアドレスより２つ大きい値で、ゼロクロス発生チェッ
クのデータ読込のためにＣＰＵ２がチー２チ２７にセッ
トするアドレスに等しい）をスタートアドレスチッチ５
を介してアドレスカウンタ１Ｂにセットしてからオンフ
ラグ１５をオンに戻す、この一連の動作はＣＰＵ２がゼ
ロクロスの発生を検出するまで続けられる。

ゼロクロスの発生を検出した場合はそれ以降のＣＰＵ２
へのデータ取り込みは行なわず、アドレスカウンタ１８
は（スタートアドレス＋２）のアドレスよりインクリメ
ントを続ける。これにより、マイク３４．アンプ３５を
介して入力される実際のサンプルｈが、Ａ／Ｄコンバー
タ３０によりサンプリング周期ごとにＡ／Ｄ変換され、
ＲＡＭｌ１へ順次書き込まれていく、そしてサンプリン
グ領域の最後まで書き込むと一致回路１９＝１となり、
次のサンプリングタイム（ＡＩ出力＝１）’ｔ？はＡ５
出力＝１となってＡ／Ｄフラグ２１はリセットされサン
プリングを終了する。

ポルタメント１′動作 次に、この発明と直接関係するポルタメント動作を、第
５図の全体処理フロー、及び第６図、第７図の処理フロ
ーを参考にしながら説明する。

いまキー操作部ｌのサンプリングキーが押されると、第
５図に示すゼネラルフローのキーサンプルステップＡＩ
で有りとなりキー分はステップＡ２でサンプリングキー
と判断され、ステップＡ３０で、サンプリング処理（サ
ンプリング動作のところ参照）が実行され、外部のサン
プル音がＲＡＭ１ｌにサンプリングされる。

次にこの状態においてポルタメントキーが押されるとそ
の情報がキー操作部ｌに伝わりキー操作部ｌ内のポルタ
メントキーオンと判断され、続くステップＡ３でポルタ
メントフラグ無しと判断され、ステップＡ４でポルタメ
ントフラグが立てられる（なお再度ポルタメントキーを
押したときはステップＡ３で、現在ポルタメントフラグ
が立っていることを確認してステップＡ５で同フラグを
消す）。

次にｗ１盤上の音階キーが押されるとそのキーコード情
報に従って音程（ピッチ）を定める周波数データが作成
され、このデータを内部レジスタ■に確保するとともに
外部の周波数設定ラッチ１２を介して周波数カウンタ１
３にセットする。すなわち、第５図のステップＡ３でポ
ルタメント有りが検出され（ここではポルタメントフラ
グが立っているから）、音階処理ルーチン八６へ進み、
その最初の２Ｎ押しくロールオーバー）判定ステップＢ
１で前のキーがオフ状態になっていることを内部のキー
オンフラグがオフになっていることで確認し、ステップ
Ｂ２で今回押された音階キーに対応する周波数データを
作成し、レジスタ■にセットし、続くステップＢ３で周
波数設定ラッチ１２に周波数データをセットすることに
より周波数カウンタ１３の内容をリフレッシュする。さ
らに、ＣＰＵ２はＲＡＭＩＩに入っているサンプルａの
波形データを順次アクセスするために、そのスタートア
ドレス、リターンアドレス、エソドアドレスをそれぞれ
スタートアドレスチッチ５、リターンアドレスチッチ７
、エンドアドレスチッチ６にセットする（ステップＢ４
．Ｂ５、Ｂ６）。

そして続くステップＢ７でエンベロープラッチ２５にエ
ンベロープの初期値をセットし、ステップＢ８で内部の
キーオンフラグを立てるとともに外部のオンフラグ１５
をオンにセットし、八６のルーチンを抜ける。以下、第
５図においてＣＰＵ２はキーサンプルＡＩでキー変化無
しでステップＡ７、ステップＡ８（実質上周波数の処理
はこの場合なにもしない、ポルタメント進行状態フラグ
が立っていないため）、エンベロープ処理ステップＡ９
（ここでは所定時間ごとにエンベロープラッチ２５の内
容をリフレッシュする）のループをまわり続け、一方音
源回路側では、先の処理で初期設定されたアドレス値に
従いアドレスカウンタ１８を介してＲＡＭＩＩより順次
アクセスしたデータが出力回路の出力データラッチ１６
へと読み出され、かつアドレスカウンタ１８の歩進は先
に周波数カウンタ１３に初期設定した周波数データに従
った速度（つまりオン状態にある音階キーに割り当てた
き程を決める速度）で行なわれる。結果としてスピーカ
２４より、サンプル音が押された音階キーに合った音程
で放音される。

次に、この放音状態（音階キーオン状態）で別の音階キ
ーが押されると自動的にポルタメント動作に入ることに
なる。すなわち、第６図のステップＢｌの判定処理で２
１！押しが検出され、ステップＢ９で、今回押したキー
の周波数データを作成し、内部レジスタ■にセットする
。続くステップＢＩＯでポルタメントスピード値を内部
の■レジスタにセットし、ステップＢｌｌでポルタメン
トタイマー■をリセットし、ステップＢ１２で内部のポ
ルタメント進行状態フラグを立てる。以下、上述したス
テップＢ４〜Ｂ８を通り、第６図のフローを抜ける０以
上によりポルタメント動作の初期設定が完了する。

ポルタメント動作中は第５図のＡ１．Ａ７．Ａ８、Ａ９
、Ａ１のプログラムループが形成され。

Ａ８の周波数処理のルーチン（第７図参照）において、
その最初のステップＣ１でポルタメント進行状態フラグ
有りと判断され、ステップＣ２へ進み、ポルタメントタ
イマー■に時間を加算し、ステップＣ３で、その経過時
間（■の内容）がポルタメントスピード値（■の内容）
を超えたかどうかをチェックし、達した場合にはステッ
プＣ４へ進んで■−■を行うことでポルタメントタイマ
ー■をリセットし、ステップＣ５で■レジスタと■レジ
スタの大小比較を行う、後押しの音階キーの方が前に押
した音階キーより高い場合には■〉■となりステップＣ
６で■レジスタにＮ値（Ｎ値は任意に決めることが可能
）を加算する操作を行い、ステップＣ８でその値を周波
数設定ラッチ１２を介して周波数カウンタ１３にセット
する。逆に後押し音階キーの方が低い音程に割り当てら
れているときはステップＣ６の代りにステップＣ７で逆
の操作（■−Ｎ）を行う、こうすることにより、前に押
したキーの音程より後に押したキーの７１程へ向かって
音程が徐々に変化していくことになる。

やがて後に押した音程に達するとステップＣ９の判定が
ＹＥＳとなりステップＣＩＯに進み、ポルタメント進行
状態フラグを消すとともに続くステップＣ１ｌで■レジ
スタの内容を■レジスタに転送し、■レジスタをクリア
する１以上によりポルタメント動作が終了する。

なお、ポルタメントモードが指定されていない通常の演
奏中は、音階キーのオン時に第６図のステップＢ２から
Ｂ８より成る音階処理ルーチンＡｌＯが働き、ロールオ
ーバーがありしだい前に押した音階キーに代り後で押し
た音階キーの方の音程でサンプリング音が放音されるこ
とになる。

［変形例］ この発明は上記実施例に限定されず、この発明の範囲内
で種々の変形、変更が可詣である。

例えば上記実施例はモノフォニックタイプであるが、ポ
リフォニックに変更することは容易である（なおモノフ
ォニックの場合、実施例におけるポルタメントキーを不
要にすることができる０例えば、鍵盤上の２キーロール
オーバー現象ヲポルタメントモードの指定及びポルタメ
ント動作実行の開始条件とすることができる）。

さらに、２！Ｐ−ロールオーバー（２重押し）に限らず
、任意のマルチキーロールオーバーに対してもポルタメ
ントがかかるようにすることもできる。

また４全ての出カン（にポルタメントがかかるように、
常に新たにキーが操作されたら、前のキーの音階から徐
、々に変化させて、今回の音階に近づけてゆくようにし
、てもよい。

［発明の効果］ 以−１−詳述したように、この発明は、ポルタメントモ
ード指定手段によりポルタメントモードが指定されてい
ると−き、サンプル音源の発生周波数を時間とともに変
化させるポルタメント〃制御手段を用いたこ、とを特徴
とするサンプリング楽器である。

したがって、プリセットトーンのように固定された音で
なくサンプリングしたユニークな肝にポルタメントをか
けることができ、サンプル音でのれ；ｆ奏にバリエーシ
ョンがもたらされる。なお、本明細、りにおいて「ポル
タメント」という用語は。

開始ピッチよりピッチが時間的に変化し、最終的にＬｌ
的ピッチに落ちつくことをいう、中間ピッチ変化はノン
リニアでもよく１例えば開始ピッチから一度下方にベン
ドしてか÷目的の高いピッチへ推移してもよい、また、
明らかにグリッサンド（例えば半ａ階グリッサンド）の
４１念を包含するものである。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成図、第２図、第３
図、第４図はサンプリング楽器の基本的動作を説明する
ために用いた図、第５図、第６図、第７図は第１図のＣ
ＰＵ２が行う処理のフローチャートである。 ｌ・・・・・・キー操作部、２・・・・・・ＣＰＵ、５
・・・・・・スタートアドレスラッチ、６・・・・・・
エンドアドレスラッチ、７・・・・・・リターンアドレ
スラッチ、１１・・・・・・ＲＡＭ、１２・・・・・・
周波数設定ラッチ、１３・・・・・・周波数カウンタ、
１７・・・・・・Ｄ／Ａコンバータ、１８・・・・・・
アドレスカウンタ、３０・・・・・・Ａ／Ｄコンバータ
。 特許出願人　　カシオ計算機株式会社 ：に・−゛） 代理人　弁理士　　町　１）俊　正；二・９．ｉ、・：
エカα 第２図 第４図 手続補正占（方式） φ誤 昭和６１年４月ｉ日

Claims (1)

1. 【特許請求の範囲】 外部からの音を波形データとして記憶するための記憶手
   段と、この記憶手段に外部からの音を波形データとして
   録音するサンプリング手段と、この記憶手段から波形デ
   ータを読み出してこれを楽音として発生させる楽音発生
   手段とを備えるサンプリング楽器において、 ポルタメントモードの指定手段と、この指定手段により
   ポルタメントモードが指定された場合に、上記楽音の発
   生周波数を時間と共に変化させるポルタメント制御手段
   と を有することを特徴とするサンプリング楽器。