JP2530926Y2 - 電子楽器の自動演奏装置 - Google Patents

Description

【考案の詳細な説明】 ［考案の技術分野］ 本考案は電子楽器の自動演奏装置に関するものであ
る。

［従来技術］ 従来、電子楽器においては、外部からの音をサンプリ
ングして波形データとして記憶し、この記憶した波形デ
ータに基づいて楽音を生成放音させるものが実現されて
いる（たとえば、特開昭54-161313号）。

［従来技術の問題点］ しかしながら、従来の電子楽器では、通常、新たに外
部音をサンプリングする毎に、その都度、所定のキーを
操作しなければならない。この為、例えば、サンプリン
グした外部音を用いて自動演奏した後、再度サンプリン
グを行うといった動作を繰り返す場合には、煩雑なキー
操作が必要になるという問題や、煩雑なキー操作が必要
になる為、操作に不慣れな初心者では気楽に使えないと
いう弊害もある。

［考案の目的］ そこで、この考案は上述した事情に鑑みてなされたも
ので、自動演奏が完了する度に、いちいちサンプリング
開始用のキーを操作するという煩わしさを回避でき、し
かも操作に不慣れな初心者でも直に使用できる電子楽器
の自動演奏装置を提供することにある。

［考案の要点］ この考案は、上記目的を達成するため、記録開始を指
示する操作子がオフ操作される迄の間、外部音のサンプ
リング書込みと、サンプリングされた外部音による自動
演奏とを繰り返し実行することを要点とする。

［実施例］ 以下、本考案の一実施例を図面を用いて説明する。

構成 第１図はこの考案に係る電子楽器の平面図であり、図
中、１は楽音の音量、音色、リズム等を指示する各種パ
ラメータ操作子であり、２は音高、音長等を指示する演
奏操作子としての鍵盤であり、この鍵盤２の上方には、
サンプリングキー３、外部音キー４、内部音キー５、自
動演奏曲指示キー６が設けられている。これら外部音キ
ー４、内部音キー５は、通常動作、すなわち、手動演奏
または通常の自動演奏（本実施例特有の自動演奏以外の
自動演奏）において発音する楽音の音色を指示するもの
であり、内部音キー５としては、予め記憶されたピア
ノ、ビブラフォン等の楽音用の波形データを１対１で指
示する複数のキーを有している。

また、サンプリングキー３は、外部の音をサンプリン
グして楽音用の波形データとして記憶する動作を指示す
るものである。このサンプリングキー３の操作によっ
て、外部音のサンプリング記録が完了すると、外部音キ
ー４、内部音キー５の操作に関係なく、自動的に、今、
サンプリングし記憶した波形データを用いて自動演奏が
行われる。このサンプリングキー３は、ロック式のキー
で構成されており、サンプリングキー３がON状態にロッ
クされている間は、上述の外部音のサンプリング、記
憶、自動演奏が繰返し実行される。自動演奏曲指示キー
６は、予めプリセットされている複数曲のなかから、所
望の曲を選曲する際に使用される。

〈全体回路構成〉 （波形データアクセス部分の構成） 上記サンプリングキー３の操作によるサンプリング処
理時には、第２図のマイク８より入力された外部音の信
号がアンプ９で増幅後、A/Dコンバータ10でデジタル信
号に変換されるとともに所定周期ごとにサンプリングさ
れ、その波形データがゲートG1を介して外部音RAM11に
書き込まれていく。

上記サンプリング終了後、たとえ、外部音キー４等が
操作されなくても、自動的に、外部音RAM11内の外部音
の波形データが、ベース、アルペジオ、オブリガード、
メロディの各演奏パートの発音チャンネルタイミングご
とに読み出され、出力回路13に与えられて外部音による
自動演奏放音が行われていく。

また、内部音ROM12内の波形データは、自動演奏モー
ド、または手動演奏モード時に、内部音キー５により指
定されることにより、同じく、ベース、アルペジオ、オ
ブリガード、メロディの各演奏パートの発音チャンネル
タイミングごとに読み出され、出力回路13に与えられて
内部音による自動演奏放音、または手動演奏放音が行わ
れていく。

（アドレス処理部分の構成） 上記外部音または内部音による自動演奏に必要な自動
演奏データは、ベース、アルペジオ、オブリガード、メ
ロディの各演奏パートごとに、CPU14によって読み出さ
れる楽曲ROM15からのキーオンコード、キーオフコード
の形でCPU14に与えられる。なお、楽曲ROM15には、16曲
分の楽曲データがプリセットされている。キーオンコー
ドが与えられると、上記外部音RAM11又は内部音ROM12の
読出に必要な各種アドレスデータが、CPU14の制御のも
とに、インターフェイス16を介して、リターンアドレス
部17、スタートアドレス部18、エンドアドレス部19に、
その演奏パートの発音チャンネルタイミングでセットさ
れていく。また、上記サンプリング処理時にも、外部音
RAM11の書込に必要な各種アドレスデータが、スタート
アドレス部18、エンドアドレス部19に、第１チャンネル
のタイミングでセットされていく。

スタートアドレス部18には、上記サンプリング処理、
自動演奏処理等にあたっての、外部音RAM11の書込開始
（スタート）アドレス又は外部音RAM11、内部音ROM12の
読出開始（スタート）アドレスがセットされる。エンド
アドレス部19には、同じく上記サンプリング処理、自動
演奏処理等にあたっての、外部音RAM11の書込最終（エ
ンド）アドレス又は外部音RAM11、内部音ROM12の読出最
終（エンド）アドレスがセットされる。リターンアドレ
ス部17には、自動演奏処理等にあたっての、外部音RAM1
1、内部音ROM12から波形データを繰り返し読み出す場合
の、読出折返（リターン）アドレスがセットされる。

上記リターンアドレス部17からのリターンアドレス又
はスタートアドレス部18からのスタートアドレスは、夫
々ゲートG2、G3を介してアドレスセット部20にセットさ
れた後、インクリメント部21で順次インクリメントされ
て、ゲートG4を介して再びアドレスセット部20にセット
され、外部音RAM11、内部音ROM12に与えられる。この順
次インクリメントされるアドレスは、一致回路22にも与
えられ、エンドアドレス部19からのエンドアドレスと一
致すると、一致信号ａがアンドゲートA1を介しノアゲー
トNR1で反転されてゲートG4に出力され、ゲートG4が閉
成されてインクリメント部21からのインクリメントアド
レスの出力が阻止される。また、当該一致信号ａは、ア
ンドゲートA1、インバータI1、ノアゲートNR2を介して
ゲートG2にも出力され、ゲートG2が開成されることによ
って、リターンアドレス部17からのリターンアドレスの
アドレスセット部20へのセット又は再セットが行われ
る。

（波形データアクセス周波数設定部分の構成） 上述のスタートアドレス又はリターンアドレスのイン
クリメント周期、サンプリング処理時のサンプリング周
期は、周波数データセット部23、カウント周波数データ
部24、インクリメント部25によって決定される。周波数
データセット部23には、上記インクリメント周期又はサ
ンプリング周期に相当する周波数データがCPU14によっ
てセットされ、ゲートG5を介してカウント周波数データ
部24に転送後、インクリメント部25で順次インクリメン
トされて、ゲートG6を介して再びカウント周波数データ
部24にセットされる。この周波数データがインクリメン
トされて「11……１」になると、アンドゲートA2より歩
進信号ｂが出力される。この歩進信号ｂはアンドゲート
A3を介して上記インクリメント部21にインクリメント信
号として与えられ、出力回路13に放音駆動信号CNTとし
て与えられ、さらに上記アンドゲートA1に開成信号とし
て与えられる。

上記歩進信号ｂは、アンドゲートA4を介して２相フリ
ップフロップ26を通じ上記A/Dコンバータ10にサンプリ
ング信号ｃとして与えられ、このサンプリング信号ｃ
は、上記ゲートG1に開成信号として与えられ、ナンドゲ
ートNAを介してクロック信号φ_１のタイミングで上記外
部音RAM11の▲▼端子に書込指令信号として与えら
れるほか、外部音RAM11、内部音ROM12の▲▼端子に
入出力制御信号として与えられる。この▲▼端子
は、与えられる入出力制御信号が「１」のときデータ書
込可能となり、入出力制御信号が「０」のときデータ読
出可能となる端子である。上記アンドゲートA4は、サン
プリング処理時にCPU14によってセットされるサンプリ
ングフラグレジスタ27からの出力信号によって開成さ
れ、このサンプリングフラグレジスタ27は、サンプリン
グ書込処理がエンドアドレスまで達した時に出力される
上記一致信号ａによってリセットされる。

また、上記歩進信号ｂはオアゲートR1を介して上記ゲ
ートG5に開成信号として与えられるとともに、オアゲー
トR1を介しインバータI2で反転されゲートG6に閉成信号
として与えられ、周波数データセット部23からの周波数
データがカウント周波数データ部24に再度プリセットさ
れる。

（各演奏パートへのチャンネル割当部分の構成） 上述した、リターンアドレス部17、スタートアドレス
部18、エンドアドレス部19、周波数データセット部23は
４段の循環レジスタであり、アドレスセット部20、カウ
ント周波数データ部24は４段のシフトレジスタであり、
夫々各演奏パートにおけるアドレスや周波数データが、
その演奏パートの発音チャンネルに応じた段にプリセッ
トされる。この場合、第１チャンネルはベース、第２チ
ャンネルはアルペジオ、第３チャンネルはオブリガー
ド、第４チャンネルはメロディの各演奏パートが割り当
てられ、第１チャンネルは上記ベースのほか、サンプリ
ング書込処理時の外部音書込チャンネルとしても用いら
れる。

この各チャンネルに、各演奏パートや書込外部音が割
り当てられる時には、第１オンフラグレジスタ28、第２
オンフラグレジスタ29、第３オンフラグレジスタ30、第
４オンフラグレジスタ31の対応するレジスタに、CPU14
によってフラグ「１」が立てられる。この各レジスタ28
〜31は、対応するチャンネルに割り当てが行われている
ことを記憶するもので、各レジスタ28〜31の各出力は、
演奏パートチャンネルカウント部32からのチャンネルタ
イミング信号TP1〜TP4によって夫々開成されるアンドゲ
ートA5〜A8を介してノアゲートNR3より出力される。こ
の出力はチャンネル割当時には、上記オアゲートR1を介
してゲートG5に開成信号として与えられるとともに、イ
ンバータI2で反転されてゲートG6に閉成信号として与え
られ、周波数データセット部23の周波数データがカウン
ト周波数データ部24に転送されるほか、ゲートG3に開成
信号として与えられるとともに、上記ノアゲートNR1、N
R2で反転されてゲートG4、G2に閉成信号として与えら
れ、スタートアドレス部18のスタートアドレスがアドレ
スセット部20に転送される。さらに、上記ノアゲートNR
3の出力は、チャンネル割当後には、インバータI3で反
転されて上記アンドゲートA3に開成信号として与えら
れ、歩進信号ｂが出力されるようになって上記アドレス
インクリメントやサンプリングが行なわれるようにな
る。

上記リターンアドレス部17、スタートアドレス部18、
エンドアドレス部19、周波数データセット部23、サンプ
リングフラグレジスタ27、第１オンフラグレジスタ28、
第２オンフラグレジスタ29、第３オンフラグレジスタ3
0、第４オンフラグレジスタ31への各種アドレス、周波
数データ、フラグのプリセットはオペレーションデコー
ダ33からの各種ラッチクロック信号RTL、STL、ENDL、f
L、ADCCR、ONFCK1、ONFCK2、ONFCK3、ONFCK4によって行
なわれる。そして、上述した各回路の動作はクロックジ
ェネレータ34からのクロック信号φ_１、φ_２に同期して
なされる。

〈外部音RAM11、内部音ROM12の構成〉 第３図は、外部音RAM11、内部音ROM12の具体的構成を
示すもので、外部音RAM11と内部音ROM12とに対しては連
続したアドレスが割り当てられており、内部音ROM12は0
000〜7FFF（16進値、以下同じ）のアドレスの容量をも
ち、0000〜1FFFはピアノ、2000〜3FFFはビブラフォン、
4000〜5FFFはフルート、6000〜7FFFはトランペットのプ
リセットされた内部音の各波形データが記憶され、外部
音RAM11は8000〜9FFFのアドレスの容量をもち、外部音
の波形データが記憶される。上記各内部音の波形データ
のスタートアドレスは0000、2000、4000、6000、8000と
なり、エンドアドレスは1FFF、3FFF、5FFF、7FFF、9FFF
となり、リターンアドレスはその真中の1000、3000、50
00、7000に夫々設定される。

上記スタートアドレス、リターンアドレスは、エンド
アドレスと一致するまでインクリメントされつつ上記ア
ドレスセット部20から、外部音RAM11、内部音ROM12に与
えられるが、外部音RAM11に対しては「１」、内部音ROM
12に対しては「０」となる最上位ビットはそのまま内部
音ROM12にチップセレクト信号として与えられるととも
に、インバータI4で反転されて外部音RAM11に同じくチ
ップセレクト信号▲▼として与えられる。

〈CPU14内のレジスタの構成〉 第４図はCPU14内の内蔵レジスタ35の構成を示すもの
で、自動演奏フラグF1、外部音判別フラグF2、リピート
フラグF3、曲ナンバーレジスタRGを有している。自動演
奏フラグF1は、サンプリングキー３がオン操作され、外
部音RAM11に外部音の波形データが格納された際に自動
的にセットされ、この外部音の波形データに基づいて自
動演奏が行われた後にリセットされる。外部音判別フラ
グF2は、外部音RAM11に外部音の波形データが記憶され
ているか否かを示し、外部音RAM11に外部音の波形デー
タが格納された際にセットされる。リピートフラグF3は
操作子SRをサンプリングリピートモードに操作したとき
にセットされ、サンプリングキー３のオフ操作が行われ
ず、リピートフラグF3がセットされている間は、外部音
RAM11への外部音の書込み、その外部音による自動演奏
が繰返し実行される。曲ナンバーレジスタRGには、乱数
発生回路35により発生された０〜15のうちの１つの数値
が格納され、この数値は、サンプリングされた外部音を
用いて自動演奏する際の楽曲ROM15中の楽曲No.を指示す
るデータとして活用される。

〈演奏パートチャンネルカウント部32の構成〉 第５図は上記演奏パートチャンネルカウント部32の具
体的構成を示すもので、上記クロック信号φ_１、φ_２に
よって取り込み、出力が行われる３つの２相フリップフ
ロップ36、37、38とノアゲートNR4とにより構成されて
いる。２相フリップフロップ36〜38の各出力はノアゲー
トNR4を介して２相フリップフロップ36に入力される。
２相フリップフロップ36〜38の全出力が「０」である
と、ノアゲートNR4より「１」が出力され、これが第１
チャンネルのタイミング信号TP1となり、この信号TP1が
２相フリップフロップ36に取り込まれてシフト出力され
たものが第２チャンネルのタイミング信号TP2となり、
この信号TP2が２相フリップフロップ37に取り込まれて
シフト出力されたものが第３チャンネルのタイミング信
号TP3となり、この信号TP3が２相フリップフロップ38に
取り込まれてシフト出力されたものが第４チャンネルの
タイミング信号TP4となる。上記信号TP2が出力されると
ノアゲートNR4の出力である信号TP1は「０」となり、こ
の「０」信号が上記チャンネルタイミング信号として順
次シフト出力される「１」信号の後に順次シフト入力さ
れるので、チャンネルタイミング信号TP1〜TP4は第６図
に示すようにいずれか１つが必ず「１」となる。

〈オペレーションデコーダ33の構成〉 第７図は上記オペレーションデコーダ33の具体的構成
を示すもので、CPU14からの13ビットのコマンドが与え
られ、各ビットのオペレーション内容は第８図に示すよ
うに、IN1〜IN5が各チャンネルのオンフラグ及びサンプ
リングフラグを立てるフラグセットのコマンドで、IN6
〜IN9が各種アドレスや周波数データをセットするチャ
ンネル指定のコマンドで、IN10〜IN13が周波数データ、
リターンアドレス、スタートアドレス、エンドアドレス
データセットのコマンドである。

このコマンドデータはラッチ39、40を介して出力さ
れ、IN1〜IN5のフラグセットコマンドは、第３チャンネ
ルタイミング信号TP3によって開成されるアンドゲートA
9〜A13を介して出力される。またIN10〜IN13のデータセ
ットコマンドは、アンドゲートA18〜A21を介して夫々出
力され、IN6〜IN9のチャンネル指定コマンドは、夫々チ
ャンネルタイミング信号TP1〜TP4によって順次開成され
るアンドゲートA14〜A17を介して各チャンネルタイミン
グとの同期がとられ、オアゲートR2を介して上記アンド
ゲートA18〜A21に与えられ、各種アドレスや周波数デー
タを、そのセットするチャンネルのタイミングに同期さ
せて出力させる。このため、IN6〜IN9のチャンネル指定
コマンドとIN10〜IN13のデータセットコマンドとは同時
に出力される。

上記ラッチ39へのコマンドデータのラッチは、アンド
ゲートA22を介して与えられる第３チャンネルタイミン
グ信号TP3によって行われ、その後ラッチ40へのラッチ
は第１チャンネルタイミング信号TP1によって行われ、
最後にラッチ39のラッチコマンドデータは、アンドゲー
トA23を介して与えられる第２チャンネルタイミング信
号TP2によってリセットされる。上記アンドゲートA22は
CPU14からの第６図下段に示す書込信号Ｗによって開成
され、上記アンドゲートA23はクロック信号φ_１によっ
て開成される。

〈出力回路13の構成〉 第９図は出力回路13の具体的構成を示すもので、上記
外部音RAM11又は内部音ROM12より読み出された、波形デ
ータは各チャンネルごとに、ラッチ41〜44にラッチさ
れ、D/A変換器45〜48でアナログ信号に変換され、ミキ
シング用抵抗r1〜r4を介してアンプ49で増幅後、スピー
カー50よりデモ自動演奏音が放音出力されていく。上記
ラッチ41〜44への波形データのラッチは、上記周波数デ
ータに相当する周波数で出力される歩進信号ｂすなわち
放音駆動信号CNTによって行われる。この放音駆動信号C
NTは、アンドゲートA24〜A27を介してラッチ41〜44に夫
々与えられる。このアンドゲートA24〜A27は、各チャン
ネルタイミング信号TP1〜TP4とクロック信号φ_１によっ
て開成され、上記波形データのラッチ及び放音が各チャ
ンネルタイミングとの同期がとられる。

〈４段シフトレジスタ及び４段循環レジスタの構成〉 第10図は上記アドレスセット部20、カウント周波数デ
ータ部24の４段シフトレジスタ及びリターンアドレス部
17、スタートアドレス部18、エンドアドレス部19、周波
数データセット部23の４段循環レジスタの具体的構成を
示すものである。４段シフトレジスタ55は４つの２相フ
リップフロップ51、52、53、54よりなり、各２相フリッ
プフロップは、入力をクロック信号φ_１のタイミングで
取り込み、クロック信号φ_２のタイミングでこれを出力
するもので、４チャンネル分のデータが保持されて順次
シフト出力される。４段循環レジスタ56は、上記４段シ
フトレジスタ55の入力側にゲートG7を設け、その出力を
ゲートG8を介して再び帰還入力して、４チャンネル分の
データを循環保持する。上記ゲートG7には、上記オペレ
ーションデコーダ33からの各種ラッチ信号fL、RTL、ST
L、ENDLがそのまま開成信号として与えられて、新しい
データの取り込みがなされ、上記ゲートG8には上記ラッ
チ信号がインバータI5で反転して開成信号として与えら
れ、新しいデータの取り込み時以外は、すでに取り込ん
だデータの循環保持及び繰り返し出力が行われる。

動作 次に本実施例の動作について述べる。

外部音をサンプリング書込みするには、電子楽器の電
源を投入し、サンプリングキー３をオン操作して、マイ
ク８で外部音を収録すればよい。すると、CPU14は第11
図のフローチャートに示すように電源投入に基づいて全
オンフラグレジスタ28〜31、サンプリングフラグレジス
タ27、内蔵レジスタ35の各フラグをクリアしてイニシャ
ライズ処理を行う（ステップA1）。その後、キーの変化
状態を判別する（ステップA2、A3）。いま、操作されて
いるのは、サンプリングキー３であるので、ステップA4
に進み、ここで、リピートフラグF3を立てる（ステップ
A4）。次に、自動演奏フラグF1が立てられているか否か
を判別し（ステップA5）、自動演奏フラグF1が立てられ
ていないときは、ステップA6に進んで、外部音をサンプ
リングし、外部音RAM11に書込む。このステップA6の処
理にあたって、CPU14は、スタートアドレス部18にスタ
ートアドレス（8000）、エンドアドレス部19にエンドア
ドレス（9FFF）をセットし、周波数データセット部23に
サンプリング周期に相当する周波数データをセットし
て、サンプリングフラグレジスタ27にサンプリングフラ
グ、第１オンフラグレジスタ28にオンフラグをセットす
る。すると、周波数データに相当する周波数で歩進信号
ｂがアンドゲートA2より出力され、これがサンプリング
信号ｃとしてアンドゲートA3、A4を介し２相フリップフ
ロップ26を通じてA/Dコンバータ10に与えられる。これ
により、マイク８からの外部音信号はA/Dコンバータ10
でサンプリングされて楽音用の波形データとして外部音
RAM11に順次書き込まれていく。

次に、上記のようにしてサンプリングした外部音で自
動演奏を行うために、外部音判別フラグF2を立て、スタ
ートアドレスとして8000をスタートアドレス部18に、リ
ターンアドレス及びエンドアドレスとして9FFFをリター
ンアドレス部17及びエンドアドレス部19に夫々、全チャ
ンネルにわたってセットする（ステップA7）。そして、
自動演奏フラグF1を立て（ステップA8）、乱数発生回路
７にて発生された乱数の所定値を曲ナンバーレジスタRG
に書込む（ステップA9）。

次に、ステップA10に進み、自動演奏フラグF1が立て
られているか否かを判別する（ステップA10）。この場
合、ステップA8にて、自動演奏フラグF1が立てられてい
ることから、直ちに、自動演奏処理が実行されることと
なる（ステップA11）。このように、サンプリングキー
３がオン操作されたときは、上記のように、外部音がサ
ンプリング記憶された後は、ステップA8にて、自動的
に、自動演奏フラグF1が立てられるので、何ら自動演奏
開始用のキー操作が行われなくとも、自動的に、ステッ
プA11にて、外部音による自動演奏が行われる。外部音
にて自動演奏される楽曲は、ステップA9にて、曲ナンバ
ーレジスタRGに格納された数値（乱数）に対応する楽曲
ROM15中の楽曲となる。

この自動演奏処理は、第12図のフローチャートに基づ
いて行われる。すなわち、CPU14は楽曲ROM15より読み出
される楽曲データ中のベースデータがキーオンコードで
オンタイミングであれば（ステップB1）、ベース音の音
高に相当する周波数データを周波数データセット部23
に、ベースが割り当てられる第１チャンネルに対応する
第１オンフラグレジスタ28にフラグ「１」を夫々セット
する（ステップB2）。以下、アルペジオ、オブリガー
ド、メロディの夫々についてもキーオンコードが読み出
されれば、夫々に応じた周波数データを周波数データセ
ット部23に、各割当チャンネルに対応する第２オンフラ
グレジスタ29、第３オンフラグレジスタ30、第４オンフ
ラグレジスタ31にフラグ「１」をセットしていく（ステ
ップB3〜B8）。

これにより、各周波数データに相当する周波数で歩進
信号ｂが出力されてインクリメント部21に与えられ、外
部音RAM11に対する読み出しアドレスがスタートアドレ
スからエンドアドレスに向って歩進され、読み出された
波形データが出力回路13に各チャンネルタイミングで与
えられ、ベース、アルペジオ、オブリガード、メロディ
の各音が外部音の音色で放音されていく。

このようにして、一度、サンプリングキー３を押圧操
作した後は、何ら自動演奏開始用のキー操作が行われな
くても、外部音がサンプリング記憶された後、自動的
に、その外部音による自動演奏が行われることになる。
したがって、外部音が正しくサンプリングされたか否か
を自動演奏を聞くことにより、迅速に確認できるととも
に、演奏技術が未熟な者でも、サンプリングした外部音
の音色で演奏された楽曲がどのような感じになるかを楽
しむことができる。

そして、楽曲ROM15からのベース、アルペジオ、オブ
リガード、メロディの各データがキーオフコードでオフ
タイミングであれば、CPU14は各演奏パートが割り当て
られるチャンネルに対応するオンフラグレジスタ28、2
9、30、31のフラグ「１」をクリアする（ステップB9〜B
12）。これにより、出力回路13に放音駆動信号が与えら
れなくなって、各演奏パートの放音、すなわち、１曲分
の自動演奏が終了する。この自動演奏の終了は、ステッ
プA12にて判別され、終了したと判断されたときは、自
動演奏フラグF1をクリアして（ステップA13）、ステッ
プA2に戻る。

ステップA2に戻った際、サンプリングキー３が引き続
いて押圧操作されているときは、このステップA2にて、
キー変化なしと判別されることとなり、次のステップA1
6にて、リピートフラグF3が立っているか否か（後記ス
テップA15の処理によりクリアされているか否か）が判
断される（ステップA16）。その結果、リピートフラグF
3がクリアされているときは、ステップA10に進み、クリ
アされていないときは、ステップA5に進んで自動演奏フ
ラグF1が立っているか否かを判断し、自動演奏フラグF1
が立っていないときは、ステップA6以降に進んで再度、
外部音のサンプリング書込み、その外部音による自動演
奏を実行する。

すなわち、サンプリングキー３がオン操作されてリピ
ートフラグF3が立っている間、換言すれば、サンプリン
グキー３のオフ操作によりリピートフラグF3がクリアさ
れるまでの間は、外部音のサンプリング書込み、その外
部音による自動演奏が繰返し実行されることになる。し
たがって、新たに外部音をサンプリングするにあたっ
て、その都度、サンプリング開始用のキーを操作すると
いう煩わしさを回避することができる。

なお、ステップA2に戻った際、キー変化があり、その
変化がキーオフであると判別されたときは、サンプリン
グキー３のオフであるか否かを判断し（ステップA1
4）、サンプリングキー３のオフであるときはリピート
フラグF3をクリアし（ステップA15）、ステップA10に進
む。

ステップA5にて、自動演奏フラグF1が立っていると判
断されたときは、ステップA6〜A9を経由することなく、
直ちにステップA10に進むことにより、自動演奏中の外
部音のサンプリング書込みが禁止される。また、ステッ
プA3にて、内部音キー５の操作であると判別されたとき
は、スタート、リターン、エンドの各アドレスとして、
ベースの第１チャンネルは夫々0000、1000、1FFFを、ア
ルペジオの第２チャンネルは夫々2000、3000、3FFFを、
オブリガードの第３チャンネルは夫々4000、5000、5FFF
を、メロディの第４チャンネルは夫々6000、7000、7FFF
を、リターンアドレス部17、スタートアドレス部18、エ
ンドアドレス部19にセットし、自動演奏フラグF1を立て
る等の処理を行う（ステップA17）。また、ステップA3
にて、外部音キー４の操作であると判別されたときは、
スタートアドレスとして8000をスタートアドレス部18
に、リターンアドレス及びエンドアドレスとして9FFFを
リターンアドレス部17及びエンドアドレス部19に夫々、
全チャンネルにわたってセットし、自動演奏フラグF1を
立てる等の処理を行う（ステップA18）。

このように、本実施例によれば、外部音のサンプリン
グ記録の終了後、自動的に、そのサンプリング音の波形
データで、所定のプリセット楽曲の自動演奏が行われる
ので、そのサンプリング音で自動演奏されている楽曲音
を聞くことにより、即座に、サンプリング音が確実に記
録されたのか否かを確認することができるばかりでな
く、プリセット楽曲が予めプリセットされている音色デ
ータで自動演奏されるのでなく、予めサンプリングした
所望の外部音の波形データでプリセット楽曲を自動演奏
させることができ、したがって、サンプリング音の記録
者に対し、音楽的な面白さを充分に与えることができ
る。

また、この実施例では、乱数発生回路７を用いて、こ
の乱数発生回路７にてランダムに選曲された一つの楽曲
を、サンプリング音にて、自動演奏するようにしている
ので、サンプリングされた音がどの楽曲で自動演奏され
るのか否かを予測することができず、したがって、ゲー
ム的な面白さを得ることができる。

［変形例］ なお、本考案は上記の実施例に限定されることなく、
種々、変形応用することが可能である。

すなわち、この実施例では、乱数発生回路７を用いて
ランダムに選曲した一つの楽曲の自動演奏を、サンプリ
ングした外部音で行うようにしているが、このようにラ
ンダム選曲を行うのではなく、インクリメント回路等を
用いて、シーケンシャルに選曲した楽曲をサンプリング
音で自動演奏することも可能である。また、サンプリン
グした外部音ごとに一曲分だけ放音するのではなく、複
数曲分ずつ放音することも可能である。この場合、複数
曲の選曲は、内部処理して、ランダム、またはシーケン
シャルに行っても良く、あるいは、使用者がキー操作等
によって行っても良い。このように、１つの外部音につ
き複数曲分ずつ放音するときは、第11図のステップA1
2、A13では、選曲された全ての楽曲分を放音したことを
判別した後に、自動演奏フラグF1をクリアするようにす
れば良い。さらに、外部音RAM11の容量を増大し、複数
の外部音を保存することも可能である。このときは、ス
テップA6では、１つの外部音をサンプリング書込みする
に際し、その都度、スタートアドレス部18にスタートア
ドレスとして8000→A000→C000→E000をセットし、エン
ドアドレス部19にエンドアドレスとして9FFF→BFFF→DF
FF→FFFFをセットすれば良い。あるいは、１つの外部音
をサンプリング書込みするに際し、その都度、外部音RA
M11の空エリアを探索し、その空エリア中の１つのアド
レスをスタートアドレスとして指定し、そのスタートア
ドレスより“1FFF"だけ上位のアドレスをエンドアドレ
スとして指定しても良い。

［考案の効果］ 以上詳細に説明したように、本考案によれば、記録開
始を指示する操作子がオフ操作される迄の間、外部音の
サンプリング書込みと、サンプリングされた外部音によ
る自動演奏とが繰り返し実行される。したがって、自動
演奏が完了する度に、いちいちサンプリング開始用のキ
ー操作するという煩わしさを回避でき、しかも操作に不
慣れな初心者でも直に使用できる電子楽器の自動演奏装
置を実現することができる。

【図面の簡単な説明】 第１図はキー操作部１の平面図、第２図は電子楽器の自
動演奏装置の全体回路図、第３図は外部音RAM11及び内
部音ROM12の構成内容を示す図、第４図はCPU14の内蔵レ
ジスタ35を示す図、第５図は演奏パートチャンネルカウ
ント部32の具体的回路図、第６図は演奏パートチャンネ
ルカウント部32の各部の信号タイムチャートの図、第７
図はオペレーションデコーダ33の具体的回路図、第８図
はオペレーションデコーダ33のオペレーション内容を示
す図、第９図は出力回路13の具体的回路図、第10図は４
段シフトレジスタ55及び４段循環レジスタ56の具体的回
路図、第11図はCPU14の外部音による自動演奏処理等を
含む全体処理のフローチャートの図、第12図は外部音に
よる自動演奏処理のフローチャートの図である。 ３……サンプリングキー、８……マイク、10……A/Dコ
ンバータ、11……外部音RAM、13……出力回路、14……C
PU、15……楽曲ROM、17……リターンアドレス部、18…
…スタートアドレス部、19……エンドアドレス部、35…
…内蔵レジスタ。

Claims (1)

(57)【実用新案登録請求の範囲】
1. 【請求項１】記録開始を指示する操作子と、 この操作子のオン操作に応じて外部音をサンプリングし
   て波形記憶手段に書き込む書込制御手段と、 少なくとも一楽曲分の楽曲データが予め記憶される楽曲
   データ記憶手段と、 前記波形記憶手段への波形データの書き込みが完了した
   時点で、前記波形記憶手段から読み出した外部音に基づ
   いて前記楽曲データを自動演奏する自動演奏手段と、 前記操作子がオフ操作される迄の間、前記自動演奏手段
   による自動演奏が完了した時点で、前記書込制御手段に
   対して新たな外部音の記録開始を指示する記録制御手段
   と を具備したことを特徴とする電子楽器の自動演奏装置。