KR100235751B1 - 본딩인식부를 구비한 반도체패키지의 인쇄회로기판 구조 - Google Patents

본딩인식부를 구비한 반도체패키지의 인쇄회로기판 구조 Download PDF

Info

Publication number
KR100235751B1
KR100235751B1 KR1019970018628A KR19970018628A KR100235751B1 KR 100235751 B1 KR100235751 B1 KR 100235751B1 KR 1019970018628 A KR1019970018628 A KR 1019970018628A KR 19970018628 A KR19970018628 A KR 19970018628A KR 100235751 B1 KR100235751 B1 KR 100235751B1
Authority
KR
South Korea
Prior art keywords
pcb
semiconductor package
ring
bonding
ground ring
Prior art date
Application number
KR1019970018628A
Other languages
English (en)
Other versions
KR19980083358A (ko
Inventor
김영문
Original Assignee
김규현
아남반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김규현, 아남반도체주식회사 filed Critical 김규현
Priority to KR1019970018628A priority Critical patent/KR100235751B1/ko
Publication of KR19980083358A publication Critical patent/KR19980083358A/ko
Application granted granted Critical
Publication of KR100235751B1 publication Critical patent/KR100235751B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 BGA 반도체패키지의 PCB에 관한 것으로서, BGA 반도체패키지(20)의 PCB(10) 상부중앙에 형성된 탑재부(11)와 이 외부에 다수의 회로패턴(PT)과 상기 회로패턴(PT)에 인너리드(IL)가 일체로 형성되고, 상기 탑재부(11)의 외부와 다수의 인너리드(IL)사이의 소정공간면적에는 그라운드링(GR)과 파워링(PR)이 형성된 것에 있어서,
상기 반도체칩(C)과 다수의 회로패턴(PT)에 형성된 인너리드(IR)에 연결본딩되는 와이어(W)의 본딩포지션 입력설정이 용이하도록 그라운드링(GR)과 파워링(PR)의 메탈층 표면 다수위치에 솔더마스크층을 도포시키므로서 PCB(10)의 표면 외부로 노출되는 메탈층의 일부를 배제시킨 것으로 와이어본딩의 포지션 입력작업을 신속정확하게 할 수 있게 하는 동시에 와이어본딩 작업성을 용이하게 한 효과가 있다.

Description

반도체패키지의 PCB
본 발명은 BGA 반도체패키지의 PCB에 관한 것으로서, 특히 BGA 반도체패키지의 PCB의 평면에 형성된 그라운드링과 파워링에 와이어본딩 포지션을 용이하게 확인할수 있도록 본딩인식부를 형성함으로서 와이어본딩 작업성의 정확성을 기할수 있게 한 BGA 반도체패키지의 PCB에 관한 것이다.
일반적으로 최근의 전자기기는 소형화, 박형화, 다기능화에 따라 많은 양의 정보를 빠른 시간에 처리할 수 있는 고집적화된 반도체칩이 요구되고 그에 따라 많은 수의 입출력을 갖는 소형의 반도체패키지를 제조하는데 많은 노력을 쏟고 있다.
따라서, 리드의 수를 많이 확보하기 위해 리드피치(Lead Pitch)를 최소한으로 유지시키는 가공기술을 극복하지 못한 채 연구만을 거듭하던 중 리드 대신 볼(Ball)을 이용하는 BGA(Ball Grid Array) 기술을 출현시켜 하나의 반도체패키지를 통해 무수히 많은 출력단자를 실장토록 하는 BGA 반도체패키지를 구하였다.
이러한 BGA 반도체패키지는 파인피치 표면실장 기술과 핀그리드어레이(Pin Grid Array)의 고집적화 한계에 대한 기능과 품질을 보완하기 위해 기존의 리드(Lead)이 손상 방지와 부피 및 크기의 최소화와 전기적 기능특성과 열적특성의 우수성과 패키지의 수율과 기판조립 수율과 그 외 멀티칩 모듈의 확장과 신속한 디자인에서 생산까지의 사이클을 최소화 할 수 있는 장점을 가질 수 있도록 개발되었다.
또한 고집적화된 BGA 반도체패키지의 품질신뢰도 향상에 따른 이용의 다양성과 초소형으로 요구되는 각종 전자주변기계에 적용이 용이하고, 가격 경쟁력이 높아 고부가가치의 제품을 얻을 수 있는 것이다.
이러한 BGA 반도체패키지는 보다 많은 수의 고집적화된 회로를 갖기 위해 PCB상에 회로패턴과 반도체칩이 부착되는 탑재부가 구비되고, 반도체칩의 회로와 PCB의 회로패턴에는 와이어를 연결시켜 본딩하며, 반도체칩과 와이어와 회로패턴의 일부를 포함하는 영역의 패키지 성형부에 컴파운드재의 패키지를 성형하고, 기판의 금속층에는 볼을 융착고정시켜 반도체칩의 회로가 볼과 연결될 수 있게 하며, 반도체칩과 회로패턴 사이의 PCB 공간부에는 그라운드링과 파워링의 금속층을 구비하여 전기적 신호 입출력 및 접지기능을 갖도록 한 것이다.
상기한 PCB는 내부에 플레인층(Plane Layer)과 플레인층의 외부에는 에폭시층과 에폭시층의 외부에는 시그널(Signal)층과 시그널층 외부에 솔더마스크(Solder Mask)층으로 구비하여 두께가 얇은 박판상의 PCB를 구하도록 하여 BGA반도체 제조공정으로 투입시킨 후 각각의 공정을 거쳐 완성된 BGA 반도체패키지를 얻을 수 있게 한 것이다.
이와 같이 된 종래의 PCB(10)는 도 4에서 보는 바와 같이 PCB(10)의 상부 표면중앙에 탑재부(11)와 이 외부에 그라운드링(GR)과 파워링(PR)이 메탈층으로 구성되고, 이 외부에는 다수의 회로패턴(PT)이 구성되어 있다.
이러한 그라운드링(GR)과 파워링(PR)은 PCB(10)의 탑재부(11)와 회로패턴(PT)의 인너리드(IL)사이에 형성된 공간부 면적부위 표면에 4각형의 일체형으로 형성되어 있어 많은 수가 증가된 회로패턴(PT)의 인너리드(IL)와 탑재부(11)에 부착된 반도체칩(C)과의 와이어(W)본딩시 와이어본딩기의 프로그램상에서 와이어(W)의 본딩포지션을 좌표입력시킬 때 일정부위를 지칭하여 포지션 되는 부분이 배제됨에 따라 시각적인 수작업을 통해 와이어본딩의 포지션을 입력시킬 때 용이한 포지션 작업성을 저해하였고 동시에 와이어본딩 작업성을 어렵게 하였다.
즉, 상기 와이어를 본딩시키는 프로그램의 좌표입력시 동일한 형태의 다수의 회로패턴(PT)의 인너리드(IL)에 본딩포지션을 설정할 수 있도록 작업자가 모니터상에 출력된 화상을 보고 수작업을 통해 좌표입력을 시행하도록 하였으나, 많은 수의 회로패턴(PT)에 의하여 와이어본딩 포지션의 설정이 매우 용이하지 못하여 포지션 입력설정 작업성이 매우 난해하거나 와이어본딩 작업성이 용이하지 못한 문제점이 있었다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 발명한 것으로서, PCB의 평면에 형성된 그라운드링과 파워링에 본딩인식부를 형성시킴으로서 다수의 회로패턴에 구비된 인너리드와 반도체칩에 연결되는 와이어본딩 포지션 좌표입력 프로그램 작업을 용이하게 함에 따라 와이어본딩 작업성을 좋게 한 것을 목적으로 한다.
도 1은 본 발명의 적용상태도.
도 2는 본 발명의 PCB의 평면도.
도 3는 본 발명의 PCB의 다른 실시예의 평면도로서
(가)는 다른 제1 실시예,
(나)는 다른 제2 실시예,
(다)는 다른 제3 실시예.
도 4는 종래의 PCB 평면도.
*도면의 주요 부분에 대한 부호의 설명*
10 ; PCB 11 ; 탑재부
20 ; BGA반도채패키지GR ; 그라운드링
PR ; 파워링SM ; 솔더마스크층
C ; 반도체칩W ; 와이어
PT ;회로패턴
이하 본 발명의 구성을 상세히 설명하면 다음과 같다.
BGA 반도체패키지(20)의 PCB(10)이 상부중앙에 형성된 탑재부(11)와 이 외부에 다수의 회로패턴(PT)과 상기 회로패턴(PT)에 인너리드(IL)가 형성되고, 상기 탑재부(11)의 외부와 다수의 인너리드(IL)사이의 소정공간면적에는 그라운드링(GR)과 파워링(PR)이 4각형으로 형성된 것에 있어서,
상기 반도체칩(C)과 다수의 회로패턴(PT)에 형성된 인너리드(IR)에 연결본딩되는 와이어(W)의 본딩포지션 입력설정이 용이하도록 그라운드링(GR)과 파워링(PR)의 메탈층 표면 다수위치에 본딩인식부를 형성시킨 것이다.
이와 같이 구성된 본 발명의 일실시예를 첨부도에 의하여 상세히 설명하면 다음과 같다.
도 1은 본 발명의 PCB(10)가 적용된 BGA반도체패키지(20)의 단면구성도로서, 중앙에 좌우 길이방향으로 PCB(10)가 구비되고, PCB(10)의 상부중앙의 탑재부(11)에는 반도체칩(C)이 부착되며, 탑재부(11)와 이 외부에는 다수의 인너리드(IL)가 구비된 회로패턴(PT)이 구비된다.
상기 탑재부(11)와 회로패턴(PT)의 인너리드(IL) 사이의 소정면적 공간부에는 4각형의 그라운드링(GR)과 파워링(PR)이 형성되고, 상기 반도체칩(C)과 각 회로패턴(PT)의 인너리드(IR)에는 각각 와이어(W)을 연결시킨다.
상기 그라운드링(GR)과 파워링(PR)에는 도 2에서 보는 바와 같이 와이어본딩작업시 와이어(W)가 초기상태에서 본딩되는 위치(반도체칩(C)의 일측모서리부와 그라운드링(GR)의 일측에 형성된 인식부(40))에서 부터 임의적으로 소정길이(ℓ)만큼 메탈의 표면에 솔더마스크층(SM)을 도포하므로서 그라운드링(GR)과 회로패턴(PT)의 메탈 일부를 외부로 노출되는 것을 차폐시킨다.
이러한 그라운드링(GR)과 파워링(PR)의 메탈은 와이어본딩 포지션을 지시하기 위해 도 3(가) 및 (다)와 같이 사각형과 삼각형과 원형과 아크형상등의 여러 형태로 구비할 수 있다.
또한 도 3(다)와 같이 그라운드링(GR)과 파워링(PR)의 일부 면적에 외부로 돌출되는 돌출부(G1)을 형성하여 파워링(PR)과 그라운드링(GR)에 본딩되는 와이어의 포지션 위치를 보다 용이하도록 할 수도 있다.
여기서 이러한 상기 돌출부(G1)를 와이어가 본딩되는 부분에 형성시키게 되면 결국 본딩영역의 증가로 보다 안전한 와이어 본딩이 이루어지는 장점이 있다.
따라서, 반도체칩(C)이 부착된 PCB(10)을 와이어본딩시키기 위해 와이어본딩기에서 프로그램 입력에 의하여 와이어본딩 포지션의 지정이 용이하도록 그라운드링(GR)과 파워링(PR)의 메탈에 순차적으로 도포된 솔더마스크층(SM)의 외부노출이 차단된 부위를 작업자가 모니터상에 출력된 화상을 보고 회로패턴(PT)의 인너리드(IL)와 반도체칩(C)의 본딩패드 사이의 와이어 본딩포지션을 용이하게 좌표입력시킬 수 있게 한 것이다.
이와 같이 좌표입력이 입력되면 BGA 반도체패키지의 제조공정중 와이어본딩의 작업시 보다 용이하고 정확한 본딩작업이 이루어질수 있게 한 것이다.
이상에서와 같이 본 발명은 PCB의 평면에 형성된 그라운드링과 파워링에 와이어본딩 포지션을 용이하게 확인할 수 있도록 솔더마스크층을 부분적으로 도포시켜 그라운드링과 파워링의 금속층 일부가 외부로 노출되는 것을 방지하므로서 회로패턴에 구비된 인너리드와 반도체칩의 와이어본딩 포지션의 좌표입력을 프로그램상에 용이하게 입력시키도록하여, 와이어본딩의 포지션 입력작업의 신속정확성을 기할 수 있게 하는 동시에 와이어본딩 작업성을 용이하게 한 효과가 있다.

Claims (3)

  1. BGA 반도체패키지(20)의 PCB(10)이 상부중앙에 형성된 탑재부(11)와 이 외부에 다수의 회로패턴(PT)과 상기 회로패턴(PT)에 인너리드(IL)가 일체로 형성되고, 상기 탑재부(11)의 외부와 다수의 인너리드(IL)사이의 소정공간면적에는 그라운드링(GR)과 파워링(PR)이 4각형으로 형성된 것에 있어서,
    상기 반도체칩(C)과 다수의 회로패턴(PT)에 형성된 인너리드(IR)에 연결본딩되는 와이어(W)의 본딩포지션 입력설정이 용이하도록 그라운드링(GR)과 파워링(PR)의 메탈층 표면 다수위치에 본딩인식부를 형성한 것을 특징으로 하는 BGA 반도체패키지의 PCB.
  2. 제1항에 있어서, 상기 본딩인식부는 그라운드링(GR)과 파워링(PR)의 메탈층 표면 다수 위치에 솔더마스크층을 도포시켜 PCB(10)의 표면외부로 노출되는 메탈층의 일부를 배제시킨 것을 특징으로 하는 BGA 반도체패키지의 PCB.
  3. 제1항에 있어서, 상기 본딩인식부는 그라운드링(GR)과 파워링(PR)에 돌출부(G1)를 형성시킨 것을 특징으로 하는 BGA 반도체패키지의 PCB.
KR1019970018628A 1997-05-13 1997-05-13 본딩인식부를 구비한 반도체패키지의 인쇄회로기판 구조 KR100235751B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970018628A KR100235751B1 (ko) 1997-05-13 1997-05-13 본딩인식부를 구비한 반도체패키지의 인쇄회로기판 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970018628A KR100235751B1 (ko) 1997-05-13 1997-05-13 본딩인식부를 구비한 반도체패키지의 인쇄회로기판 구조

Publications (2)

Publication Number Publication Date
KR19980083358A KR19980083358A (ko) 1998-12-05
KR100235751B1 true KR100235751B1 (ko) 1999-12-15

Family

ID=19505832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970018628A KR100235751B1 (ko) 1997-05-13 1997-05-13 본딩인식부를 구비한 반도체패키지의 인쇄회로기판 구조

Country Status (1)

Country Link
KR (1) KR100235751B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100420434B1 (ko) * 1999-12-30 2004-03-03 앰코 테크놀로지 코리아 주식회사 반도체패키지용 회로기판
KR100848062B1 (ko) * 2006-11-13 2008-07-23 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 인쇄회로기판

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6224655A (ja) * 1985-07-24 1987-02-02 Toshiba Corp リ−ドフレ−ム
JPH06260585A (ja) * 1993-03-08 1994-09-16 Hitachi Cable Ltd 複合リードフレーム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6224655A (ja) * 1985-07-24 1987-02-02 Toshiba Corp リ−ドフレ−ム
JPH06260585A (ja) * 1993-03-08 1994-09-16 Hitachi Cable Ltd 複合リードフレーム

Also Published As

Publication number Publication date
KR19980083358A (ko) 1998-12-05

Similar Documents

Publication Publication Date Title
US6060768A (en) Semiconductor device, method of manufacturing the semiconductor device, and method of manufacturing lead frame
USRE45931E1 (en) Method of manufacturing a semiconductor device
US7101735B2 (en) Manufacturing method of semiconductor device
KR100246333B1 (ko) 비 지 에이 패키지 및 그 제조방법
US6324068B1 (en) Electronic component device, and main board for circuit boards
KR100235751B1 (ko) 본딩인식부를 구비한 반도체패키지의 인쇄회로기판 구조
KR200169583Y1 (ko) 볼 그리드 어레이 패키지
JP2913858B2 (ja) 混成集積回路
JP5592526B2 (ja) 樹脂封止型半導体装置の製造方法
KR20010004041A (ko) 칩 사이즈 패키지의 제조 방법
KR19980019655A (ko) 칩 스케일 패키지
KR100242249B1 (ko) 패키지성형금형구조 및 반도체패키지
JP2006303517A (ja) 半導体装置の製造方法
KR100629678B1 (ko) 칩 스케일 패키지 제조 방법
KR100283251B1 (ko) 표시부를 갖는 스트립자재 및 이를 이용한 반도체패키지
KR19980058592A (ko) Bga 반도체패키지용 pcb
KR101006529B1 (ko) 볼 랜드 및 이를 이용한 인쇄회로기판 및 이를 이용한 반도체 패키지
KR200313831Y1 (ko) 바텀리드패키지
KR19980083359A (ko) 반도체패키지
KR100891650B1 (ko) 반도체 팩키지용 필름 기판 및 이의 제조 방법
JPH10199899A (ja) 半導体装置の製造方法
KR20010059917A (ko) 회로기판과 이를 이용한 반도체 패키지 및 그 제조방법
KR19990031846A (ko) 반도체패키지
KR19980083356A (ko) 반도체패키지
JPH03266441A (ja) ボンディングテープ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060919

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee