KR100420434B1 - 반도체패키지용 회로기판 - Google Patents

반도체패키지용 회로기판 Download PDF

Info

Publication number
KR100420434B1
KR100420434B1 KR10-1999-0065939A KR19990065939A KR100420434B1 KR 100420434 B1 KR100420434 B1 KR 100420434B1 KR 19990065939 A KR19990065939 A KR 19990065939A KR 100420434 B1 KR100420434 B1 KR 100420434B1
Authority
KR
South Korea
Prior art keywords
ground
circuit board
power ring
power
semiconductor package
Prior art date
Application number
KR10-1999-0065939A
Other languages
English (en)
Other versions
KR20010058589A (ko
Inventor
오정원
백경준
강성원
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR10-1999-0065939A priority Critical patent/KR100420434B1/ko
Publication of KR20010058589A publication Critical patent/KR20010058589A/ko
Application granted granted Critical
Publication of KR100420434B1 publication Critical patent/KR100420434B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

이 발명은 반도체패키지용 회로기판에 관한 것으로, 와이어 본딩 공정중 회로기판의 그라운드/파워링에 대한 본딩 위치를 정확하게 감지할 수 있고, 또한 회로기판의 자동 센터링이 가능하도록, 수지층을 기본층으로 그 표면의 중앙부분에 형성된 칩탑재부과; 상기 칩탑재부의 외주연에 일정 거리 이격되어 형성된 그라운드/파워링과; 상기 그라운드/파워링의 외주연에 일정 거리 이격되어 형성되며, 본드핑거를 포함하는 다수의 회로패턴으로 이루어진 반도체패키지용 회로기판에 있어서, 상기 그라운드/파워링의 표면에는 다수의 그라운드/파워 본딩 영역이 일정 거리 이격된 채 외측으로 오픈되도록 커버코트로 코팅된 것을 특징으로 함.

Description

반도체패키지용 회로기판{Circuit board for semiconductor package}
본 발명은 반도체패키지용 회로기판에 관한 것으로, 더욱 상세하게 설명하면 와이어 본딩 공정중 회로기판의 그라운드/파워링에 대한 본딩 위치를 정확하게 감지할 수 있고, 또한 회로기판의 자동 센터링(Auto Centering)이 용이한 반도체패키지용 회로기판에 관한 것이다.
통상적으로 반도체패키지용 회로기판은 반도체칩을 탑재하여 그 반도체칩의 전기적 신호를 마더보드로 또는 마더보드의 전기적 신호를 상기 반도체칩으로 전달해 줌은 물론, 상기 반도체칩 등이 마더보드 상에서 안전하게 지지 및 고정되도록 하는 역할을 한다. 이러한 회로기판은 통상 인쇄회로기판(Printed circuit board ), 써킷필름(Circuit Film), 써킷테이프(Circuit Tape) 등 여러 종류가 있으며, 수지층을 기본층으로 하여 그 표면에 미세한 도전성 회로패턴이 복잡하게 형성되어 있다.
이러한 종래의 회로기판(10')을 도1a에 도시하였으며, 여기서는 그 평면적인 구조만을 설명하기로 한다.
도시된 바와 같이 중앙부에 반도체칩이 탑재될 수 있도록 소정 공간을 갖는 칩탑재부(2)가 형성되어 있고, 상기 칩탑재부(2) 외주연으로는 그라운드/파워링(4)이 일정 거리 이격된 채 형성되어 있다. 즉, 상기 복수의 그라운드/파워링(4)중 어느 하나는 그라운드용이고, 다른 하나는 파워용이다. 상기 그라운드/파워링(4)의 외주연으로 다수의 신호용 회로패턴(8)이 형성되어 있으며, 이 회로패턴(8)의 단부에는 차후 반도체칩과 도전성와이어에 의해 본딩되는 본드핑거(9)가 형성되어 있다.
여기서, 상기 회로기판(10')의 상부 표면 대부분은 통상 그 표면을 외부 환경으로부터 보호하기 위해 고분자 수지인 커버코트(11)가 코팅되어 있다. 한편, 상기 그라운드/파워링(4) 전체 그리고 본드핑거(9)는 차후 반도체칩과 도전성와이어로 본딩되는 영역이기 때문에 상기 커버코트(11)가 코팅되지 않고 외측으로 오픈된 상태이다.
도1b는 종래 회로기판(10')에 반도체칩(20)이 탑재되어 그 반도체칩(20)과 그라운드/파워링(4) 및 본드핑거(9)가 와이어(24)로 본딩된 상태를 도시한 부분 평면도이다.
반도체칩(20)에는 많은 수의 그라운드, 파워 및 신호용 입출력패드(22)가 형성되어 있으며, 이 각각의 입출력패드(22)는 그것에 대응되는 그라운드/파워링(4) 및 본드핑거(9)와 도전성와이어(24)로 연결된다.
한편, 이러한 와이어 본딩 공정은 통상 와이어 본더(Wire Bonder)에 장착된 PRS(Pattern Recognition system) 장치, VLL(Video Leaded Location) 장치 등을 이용하여 회로기판의 위치는 물론, 반도체칩, 그라운드/파워링 및 본드핑거의 본딩 위치를 감지하면서 수행하게 된다.
즉, 상기 PRS 장치로서는 반도체칩, 그라운드/파워링 및 본드핑거 등에 대한 정확한 위치 정보를 얻고, 또한 VLL 장치를 통하여는 상기 본딩 위치에 대한 오차를 확인하면서 와이어 본딩 작업을 하게 된다.
여기서, 상기 반도체칩의 각 입출력패드와 본드핑거는 극소 면적(그라운드/파워링의 면적과 대비하여 볼 때)을 가지기 때문에, 상기 PRS 장치나 VLL 장치에 의해 그 위치가 비교적 정확히 감지되고 또한 오차 확인 및 수정이 정확히 이루어져 결국, 와이어 본딩이 용이하게 실시된다.
그러나, 상기 그라운드/파워링은 상기 입출력패드나 본드핑거와 대비하여 볼 때 그 면적이 큼으로서 기준 위치를 정확히 감지하고 또한 오차를 확인 및 수정하기가 대단히 어렵다. 즉, 상기 PRS 장치나 VLL 장치가 상기 그라운드/파워링의 어느 영역에 본딩해야 하는 지를 정확히 인식하지 못하게 되는 단점이 있다.
실제로 상기 반도체칩의 입출력패드중에서 그라운드용이나 파워용의 입출력패드는 그 개수가 신호용 입출력패드 만큼이나 많다. 따라서, 많은 수의 와이어가 상기 그라운드/파워링에 본딩되는데, 상기 그라운드/파워링은 상기 본드핑거와 같이 일정영역으로 제한된 면적을 갖지 않고 연속된 면적을 갖는 사각링 형태를 함으로써 PRS 장치나 VLL 장치가 오동작하여 본딩된 위치에 더블 본딩하거나 또는 본드핑거에 본딩되는 와이어와 쇼트되거나, 그 본딩 간격이 일정치 않고 불규칙적으로 수행되어 결국 와이어 본딩 페일(Fail)을 유발하게 된다.
또한, 상기와 같은 구조의 그라운드/파워링 구조로 인해 PRS 장치 및 VLL 장치가 상기 회로기판의 자동 센터링(회로기판의 중앙 영역을 기준 위치로하여 와이어본더의 상대적 위치를 정하는 작업) 작업을 정확히 수행하지 못하게 된다. 따라서, 작업자가 일일이 수작업으로 센터링을 하게 되어, 시간과 인력면에서 많은 로스(Loss)가 발생하는 단점이 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 와이어 본딩 공정중 회로기판의 그라운드/파워링에 대한 본딩 위치를 정확하게 감지할 수 있고, 또한 회로기판의 자동 센터링이 용이한 반도체패키지용 회로기판을 제공하는데 있다.
도1a는 종래의 회로기판을 도시한 평면도이고, 도1b는 그 회로기판에 반도체칩이 탑재되어 와이어 본딩된 상태를 도시한 부분 평면도이다.
도2a는 본 발명에 의한 회로기판을 도시한 평면도이고, 도2b는 그 회로기판에 반도체칩이 탑재되어 와이어 본딩된 상태를 도시한 부분 평면도이다.
- 도면중 주요 부호에 대한 설명 -
10; 본 발명에 의한 반도체패키지용 회로기판
2; 칩탑재부 4; 그라운드/파워링
6; 파워/그라운드 본딩 영역 8; 회로패턴
9; 본드핑거 11; 커버코트
20; 반도체칩 22; 입출력패드
24; 도전성와이어
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지용 회로기판은 수지층을 기본층으로 그 표면의 중앙부분에 형성된 칩탑재부과; 상기 칩탑재부의 외주연에 일정 거리 이격되어 형성된 그라운드/파워링과; 상기 그라운드/파워링의 외주연에 일정 거리 이격되어 형성되며, 본드핑거를 포함하는 다수의 회로패턴으로 이루어진 반도체패키지용 회로기판에 있어서, 상기 그라운드/파워링의 표면에는 커버코트가 코팅되어 있되, 다수의 오픈 영역이 형성된 것을 특징으로 한다.
여기서, 상기 오픈영역은 상기 본드핑거와 같은 모양으로 형성함이 바람직하다.
상기와 같이 하여 본 발명에 의한 반도체패키지용 회로기판에 의하면, 그라운드/파워링을 커버코트로 코팅하되, 소정 넓이를 가지며 상기 커버코트 외측으로 오픈되는 다수의 오픈 영역(이하, '그라운드/파워 본딩 영역'으로 칭함)을 형성함으로써 PRS 장치 및 VLL 장치 등이 상기 본드핑거뿐만 아니라, 그라운드/파워 본딩 영역의 위치 감지를 정확하게 할 수 있는 장점이 있다.
따라서, 자동 센터링이 가능하게 되며, 이에 따라 시간 및 인력 로스(Loss)를 제거할 수 있게 된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2a는 본 발명에 의한 회로기판(10)을 도시한 평면도이다.
도시된 바와 같이 중앙부에 반도체칩(20)이 탑재될 수 있도록 소정 공간을 갖는 칩탑재부(2)가 형성되어 있고, 상기 칩탑재부(2) 외주연으로는 그라운드/파워링(4)이 일정 거리 이격된 채 형성되어 있다. 상기 그라운드/파워링(4)의 외주연으로 다수의 신호용 회로패턴(8)이 형성되어 있으며, 이 회로패턴(8)의 단부에는 차후 반도체칩(20)과 도전성와이어(24)로 본딩되는 본드핑거(9)가 형성되어 있다.
여기서, 상기 회로기판(10)의 상부 표면 대부분은 통상 그 표면을 외부 환경으로부터 보호하기 위해 고분자 수지인 커버코트(11)가 코팅되어 있다. 즉, 본드핑거(9)를 제외한 회로패턴(8) 전체, 그라운드/파워 본딩 영역(6)을 제외한 그라운드/파워링(4) 전체가 커버코트(11)로 코팅되어 있다.
상기 그라운드/파워 본딩 영역(6)은 대략 사각형, 원형 등의 형상을 가지며 커버코트(11) 외측으로 오픈되어 있다. 상기 그라운드/파워 본딩 영역(6)의 개수는 반도체칩(20)에 구비된 그라운드/파워용의 입출력패드(22) 개수 이상이 되도록 형성함이 바람직하다.
또한, 상기 그라운드/파워 본딩 영역(6)은 그 넓이 또는 폭이 대략 본드핑거(9)와 유사한 넓이 또는 폭을 갖도록 형성함이 바람직하지만 이를 한정하는 것은 아니다.
더불어, 도전성와이어(24)와의 양호한 본딩을 위해 금(Au) 또는 은(Ag)을 상기 그라운드/파워 본딩 영역(6)에 도금함이 바람직하다.
이와 같이 한정된 넓이를 갖는 그라운드/파워 본딩 영역(6)이 다수개 형성됨으로써 결국 와이어 본더의 PRS 장치 또는 VLL 장치 등이 그 본딩 영역을 정확히 감지하게 되며, 또한 자동 센터링이 가능하게 된다.
이러한 구조의 회로기판(10)에 반도체칩(20)이 탑재되고 와이어 본딩된 상태가 도2b에 도시되어 있다.
반도체칩(20)의 각 입출력패드(22)는 그 용도에 따라 회로패턴(8)의 본드핑거(9) 또는 그라운드/파워 본딩 영역(6)에 각각 본딩된다. 즉, 종래에는 그라운드/파워링(4)의 임의의 위치에 도전성와이어(24)가 본딩되었지만, 본 발명에서는 일정 넓이를 갖는 그라운드/파워 본딩 영역(6)에만 도전성와이어(24)가 본딩되어 있다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
상기와 같이 하여 본 발명에 의한 반도체패키지용 회로기판에 의하면, 그라운드/파워링을 커버코트로 코팅하되, 소정 넓이를 가지며 상기 커버코트 외측으로 오픈되는 다수의 그라운드/파워 본딩 영역을 형성함으로써 PRS 장치 및 VLL 장치 등이 상기 본드핑거뿐만 아니라, 그라운드/파워 본딩 영역의 위치를 정확히 감지할 수 있는 효과가 있다.
또한, 와이어 본더의 자동 센터링이 가능하며, 이에 따라 시간 및 인력 로스를 최소화시킬 수 있는 효과가 있다.

Claims (2)

  1. (정정) 수지층을 기본층으로 그 표면의 중앙부분에 형성된 칩탑재부, 상기 칩탑재부의 외주연에 일정 거리 이격되어 형성된 그라운드/파워링, 및 상기 그라운드/파워링의 외주연에 일정 거리 이격되어 형성되며, 본드핑거를 포함하는 다수의 회로패턴으로 이루어진 반도체패키지용 회로기판에 있어서,
    상기 그라운드/파워링의 표면에는 커버코트가 코팅되어 있되, 상기 커버코트에는 상기 그라운드/파워링이 대략 본드핑거와 같은 모양으로 노출될 수 있도록, 다수의 오픈 영역이 더 형성된 것을 특징으로 하는 반도체패키지용 회로기판.
  2. (삭제)
KR10-1999-0065939A 1999-12-30 1999-12-30 반도체패키지용 회로기판 KR100420434B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0065939A KR100420434B1 (ko) 1999-12-30 1999-12-30 반도체패키지용 회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0065939A KR100420434B1 (ko) 1999-12-30 1999-12-30 반도체패키지용 회로기판

Publications (2)

Publication Number Publication Date
KR20010058589A KR20010058589A (ko) 2001-07-06
KR100420434B1 true KR100420434B1 (ko) 2004-03-03

Family

ID=19633094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0065939A KR100420434B1 (ko) 1999-12-30 1999-12-30 반도체패키지용 회로기판

Country Status (1)

Country Link
KR (1) KR100420434B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101703813B1 (ko) * 2015-02-10 2017-02-07 박영란 짝태 및 그의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260585A (ja) * 1993-03-08 1994-09-16 Hitachi Cable Ltd 複合リードフレーム
US5528083A (en) * 1994-10-04 1996-06-18 Sun Microsystems, Inc. Thin film chip capacitor for electrical noise reduction in integrated circuits
KR19980083358A (ko) * 1997-05-13 1998-12-05 황인길 반도체패키지의 pcb

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260585A (ja) * 1993-03-08 1994-09-16 Hitachi Cable Ltd 複合リードフレーム
US5528083A (en) * 1994-10-04 1996-06-18 Sun Microsystems, Inc. Thin film chip capacitor for electrical noise reduction in integrated circuits
KR19980083358A (ko) * 1997-05-13 1998-12-05 황인길 반도체패키지의 pcb

Also Published As

Publication number Publication date
KR20010058589A (ko) 2001-07-06

Similar Documents

Publication Publication Date Title
US6987312B2 (en) Semiconductor device with sensor and/or actuator surface and method for producing it
US6646316B2 (en) Package structure of an image sensor and packaging
US5418566A (en) Compact imaging apparatus for electronic endoscope with improved optical characteristics
US7855895B2 (en) Universal PCB and smart card using the same
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
KR19990029973A (ko) 집적 회로 반도체 칩과 유도 코일을 포함하는단일면 패키지 및 그 제조방법
KR100454833B1 (ko) 반도체 장치의 패키지
US20070194339A1 (en) Optical data communication module
KR100420434B1 (ko) 반도체패키지용 회로기판
US6555923B2 (en) Semiconductor chip having pads with plural junctions for different assembly methods
USH1267H (en) Integrated circuit and lead frame assembly
JPH06203225A (ja) メモリ装置
KR20080000879A (ko) 비지에이 반도체 칩 패키지 및 이의 검사 방법
KR100374630B1 (ko) 반도체 장치용 소켓과 인쇄 회로 기판 및 테스트 방법
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
US6313413B1 (en) Wire structure of substrate for layout detection
US6882037B2 (en) Die paddle for receiving an integrated circuit die in a plastic substrate
US7193282B2 (en) Contact sensor package
JPH07297348A (ja) 半導体装置およびその製造に用いるリードフレームならびに半導体装置の製造方法
KR100378093B1 (ko) 반도체 패키지용 회로기판 및 이를 이용한 불량 회로기판의 감지방법
US20010051383A1 (en) Method for identifying defective elements in array molding of semiconductor packaging
JPH0770856B2 (ja) 混成集積回路基板の位置検出方法
JPH075227A (ja) テープキャリアパッケージ
EP0475370A2 (en) Compact imaging apparatus for electronic endoscope with improved optical characteristics
KR20210071561A (ko) 지문센서 패키지

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130208

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140211

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150209

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170209

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180207

Year of fee payment: 15