JPS59178757A - リ−ドフレ−ム - Google Patents

リ−ドフレ−ム

Info

Publication number
JPS59178757A
JPS59178757A JP58053375A JP5337583A JPS59178757A JP S59178757 A JPS59178757 A JP S59178757A JP 58053375 A JP58053375 A JP 58053375A JP 5337583 A JP5337583 A JP 5337583A JP S59178757 A JPS59178757 A JP S59178757A
Authority
JP
Japan
Prior art keywords
lead
lead frame
mark
leads
tip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58053375A
Other languages
English (en)
Inventor
Toshizo Kawaguchi
川口　敏三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP58053375A priority Critical patent/JPS59178757A/ja
Publication of JPS59178757A publication Critical patent/JPS59178757A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の技術分野 本発明はリードフレームに関し、特に識別可能なインナ
ーリードを有するリードフレームに関する。
（２）技術の背景 半導体装置や集積回路装置に用いられるリードフレーム
は、素子またはチップ取（＝Ｊ部の周囲にあって電気的
導通をとるためのワイヤホンディングが行える様にリー
ドの先端が近接配置された形状となっており、このリー
ドフレームとチップを組み込んで素子とリードの先端部
をＡ１細線やＡｕ合金細線（２０〜３０μ程度）などで
必要なワイートボンディングを行い、半導体装置や集積
回路装置として組立てられる。
そしてワイヤボンディングに於いて同種のものを大量に
能率よく製造する場合に素子と、リードフレームのリー
ドとのワイヤボンディングは配線の順序に従って素子の
周囲を周回して順次配線する方法が一般的に行なわれ、
一定の基準リートを識別してここから配線が始められる
。しかしり−トフレームにあってはり一ド先端部付近に
類似形状のリードがある場合や更に密集してリードが配
置されている場合には基準リードの識別が困難で能率を
低下させたり識別をまちがえたりするので最近の自動化
などにあっては特に光学的にも識別が可能なり一トフレ
ーム形状が要望され２種々の考案かなされている。
（３）従来技術と問題点 従来技術においてリードフレームのインナーリードの基
準となるリードのインナーリード先端部付近における形
状を、他のり一トと異なる形状としたりもしくはくぼみ
などのマーキングを施こしたりしたもの（この様なリー
ドに最初にホンディングを行うのでインデックス又はタ
ーゲットピンなどと呼ばれる）を光学的な方法や映像と
して検出して識別する方法があり第１図はリードフレー
ムのインナリードの内の第１ピンをインデックスピンと
する場合に、そのインテックスピン１の先端に切りかき
２を設けたもので第２図はリートの先端部付近のリード
幅を他のものより大きくしたもので第３図はリードの先
端部付近にくほめ形状３を設けたものである。第１図の
様な場合きりかきの大きさが大きすぎればワイヤホンデ
ィングに必要な領域を確保する」二で不都合を生じ、小
さずぎれば、他のリードに少しまるみがある場合（例え
ば化学的なエツチング法でリードフレームを製作する場
合にまるみを帯びるご、とが多く、又他のり−１・にも
まるみを付ける場合にはこれができない）にＵ（ｆ実な
識別が困難となる不都合を生しる。
第２図はり一ド１陥を他のリードより幅広くして識別を
する方法であるが、リードフレームの精度と識別手段の
精度から差をばつきりさせるために。
かなり幅を大きくする必要がありリード間かくを保ち、
予乾のリードを集中さ−Ｕる上での困難が生じる。例え
ばリード間かくがせまい場合にその付近を広くしたリー
ドの幅に見合ってリードピッチを変えることも必要にな
るし、リードの先端部を平坦にコイミングをする場合な
どこの部分のリードの広かり方が一定せず大きくなりず
ぎたりしてお互いのり一トが接触する危険につながる。
第３図の場合はボンディング領域を考慮する必要がある
ことは第１図の場合と同様でそのくぼみ３の大きさや領
域が制限される。つまり、領域はボンディング領域を避
けるため少し離れたところに設けるため、識別をするた
めの光学的方法では。
広い範囲を識別の領域とする必要かある上に、更にくほ
みの大きさが大きいとリードの加工上、プレスの場合に
リードにひずみを与えて形状維持に゛不都合を生しるな
との困ツ「が生じ、又小さずぎると識別が能率よくでき
ないという不都合を生じる。
（４）発明の目的 本発明の目的は、半導体装置や集積回路装置の組立作業
にお６Ｊるワイヤボンディング工程でり一ドの識別が能
率よく確実に行うことのできるリードフレームを提供す
ることにある。
（５）発明の構成 本発明者は半導体装置あるいは集積回路装置の組立工程
におりるリードフレームへのワイヤホンディングｌをす
る際のリードの識別が能率よく確実に行えるリードフレ
ームにつき検討した結果。
リードの側面に識別用の突起を複数段りることによって
、識別を容易にできしかもとなりのり一トとの間かくを
一定に保つために幅方向の寸法を。
極力小さくしても識別可能とした。しかもこの識別用突
起は、インナーリードの先端付近で識別ができるように
インナーリードの先端部付近に設け。
確実に識別するために複数個の形状を１本のリードに対
して設けたリードフレームとしている。
（６）発明の実施例 第４図はリードフレームと半導体チ、ツブをワイヤポン
ドした内部リード付近を示す上面図で１本発明を説明す
る図である。
第４図のようにリードフレームと半導体チップ５を細線
６でワイヤホントするときに、最初にボンディングを行
う一定リード１から順にホンディングされていくがクー
ゲットとなるリード１に対し第５図に拡大して示す突起
４を設けた。第５図は第４図のターゲノ１−となるリー
ド先端部付近を示し本発明の詳細な説明する斜視図であ
る。図において１はクーケソＩ・となるリードで、リー
トの側面に３個の突出形状を設ｋＪた。隣接のリードは
通常のリードである。複数の突起即ち凹凸は。
通常のプレス加工で設置けることができ、リード１の肉
厚が０．２　ｍｍ　、幅が０．３　＋ａ＋ｉの場合突起
４の高さは０．１　ｍｍ程度にすればよい。
この様なリードの形状としておけば、隣接り一トとの形
状の違いでボンディング面方向から容易に識別が可能で
ある。従来技術との比較ではインナーリートの先端部付
近を切りかいたもの（第１図）やくぼみを設置げたもの
（第３図）にくらべて、ボンディング領域に関して全く
支障がない。
又第２図のリード幅を広げたターゲットのリードの場合
はリード幅だけで他のリードと識別するのでリード幅が
他とはっきりと区別できる程度まで大きくする必要があ
り電気的障害を考慮すれば他の部分のリード間ピッチよ
りこの部分のプツチを広くするなどの考慮や拡大して識
別する場合は視野を大きくしないと識別が困難である／
という不都合にたいして１本発明の実施例の形状ではリ
ード側面への突出形状であるためＴＶカメラ、顕微鏡で
容易に区別が可能で更に突出形状を小さくしても識別が
可能であり、リード幅がそれほど人きくならないのでリ
ードピッチ上高密度のリード配置にも通しているし、複
数の突出形状であるため拡大して識別する場合に視野も
ボンディングエリアだりで充分であるのでそれほど広く
なくてもよい。
又、第３図のくほみを設りたものの場合にはボンデイン
クの面と（ぼめの面が異なるので光学的な焦点が合わせ
にくい欠点かあるのに対して本発明の実施例の形状にお
いては同一面で焦点が一致することも可能である。上記
実施例における突起４の形状としては１種々適用できる
もので、他の実施例として第６図のようにインナリート
の先天部付近を平坦にコイニングするリードフレームに
おいて、第７図ａのように突出部をあらかしめ。
他の部分の板厚より薄くなるようにして形状を加工して
リードの先端部をコイニングＧこより平坦度をだすよう
に押しつぶしたとき突出部の形状が押しつふされない板
厚としておき１次に第７図すのように先端部をコイニン
グずれは、突出部の形状か押しつぶさないので、となり
のり一トとの間隔か突出部のためにせまくなるというこ
とがない。
一方第８図ａに示ずようにリート幅の広い場合のものを
コイニングする場合は他のり−１・よりも更に広いもの
となりやすいので（第８図ｂ）、となりとのリード間隔
を極端にせまくしてしまう危険かあり半導体装置として
ごれに起因する電気的障害か起こる危険がある。尚、第
９図ａ、ｂは普通のリードをコイニングする前後の断面
形状を示している。
更に７本発明のり−１・の側面に設ける突出形状は種々
あり１例えば第１０図、第１１図の形状も可能である。
（７）発明の効果 以」二詳述した通り本発明では、識別対象となるインナ
ーリードの先端位置においてその側面に凹凸部を設げた
のでボンディングエリアかせまくなることはなく、その
凹凸を識別すれば、他のり−ドとの判別が可能であり、
ホンディングエリア付近だけでできる。
更に凹凸の識別であるので、形状を小さくしても容易に
判別できるので、リード間隔を考慮して。
電気的障害がない密集リードとする場合に特に有効であ
る。
【図面の簡単な説明】
第１図乃至第３図はいずれも従来のターゲットリード識
別手段を備えたリードフレームのインナーの部分上面図
、第４図は本発明の実施例になるターゲットリード識別
手段を備えたリードフレームとチップとのワイヤボンデ
ィング状態を示す上面図、第５図は第４図の部分を拡大
して示す斜視図、第６図はコイニングインナーリード部
の斜視図、第７図ａ、ｂば本発明の他の実施例になるコ
イニング前後のターゲットリードの断面図１第８図と第
９図は従来リードに対するコイニング前後のターゲット
リートの断面図、第１０図および第１１図はいずれも本
発明の他の実施例６．二なる識別用凹凸部を設けたター
ゲノＩ・リートの斜視図を示す。 図中、■はターゲットリード、４は識別用の複数の突起
、５はチップ、６は細線を示す。 革１０　　　　　　斗２図　　　　　＄３凹＄４　図 孕　５　図 、宅１　　乙　　ｐｌ ヰ７ｍ　　　　隼ｑ口　　　　鉢８ｉ ｂ　　　　　　　　　　ｂ　　　　　　　　　　ｂ千　
ブｏ（ｚ３ 端−Ｉｆ　　ρＪ

Claims (1)

    【特許請求の範囲】
  1. インナーリードの側面にリード識別用凹凸部を設けたこ
    とを特徴とするリードフレーム。
JP58053375A 1983-03-29 1983-03-29 リ−ドフレ−ム Pending JPS59178757A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58053375A JPS59178757A (ja) 1983-03-29 1983-03-29 リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58053375A JPS59178757A (ja) 1983-03-29 1983-03-29 リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS59178757A true JPS59178757A (ja) 1984-10-11

Family

ID=12941066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58053375A Pending JPS59178757A (ja) 1983-03-29 1983-03-29 リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS59178757A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6224655A (ja) * 1985-07-24 1987-02-02 Toshiba Corp リ−ドフレ−ム
JPS62173750A (ja) * 1986-01-28 1987-07-30 Fujitsu Ltd 半導体装置
US5808355A (en) * 1995-06-05 1998-09-15 Samsung Aerospace Industries, Ltd. Lead frame of a semiconductor device and a method for designing it

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS516056U (ja) * 1974-07-01 1976-01-17

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS516056U (ja) * 1974-07-01 1976-01-17

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6224655A (ja) * 1985-07-24 1987-02-02 Toshiba Corp リ−ドフレ−ム
JPS62173750A (ja) * 1986-01-28 1987-07-30 Fujitsu Ltd 半導体装置
US5808355A (en) * 1995-06-05 1998-09-15 Samsung Aerospace Industries, Ltd. Lead frame of a semiconductor device and a method for designing it

Similar Documents

Publication Publication Date Title
US6501156B1 (en) Lead frame which includes a die pad, a support lead, and inner leads
US6013945A (en) Electronic module for data cards
CN100433339C (zh) 固体摄像器件及其制造方法
US6107676A (en) Leadframe and a method of manufacturing a semiconductor device by use of it
US6127206A (en) Semiconductor device substrate, lead frame, semiconductor device and method of making the same, circuit board, and electronic apparatus
JPS59178757A (ja) リ−ドフレ−ム
JP2004104153A (ja) 発光素子および半導体装置
JPH09232637A (ja) リードフレームおよび発光素子の製法
JPH05114680A (ja) リードフレームの製造方法
US5153707A (en) Film material for manufacturing film carriers having outer lead portions with inner and outer metallic layers
JPH03230556A (ja) 半導体装置用リードフレーム
JPH0427148A (ja) 半導体装置用リードフレーム
JP2803260B2 (ja) 半導体装置の製造方法
JPH0730043A (ja) 半導体装置及び半導体装置の製造方法
JPH0888317A (ja) 半導体装置及びその実装方法
JP3217459B2 (ja) 半導体チップ
JPH01287937A (ja) フィルムキャリアテープ
KR100378277B1 (ko) 반도체장치
JPH07302316A (ja) Ｉｃメモリカード
JPS6190452A (ja) 半導体装置用リ−ドフレ−ム
JPH0322448A (ja) Ｔａｂ方式半導体装置用リードフレーム
JPH03290937A (ja) バンプ付き金属リード及びその製造方法
JP2702328B2 (ja) ダイボンダーの半導体素子分離機構
JPH02280360A (ja) 半導体パッケージ
EP0599237A1 (en) Thin film magnetic head