JPS62173750A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62173750A
JPS62173750A JP61016306A JP1630686A JPS62173750A JP S62173750 A JPS62173750 A JP S62173750A JP 61016306 A JP61016306 A JP 61016306A JP 1630686 A JP1630686 A JP 1630686A JP S62173750 A JPS62173750 A JP S62173750A
Authority
JP
Japan
Prior art keywords
piece
lead
lead piece
semiconductor device
recognition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61016306A
Other languages
English (en)
Other versions
JP2538870B2 (ja
Inventor
Noriaki Shiba
柴　典章
Masato Suzuki
正人 鈴木
Yuko Nakajima
中島　雄幸
Yasuo Kikuchi
菊池　安男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61016306A priority Critical patent/JP2538870B2/ja
Publication of JPS62173750A publication Critical patent/JPS62173750A/ja
Application granted granted Critical
Publication of JP2538870B2 publication Critical patent/JP2538870B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　　要〕 樹脂封止型又はサーディツプ型のようなリードフレーム
を用いて組立てをなす半導体装置において、ワイヤボン
ディング時におけるリード片先端のボンディング位置の
自動認識のため、先端付近に位置認識用の斜面をなす段
差を設けることにより、従来の先端輪郭を認識する方法
に比べ、認識パターンのコントラストが一定となり、リ
ード表面の傷や低融点ガラスの被りによる誤認識を生じ
にくく、より確実に正確な位置認識が可能となるもので
ある。
〔産業上の利用分野〕
本発明は、樹脂封止型又はサーディツプ型のようなリー
ドフレームを用いて組立をなす半導体装置に関し、特に
組立て時におけるリード側のボン、ディング位置自動検
出を正確、且つ確実化するための改良に関する。
〔従来の技術〕
リードフレームを用いてなる半導体装置の一例として、
樹脂封止型の半導体装置の構造断面を第４図に示す。第
４図において、１は半導体装置、２は封止樹脂、３はス
テージ、４は半導体チップ、５はリード片、６はボンデ
ィングワイヤ、７はボンディングワイヤである。
斯種半導体装置は、周知のように一枚の金属薄片を打抜
き加工等によりリード片群を一体に支持した所謂リード
フレームの形に加工し、このり一ドフレームの状態でワ
イヤボンディング等の組立加工を行って作るものである
。ワイヤボンディング完了直後の組立体の例を第５図に
示す。第５図において第４図と同一記号は同一部分を示
す。この状態ではリード片群５や或いはステージ３を一
体に支持するための支持部材８．９が残存しており、全
体はフレーム部分１０に接続され、一体としてハンドリ
ング可能であるが、これら接続部は完成前に切落される
ものである。
ワイヤボンディングは、普通、省力化のため自動ワイヤ
ボンダにより自動作業で行われるが、チップ搭載位置精
度やフレーム１ｏのインデックス孔１１を用いた機械的
な粗位置合わせ精度に比較して、ボンディングすべき領
域は小さい。それ故、ＴＶカメラのような撮像手段とパ
ターンマツチングによるパターン認識処理装置とを利用
して、半導体テンプ４上のポンディング作業前７と、リ
ード片５先端部分のうち基準とすべきものを認識し、高
精度の位置検出を事前に行っている。
〔発明が解決しようとする問題点〕
従来技術におけるリード片群側の位置認識のための基準
パターンとしては、基準とすべきリード片５の先端（半
導体チップ周辺に近接する側の端）の輪郭パターンが用
いられている。そのため周囲の条件次第でリード片表面
と周囲とでの反射光強度の差、つまりコントラストが変
化することとなり、誤認識や認識不能を生じることがあ
る。リード片表面の傷等の表面状態によってもコントラ
ストが大きく影響される。更に、サーディンプ型半導体
装置では、ボンディング作業前にリード片群は低融点ガ
ラス層を表面に持つ容器基台に接着されるがリード片先
端の周縁において低融点ガラスの被りを生じてしまうと
輪郭パターンの認識は著しく困難である。これらの原因
により、従来技術においては基準とするリード片先端の
位置認識が不正確となることがあり、ボンディング位置
不良による不良品を発生する不都合を生じる問題があっ
た。
本発明は、以上の問題を解決し、位置基準とするリード
片先端の位置認識をより確実にすることを可能にする手
段を提供することを目的とする。
〔問題点を解決するための手段〕
上記目的達成のため、本発明においては、位置１２１と
すべきリード片の半導体装ノブ周辺に近接する側の一端
付近に、位置認識用の斜面を形成する段差を設けたもの
である。
４乍　　用〕 本発明では、リード片側の位置認識用パターンが、リー
ド片上面に対し成る角度をなす斜面で構成されるので、
周囲の状態に依存せずに良好なコントラストが得られ、
またリード片先端周縁部への低融点ガラスの被りなどに
よる影響を受けるとこもなく、確実な認識が可能である
ことがら、ボンデインク位置不良を生じ難いものである
。
〔実施例〕
第１図は本発明実施例の半導体装置の組立途中（ボンデ
ィング完了直後）の組立体上面を示す図であって、第５
図の状態に対応し、第５図と同記号は同一部分を示す。
本実施例の装置が第５図従来例と異なるのは、位置認識
基準とすべき２本のリード片５の先端付近に、位置認識
用の斜面１２を形成する段差が設けられていることであ
る。
この基準リード片５の先端部の拡大平面及び断面を第２
図（ａｌ及び（ｂ＋にそれぞれ示す。Ｂはワイヤを取付
けるべきボンディング領域を示す。リード片５の厚みは
先端部以外で、例えば０．２５ｍｍであり、段差部は例
えば４５°の斜面をなし、０．０５＋ｕの段差が形成さ
れたものである。かかる段差は周知のコイニング加工で
簡単に形成可能である。この場合、第３図は、リード片
５先端の位置認識用斜面１２を撮像装置２０により認識
する工程を模式的に示す図である。２１は照明系を示す
。この例のように、はぼ垂直上方より照明を行った場合
には、リード片５上面の水平面では撮像装置２０への強
い反射光を生じるのに対し、斜面１２では逼影像装置２
０へ向う反射光を殆んど生じない。従って、撮像装置２
０では、斜面１２部分が暗く、他のりの帯状パターンを
パターンマツチングによる認識処理装置（図示省略）に
て認識すれば、位置検出を行えるものである。この後は
、従来例と同様、所定位置に自動ワイヤボンディングが
行われる。
上記の位置認識工程においては、認識すべきパターンは
リード片５上に形成されていて、周囲の４下地の反射率
が変化しても何ら影響はない。リード片５の先端部輪郭
パターンも利用する必要はなく、外縁部に低融点ガラス
が一部被ったりしても、位置認識に支障を生じない。更
に良好なコントラストを常に確保できるので、リード片
上面に多少傷がついて反射率の増減が多少あっても格別
の支障はない。
照明は第３図の場合と反対に、斜面１２から最強の反射
光が鳥像装置２０に到達するような角度で斜め照明して
もよい。
第１図の組立工程後、更に樹脂モールド工程を施せば、
第４図の従来例と同様の完成構造断面の装置が得られる
ことは従来と同様である。
〔発明の効果〕
本発明によれば、リード片先端付近に位置認識用の斜面
をなす段差を設けたことにより、リード片の自動位置認
識が確実、正確となり、ボンディング位置不良の少ない
半導体装置が実現されるものである。
【図面の簡単な説明】
第１図は本発明実施例の半導体装置の組立途中の状態を
示す図、第２図（ａ）、　（ｂｌは本発明実施例のリー
ド片の拡大平面図及び断面図、第３図は本発明実施例の
説明図、第４図は従来例の半導体装置の断面図、第５図
は従来例装置の組立途中状態を示す図である。 ４　・・・−半導体チップ ５　・・・・・リード片 ６−・・・−ボンディングワイヤ １２−・・・位置認識用斜面 本会Ｂ珂実施イ勿１０半香イ本墾見」 の剰１在遼中のＡＸき、友元１巳 ７本　１　掲 算２図 不発明実施４にＩ、？ｉべ１認、識・ １罐を憚式的１−．示１図 字　３　乏 茎４２ 姐ｆＬ／１本を示１皇 寥５　ａ

Claims (1)

    【特許請求の範囲】
  1. 半導体チップと、該半導体チップの周辺に近接して一端
    が配置されたリード片と、該半導体チップと該リード片
    との間を相互接続するボンディングワイヤとを具備し、
    該リード片の前記一端付近に位置認識用の斜面を形成す
    る段差が設けられたことを特徴とする半導体装置。
JP61016306A 1986-01-28 1986-01-28 半導体装置 Expired - Lifetime JP2538870B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61016306A JP2538870B2 (ja) 1986-01-28 1986-01-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61016306A JP2538870B2 (ja) 1986-01-28 1986-01-28 半導体装置

Publications (2)

Publication Number Publication Date
JPS62173750A true JPS62173750A (ja) 1987-07-30
JP2538870B2 JP2538870B2 (ja) 1996-10-02

Family

ID=11912851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61016306A Expired - Lifetime JP2538870B2 (ja) 1986-01-28 1986-01-28 半導体装置

Country Status (1)

Country Link
JP (1) JP2538870B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2799051A1 (fr) * 1999-08-21 2001-03-30 Bosch Gmbh Robert Composant avec un repere a reconnaissance optique

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5226877U (ja) * 1975-08-14 1977-02-24
JPS5472961A (en) * 1977-11-24 1979-06-11 Hitachi Ltd Semiconductor device
JPS5624960A (en) * 1979-08-07 1981-03-10 Nec Kyushu Ltd Lead frame for semiconductor device
JPS59178757A (ja) * 1983-03-29 1984-10-11 Shinko Electric Ind Co Ltd リ−ドフレ−ム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5226877U (ja) * 1975-08-14 1977-02-24
JPS5472961A (en) * 1977-11-24 1979-06-11 Hitachi Ltd Semiconductor device
JPS5624960A (en) * 1979-08-07 1981-03-10 Nec Kyushu Ltd Lead frame for semiconductor device
JPS59178757A (ja) * 1983-03-29 1984-10-11 Shinko Electric Ind Co Ltd リ−ドフレ−ム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2799051A1 (fr) * 1999-08-21 2001-03-30 Bosch Gmbh Robert Composant avec un repere a reconnaissance optique

Also Published As

Publication number Publication date
JP2538870B2 (ja) 1996-10-02

Similar Documents

Publication Publication Date Title
JP2510545B2 (ja) 製品を検査する方法と装置
JPS62173750A (ja) 半導体装置
JP2620723B2 (ja) 半導体装置の製造方法
KR950004592B1 (ko) 접합부의 검사 방법
JPH0730043A (ja) 半導体装置及び半導体装置の製造方法
JPH03104252A (ja) テープキャリアの製造方法
JPH03129862A (ja) ガラス封止型半導体装置
JP2682581B2 (ja) ボンディングワイヤの形状検査方法
KR940006188Y1 (ko) 반도체 장치용 리드 프레임
JP3084744B2 (ja) 半田付状態の外観検査方法
JPS61234555A (ja) 半導体装置
JPS62126658A (ja) 透明樹脂封止半導体装置
JP3414821B2 (ja) 半導体製品のボンディング検査方法およびその装置
JP2572461Y2 (ja) サーディップタイプ固体撮像素子のインナーリード形状
JP2002134552A (ja) 半導体装置
JPH05102276A (ja) 半導体装置
JPS63296232A (ja) ワイヤボンデイング方法
JPS5834947A (ja) ガラス封止型ｉｃ容器
JPH05206197A (ja) ワイヤボンデイング部中心位置検出方法
JPH03104106A (ja) チップ部品の電極構造
JPH01305547A (ja) 光半導体装置の製造方法
JPH09260625A (ja) 光学素子の位置決め方法
JPH03173153A (ja) 半導体集積回路装置
JPH09134995A (ja) リードフレーム
JPH1137729A (ja) 電子部品の成形端子の画像検査方法及びチップ型電子部品