JP2538870B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2538870B2 JP2538870B2 JP61016306A JP1630686A JP2538870B2 JP 2538870 B2 JP2538870 B2 JP 2538870B2 JP 61016306 A JP61016306 A JP 61016306A JP 1630686 A JP1630686 A JP 1630686A JP 2538870 B2 JP2538870 B2 JP 2538870B2
- Authority
- JP
- Japan
- Prior art keywords
- lead piece
- lead
- semiconductor device
- bonding
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔概要〕 樹脂封止型又はサーディップ型のようなリードフレー
ムを用いて組立てをなす半導体装置において、ワイヤボ
ンディング時におけるリード片先端のボンディング位置
の自動認識のため、先端付近に位置認識用の斜面をなす
段差を設けることにより、従来の先端輪郭を認識する方
法に比べ、認識パターンのコントラストが一定となり、
リード表面の傷や低融点ガラスの被りによる誤認識を生
じにくく、より確実に正確な位置認識が可能となるもの
である。
ムを用いて組立てをなす半導体装置において、ワイヤボ
ンディング時におけるリード片先端のボンディング位置
の自動認識のため、先端付近に位置認識用の斜面をなす
段差を設けることにより、従来の先端輪郭を認識する方
法に比べ、認識パターンのコントラストが一定となり、
リード表面の傷や低融点ガラスの被りによる誤認識を生
じにくく、より確実に正確な位置認識が可能となるもの
である。
本発明は，樹脂封止型又はサーディップ型のようなリ
ードフレームを用いて組立をなす半導体装置に関し、特
に組立て時におけるリード側のボンディング位置自動検
出を正確、且つ確実化するための改良に関する。
ードフレームを用いて組立をなす半導体装置に関し、特
に組立て時におけるリード側のボンディング位置自動検
出を正確、且つ確実化するための改良に関する。
リードフレームを用いてなる半導体装置の一例とし
て、樹脂封止型の半導体装置の構造断面を第４図に示
す。第４図において、１は半導体装置、２は封止樹脂、
３はステージ、４は半導体チップ、５はリード片、６は
ボンディングワイヤ、７はボンディングパッドである。
て、樹脂封止型の半導体装置の構造断面を第４図に示
す。第４図において、１は半導体装置、２は封止樹脂、
３はステージ、４は半導体チップ、５はリード片、６は
ボンディングワイヤ、７はボンディングパッドである。
各種半導体装置は、周知のように一枚の金属薄片を打
抜き加工等によりリード片群を一体に支持した所謂リー
ドフレームの形に加工し、このリードフレームの状態で
ワイヤボンディング等の組立加工を行って作るものであ
る。ワイヤボンディング完了直後の組立体の例を第５図
に示す。第５図において第４図と同一記号は同一部分を
示す。この状態ではリード片群５や或いはステージ３を
一体に支持するための支持部材8,9が残存しており、全
体はフレーム部分10に接続され、一体としてハンドリン
グ可能であるが、これら接続部は完成前に切落されるも
のである。
抜き加工等によりリード片群を一体に支持した所謂リー
ドフレームの形に加工し、このリードフレームの状態で
ワイヤボンディング等の組立加工を行って作るものであ
る。ワイヤボンディング完了直後の組立体の例を第５図
に示す。第５図において第４図と同一記号は同一部分を
示す。この状態ではリード片群５や或いはステージ３を
一体に支持するための支持部材8,9が残存しており、全
体はフレーム部分10に接続され、一体としてハンドリン
グ可能であるが、これら接続部は完成前に切落されるも
のである。
ワイヤボンディングは、普通、省力化のため自動ワイ
ヤボンダにより自動作業で行われるが、チップ搭載位置
精度やフレーム10のインデックス孔11を用いた機械的な
粗位置合わせ精度に比較して、ボンディングすべき領域
は小さい。それ故、TVカメラのような撮像手段とパター
ンマッチングによるパターン認識処理装置とを利用し
て、半導体チップ４上のボンディングパッド７と、リー
ド片５先端部分のうち基準とすべきものを確認し、高精
度の位置検出を事前に行っている。
ヤボンダにより自動作業で行われるが、チップ搭載位置
精度やフレーム10のインデックス孔11を用いた機械的な
粗位置合わせ精度に比較して、ボンディングすべき領域
は小さい。それ故、TVカメラのような撮像手段とパター
ンマッチングによるパターン認識処理装置とを利用し
て、半導体チップ４上のボンディングパッド７と、リー
ド片５先端部分のうち基準とすべきものを確認し、高精
度の位置検出を事前に行っている。
従来技術におけるリード片群側の位置認識のための基
準パターンとしては、基準とすべきリード片５の先端
（半導体チップ周辺に近接する側の端）の輪郭パターン
が用いられている。そのため周囲の条件次第でリード片
表面と周囲とでの反射光強度の差、つまりコントラスト
が変化することとなり、誤認識や認識不能を生じること
がある。リード片表面の傷等の表面状態によってもコン
トラストが大きく影響される。更に、サーディップ型半
導体装置では、ボンディング作業前にリード片群は低融
点ガラス層を表面に持つ容器基台に接着されるがリード
片先端の周縁において低融点ガラスの被りを生じてしま
うと輪郭パターンの認識は著しく困難である。これらの
原因により、従来技術においては基準とするリード片先
端の位置認識が不正確となることがあり、ボンディング
位置不良による不良品を発生する不都合を生じる問題が
あった。
準パターンとしては、基準とすべきリード片５の先端
（半導体チップ周辺に近接する側の端）の輪郭パターン
が用いられている。そのため周囲の条件次第でリード片
表面と周囲とでの反射光強度の差、つまりコントラスト
が変化することとなり、誤認識や認識不能を生じること
がある。リード片表面の傷等の表面状態によってもコン
トラストが大きく影響される。更に、サーディップ型半
導体装置では、ボンディング作業前にリード片群は低融
点ガラス層を表面に持つ容器基台に接着されるがリード
片先端の周縁において低融点ガラスの被りを生じてしま
うと輪郭パターンの認識は著しく困難である。これらの
原因により、従来技術においては基準とするリード片先
端の位置認識が不正確となることがあり、ボンディング
位置不良による不良品を発生する不都合を生じる問題が
あった。
本発明は、以上の問題を解決し、位置基準とするリー
ド片先端の位置認識をより確実にすることを可能にする
手段を提供することを目的とする。
ド片先端の位置認識をより確実にすることを可能にする
手段を提供することを目的とする。
上記課題は、半導体チップと、該半導体チップの周辺
に一端が近接して配置されたリード片と、該半導体チッ
プと該リード片との間を相互接続するボンディングワイ
ヤとを有する半導体装置において、前記リード片の少な
くとも２本に、前記一端近傍の上面とボンディング領域
Ｂを結んだ下り勾配の面が設けられ、前記下り勾配の面
が、一方向から光を照射して反射光を一方向または他方
向から観察したとき、明または暗の帯状パターンとして
認識可能な角度と幅を有するものであるように構成され
た半導体装置によって解決される。
に一端が近接して配置されたリード片と、該半導体チッ
プと該リード片との間を相互接続するボンディングワイ
ヤとを有する半導体装置において、前記リード片の少な
くとも２本に、前記一端近傍の上面とボンディング領域
Ｂを結んだ下り勾配の面が設けられ、前記下り勾配の面
が、一方向から光を照射して反射光を一方向または他方
向から観察したとき、明または暗の帯状パターンとして
認識可能な角度と幅を有するものであるように構成され
た半導体装置によって解決される。
本発明では、リード片側の位置認識用パターンが、リ
ード片上面に対し或る角度をなす斜面で構成されるの
で、周囲の状態に依存せずに良好なコントラストが得ら
れ、またリード片先端周縁部への低融点ガラスの被りな
どによる影響を受けることもなく、確実な認識が可能で
あることから、ボンディング位置不良の生じ難いもので
ある。
ード片上面に対し或る角度をなす斜面で構成されるの
で、周囲の状態に依存せずに良好なコントラストが得ら
れ、またリード片先端周縁部への低融点ガラスの被りな
どによる影響を受けることもなく、確実な認識が可能で
あることから、ボンディング位置不良の生じ難いもので
ある。
第１図は本発明実施例の半導体装置の組立途中（ボン
ディング完了直後）の組立体上面を示す図であって、第
５図の状態に対応し、第５図と同符号は同一部分を示
す。本実施例の装置が第５図従来例と異なるのは、位置
認識基準とすべき少なくとも２本のリード片５の先端付
近に、位置認識用の下り勾配の面12が先端近傍の上面と
ボンディング領域Ｂを結んだ下り勾配になるように設け
られていることである。
ディング完了直後）の組立体上面を示す図であって、第
５図の状態に対応し、第５図と同符号は同一部分を示
す。本実施例の装置が第５図従来例と異なるのは、位置
認識基準とすべき少なくとも２本のリード片５の先端付
近に、位置認識用の下り勾配の面12が先端近傍の上面と
ボンディング領域Ｂを結んだ下り勾配になるように設け
られていることである。
この基準リード片５の先端部の拡大平面及び断面を第
２図（ａ）及び（ｂ）にそれぞれ示す。Ｂはワイヤ取付
けるべきボンディング領域を示す。リード片５の厚みは
先端部以外で、例えば0.25mmであり、段差部は例えば45
゜の斜面をなし、0.05mmの段差が形成されたものであ
る。かかる段差は周知のコイニング加工で簡単に形成可
能である。この場合、垂直上方よりリード片５先端を見
たときの斜面12は幅が約0.07mmの帯状に見えることにな
る。
２図（ａ）及び（ｂ）にそれぞれ示す。Ｂはワイヤ取付
けるべきボンディング領域を示す。リード片５の厚みは
先端部以外で、例えば0.25mmであり、段差部は例えば45
゜の斜面をなし、0.05mmの段差が形成されたものであ
る。かかる段差は周知のコイニング加工で簡単に形成可
能である。この場合、垂直上方よりリード片５先端を見
たときの斜面12は幅が約0.07mmの帯状に見えることにな
る。
第３図は、リード片５先端の位置認識用下り勾配の面
12を撮像装置20により認識する工程を模式的に示す図で
ある。21は照明系を示す。この例のように、ほぼ垂直上
方より照明を行った場合には、リード片５上面の水平面
では撮像装置20への強い反射光を生じるのに対し、下り
勾配の面12では撮像装置20へ向う反射光を殆んど生な
い。従って、撮像装置20では、下り勾配の面12部分が暗
く、他のリード片上面が明るい像が良好なコントラスト
で得られる。かくして、斜面12のなす幅、約0.07mmの帯
状パターンをパターンマッチングによる認識処理装置
（図示省略）にて認識すれば、位置検出を行えるもので
ある。この後は、従来側と同様、所定位置に自動ワイヤ
ボンディングが行われる。
12を撮像装置20により認識する工程を模式的に示す図で
ある。21は照明系を示す。この例のように、ほぼ垂直上
方より照明を行った場合には、リード片５上面の水平面
では撮像装置20への強い反射光を生じるのに対し、下り
勾配の面12では撮像装置20へ向う反射光を殆んど生な
い。従って、撮像装置20では、下り勾配の面12部分が暗
く、他のリード片上面が明るい像が良好なコントラスト
で得られる。かくして、斜面12のなす幅、約0.07mmの帯
状パターンをパターンマッチングによる認識処理装置
（図示省略）にて認識すれば、位置検出を行えるもので
ある。この後は、従来側と同様、所定位置に自動ワイヤ
ボンディングが行われる。
上記の位置認識工程においては、認識すべきパターン
はリード片５上に形成されていて、周囲の下地の反射率
が変化しても何ら影響はない。リード片５の先端部輪郭
パターンも利用もする必要はなく、外縁部に低融点ガラ
スが一部被ったりしても、位置認識に支障を生じない。
更に良好なコントラストを常に確保できるので、リード
片上面に多少傷がついて反射率の増減が多少あっても格
別の支障はない。
はリード片５上に形成されていて、周囲の下地の反射率
が変化しても何ら影響はない。リード片５の先端部輪郭
パターンも利用もする必要はなく、外縁部に低融点ガラ
スが一部被ったりしても、位置認識に支障を生じない。
更に良好なコントラストを常に確保できるので、リード
片上面に多少傷がついて反射率の増減が多少あっても格
別の支障はない。
照明は第３図の場合と反対に、下り勾配の面12から最
強の反射光が撮像装置20に到達するような角度で斜め照
明してもよい。
強の反射光が撮像装置20に到達するような角度で斜め照
明してもよい。
第１図の組立工程後、更に樹脂モールド工程を施せ
は、第４図の従来例と同様の完成構造断面の装置が得ら
れることは従来と同様である。
は、第４図の従来例と同様の完成構造断面の装置が得ら
れることは従来と同様である。
本発明によれば、リード片の先端近傍の上面とボンデ
ィング領域を結んだ下り勾配の面を設けたことにより、
リード片の自動位置認識が確実，正確となり、ボンディ
ング位置不良の少ない半導体装置が実現されるものであ
る。
ィング領域を結んだ下り勾配の面を設けたことにより、
リード片の自動位置認識が確実，正確となり、ボンディ
ング位置不良の少ない半導体装置が実現されるものであ
る。
第１図は本発明実施例の半導体装置の組立途中の状態を
示す図、第２図（ａ），（ｂ）は本発明実施例のリード
片の拡大平面図及び断面図、第３図は本発明実施例の説
明図、第４図は従来例の半導体装置の断面図、第５図は
従来例装置の組立途中状態を示す図である。 ４……半導体チップ ５……リード片 ６……ボンディングワイヤ 12……下り勾配の面
示す図、第２図（ａ），（ｂ）は本発明実施例のリード
片の拡大平面図及び断面図、第３図は本発明実施例の説
明図、第４図は従来例の半導体装置の断面図、第５図は
従来例装置の組立途中状態を示す図である。 ４……半導体チップ ５……リード片 ６……ボンディングワイヤ 12……下り勾配の面
フロントページの続き (72)発明者 中島 雄幸 川崎市中原区上小田中1015番地 富士通 株式会社内 (72)発明者 菊池 安男 川崎市中原区上小田中1015番地 富士通 株式会社内 (56)参考文献 特開 昭59−178757（ＪＰ，Ａ) 特開 昭56−24960（ＪＰ，Ａ) 特開 昭54−72961（ＪＰ，Ａ) 実開 昭52−26877（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】半導体チップ（４）と、該半導体チップ
（４）の周辺に一端が近接して配置されたリード片
（５）と、該半導体チップ（４）と該リード片（５）と
の間を相互接続するボンディングワイヤ（６）とを有す
る半導体装置において、 前記リード片（５）の少なくとも２本に、前記一端近傍
の上面とボンディング領域Ｂを結んだ下り勾配の面（1
2）が設けられ、 前記下り勾配の面（12）が、一方向から光を照射して反
射光を一方向または他方向から観察したとき、明または
暗の帯状パターンとして認識可能な角度と幅を有するも
のである ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61016306A JP2538870B2 (ja) | 1986-01-28 | 1986-01-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61016306A JP2538870B2 (ja) | 1986-01-28 | 1986-01-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62173750A JPS62173750A (ja) | 1987-07-30 |
| JP2538870B2 true JP2538870B2 (ja) | 1996-10-02 |
Family
ID=11912851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61016306A Expired - Lifetime JP2538870B2 (ja) | 1986-01-28 | 1986-01-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2538870B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19939825A1 (de) * | 1999-08-21 | 2001-03-01 | Bosch Gmbh Robert | Bauelement mit einem optisch erkennbaren Marker |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5226877U (ja) * | 1975-08-14 | 1977-02-24 | ||
| JPS5472961A (en) * | 1977-11-24 | 1979-06-11 | Hitachi Ltd | Semiconductor device |
| JPS5624960A (en) * | 1979-08-07 | 1981-03-10 | Nec Kyushu Ltd | Lead frame for semiconductor device |
| JPS59178757A (ja) * | 1983-03-29 | 1984-10-11 | Shinko Electric Ind Co Ltd | リ−ドフレ−ム |
-
1986
- 1986-01-28 JP JP61016306A patent/JP2538870B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62173750A (ja) | 1987-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7573280B2 (en) | Semiconductor device, method and apparatus for testing same, and method for manufacturing semiconductor device | |
| JPS62163953A (ja) | 製品を検査する方法と装置 | |
| KR20010083908A (ko) | 유리 검사시스템 | |
| US5576828A (en) | Bonding wire detection method | |
| US4874956A (en) | Method and apparatus for inspecting semiconductor devices for their bonding status | |
| JP2538870B2 (ja) | 半導体装置 | |
| JP2620723B2 (ja) | 半導体装置の製造方法 | |
| US6514777B2 (en) | Built-in inspection template for a printed circuit | |
| JP4102541B2 (ja) | 半導体装置 | |
| JP3084744B2 (ja) | 半田付状態の外観検査方法 | |
| JP2682581B2 (ja) | ボンディングワイヤの形状検査方法 | |
| JP3312395B2 (ja) | ワイヤボンディングの検査方法 | |
| JP3414821B2 (ja) | 半導体製品のボンディング検査方法およびその装置 | |
| JPH03129862A (ja) | ガラス封止型半導体装置 | |
| JP2572461Y2 (ja) | サーディップタイプ固体撮像素子のインナーリード形状 | |
| JP3407603B2 (ja) | ワイヤボンディングにおけるセカンドボンディング点の検査方法 | |
| JPS61234555A (ja) | 半導体装置 | |
| JP3007289B2 (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
| JPS58125839A (ja) | 半導体装置 | |
| JPH03241767A (ja) | リードフレームの製造方法 | |
| JP3385949B2 (ja) | ワイヤボンディングにおけるセカンドボンディング点の検査方法 | |
| JPH1187452A (ja) | 検査装置および位置ずれ検査方法 | |
| JPH01248285A (ja) | 画像処理における照明方法 | |
| JPH0625739B2 (ja) | ペレットボンディング外観検査方法 | |
| JPH09260625A (ja) | 光学素子の位置決め方法 |