KR100341520B1 - 반도체 패키지 제조용 리드프레임 - Google Patents

반도체 패키지 제조용 리드프레임 Download PDF

Info

Publication number
KR100341520B1
KR100341520B1 KR1019990057256A KR19990057256A KR100341520B1 KR 100341520 B1 KR100341520 B1 KR 100341520B1 KR 1019990057256 A KR1019990057256 A KR 1019990057256A KR 19990057256 A KR19990057256 A KR 19990057256A KR 100341520 B1 KR100341520 B1 KR 100341520B1
Authority
KR
South Korea
Prior art keywords
lead frame
semiconductor package
lead
manufacturing
semiconductor
Prior art date
Application number
KR1019990057256A
Other languages
English (en)
Other versions
KR20010055921A (ko
Inventor
김영호
김동열
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019990057256A priority Critical patent/KR100341520B1/ko
Publication of KR20010055921A publication Critical patent/KR20010055921A/ko
Application granted granted Critical
Publication of KR100341520B1 publication Critical patent/KR100341520B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지 제조용 리드프레임에 관한 것으로서, 종래에 휘어짐 정도가 큰 리드프레임이 운반중이나 반도체 패키지 제조공정간에 이송될 때에 그 휘어짐으로 인하여 반도체 칩의 본딩패드와 리드간을 연결하고 있는 와이어가 단락되거나, 휘어짐이 가장 큰 부위에 위치한 리드등에 손상을 주어 불량을 초래하게 되는 문제점을 해결하기 위하여, 리드프레임의 일측에 길이방향으로 강성유지용 슬롯홀을 형성하여, 리드프레임의 휘어지려고 하는 힘을 슬롯홀에 의하여 상쇄시켜 리드프레임이 휘어지지 않도록 한 반도체 패키지 제조용 리드프레임을 제공하고자 한 것이다.

Description

반도체 패키지 제조용 리드프레임{Leadframe for manufacturing semiconductor}
본 발명은 반도체 패키지 제조용 리드프레임에 관한 것으로서, 더욱 상세하게는 휘어짐 정도가 큰 리드프레임의 휘어짐 정도를 최소화시켜, 운반시나 제조공정중의 이송시에 리드프레임의 휘어짐으로 인한 반도체 패키지의 불량을 방지할 수 있도록 한 반도체 패키지 제조용 리드프레임에 관한 것이다.
통상적으로 반도체 패키지 제조용 리드프레임(10b)은 첨부한 도 2에 도시한 바와 같이, 다수의 반도체 패키지 영역이 스트립 형태로 일방향 등간격으로 형성되어 있고, 상기 반도체 패키지 영역에는 반도체 칩이 실장되는 칩탑재판(14)과, 이 칩탑재판(14)을 잡아주는 타이바(16)와, 타이바(16)에 실장된 반도체 칩의 본딩패드와 와이어로 연결되는 리드(18)가 포함되어 있다.
또한, 상기 반도체 패키지 제조용 리드프레임은 폭과 두께 그리고 길이, 반도체 패키지 영역의 면적, 리드의 길이, 칩탑재판의 면적등을 달리하여 여러가지 형태로 제작되고 있고 개발중에 있다.
한편, 상기 리드프레임의 두께가 얇은 경우에는 휘어짐 정도가 크게 되는데, 예를들어 리드프레임의 일측끝단을 손으로 잡고 있는 상태에서 그 반대쪽은 밑으로 크게 만곡되며 휘어지게 된다.
상기와 같이 휘어짐 정도가 큰 리드프레임이라도 제위치로 복원하려는 힘을 보유하고 있지만, 다음과 같은 문제점을 초래하게 된다.
즉, 상기 휘어짐 정도가 큰 리드프레임은 운반중이나 반도체 패키지 제조공정간에 이송될 때에 휘어짐으로 인하여 반도체 칩의 본딩패드와 리드간을 연결하고 있는 와이어가 단락되거나, 휘어짐이 가장 큰 부위에 위치한 반도체 패키지 영역의 리드에 손상을 주어 리드의 불량을 초래하게 되는 바, 이는 결국 반도체 패키지의 불량으로 이어지게 되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 리드프레임의 일측에 길이방향으로 강성유지용 슬롯홀을 형성하여, 휘어짐 정도가 큰 리드프레임이라도 그 휘어지려고 하는 힘은 슬롯홀에 의하여 상쇄되어 휘어지지 않도록 함으로써, 종래에 리드프레임의 휘어짐에 의하여 발생하던 문제점을 완전히 배제시킬 수 있는 반도체 패키지 제조용 리드프레임을 제공하는데 그 목적이 있다.
도 1은 본 발명에 따른 반도체 패키지 제조용 리드프레임을 나타내는 평면도 및 측면도,
도 2는 종래의 반도체 패키지 제조용 리드프레임을 나타내는 평면도 및 측면도,
도 3은 본 발명의 리드프레임과 종래의 리드프레임의 휘어짐 상태를 비교한 도면.
<도면의 주요 부분에 대한 부호의 설명>
10a,10b : 리드프레임 12 : 강성 유지용 슬롯홀
14 : 칩탑재판 16 : 타이바
18 : 리드
이하, 본 발명을 첨부한 도면을 참조로 상세하게 설명하면 다음과 같다.
다수의 반도체 패키지 영역이 스트립 형태로 일방향 등간격으로 형성되어 있고, 상기 반도체 패키지 영역에는 반도체 칩이 실장되는 칩탑재판(14)과, 이 칩탑재판(14)을 잡아주는 타이바(16)와, 칩탑재판(14)에 실장되는 반도체 칩의 본딩패드와 와이어로 연결되는 리드(18)가 포함되어 있는 반도체 패키지 제조용 리드프레임에 있어서,
상기 리드프레임(10a)이 휘어지지 않을 정도의 강성을 유지할 수 있도록 상기 리드프레임(10a)의 일측에 길이방향으로 강성유지용 술롯홀(12)을 형성하여서 된 것을 특징으로 한다.
여기서 본 발명을 실시예로서, 첨부한 도면을 참조로 더욱 상세하게 설명하면 다음과 같다.
첨부한 도 1은 본 발명에 따른 반도체 패키지 제조용 리드프레임을 나타내는 평면도와 측면도로서, 도면부호 10a는 본 발명의 리드프레임을 나타낸다.
상술한 바와 같이, 본 발명의 리드프레임(10a)도 다수의 반도체 패키지 영역이 스트립 형태로 일방향 등간격으로 형성되어 있고, 상기 반도체 패키지 영역에는 반도체 칩이 실장되는 칩탑재판(14)과, 이 칩탑재판(14)을 잡아줄 수 있도록 칩탑재판(14) 사방과 사이드레일간을 일체로 연결하고 있는 타이바(16)와, 상기 칩탑재판(14)에 실장되는 반도체 칩의 본딩패드와 와이어로 연결되는 리드(18)로 구성되어 있다.
여기서 상기 리드프레임(10a)의 일측 즉, 사이드레일의 길이방향으로 따라서 강성 유지용 슬롯홀(12)을 형성하게 된다.
좀 더 상세하게는, 상기 리드프레임(10a)의 성형틀 형상을 변경하여, 리드프레임(10a)을 성형제작할때에 강성 유지용 슬롯홀(12)이 동시에 형성되도록 한다.
한편, 종래에는 첨부한 도 3에 도시한 바와 같이, 휘어짐 정도가 큰 리드프레임의 경우, 운반중이나 반도체 패키지 제조공정간에 이송될 때에 그 휘어짐으로 인하여 반도체 칩의 본딩패드와 리드간을 연결하고 있는 와이어가 단락되거나, 반도체 칩이 접착수단과 디라미네이션되거나, 휘어짐이 가장 큰 부위에 위치한 반도체 패키지 영역의 리드에 손상을 주어 불량을 초래하였지만, 이러한 단점들은 다음과 같이 설명되는 상기 강성유지용 슬롯홀(12)에 의하여 모두 방지될 수 있다.
즉, 리드프레임의 휘어지려는 힘을 상기 강성유지용 슬롯홀(12)에서 상쇄를 하여 리드프레임이 휘어지지 않게 된다.
따라서, 상기 공정간의 이송, 운반시에 휘어져서 발생하던 리드프레임의 문제점을 방지할 수 있게 된다.
이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지 제조용 리드프레임에 의하면, 리드프레임의 일측에 길이방향으로 강성유지용 슬롯홀을 형성하여, 휘어짐 정도가 큰 리드프레임이라도 그 휘어지려고 하는 힘은 슬롯홀에 의하여 상쇄되어 휘어지지 않도록 함으로써, 종래에 리드프레임의 휘어짐에 의하여 발생하던 와이어의 단락, 리드의 손상등의 단점을 배제시킬 수 있는 장점이 있다.

Claims (1)

  1. 다수의 반도체 패키지 영역이 스트립 형태로 일방향 등간격으로 형성되어 있고, 상기 반도체 패키지 영역에는 반도체 칩이 실장되는 칩탑재판(14)과, 이 칩탑재판(14)을 잡아주는 타이바(16)와, 칩탑재판(14)에 실장되는 반도체 칩의 본딩패드와 와이어로 연결되는 리드(18)가 포함되어 있는 반도체 패키지 제조용 리드프레임에 있어서,
    상기 리드프레임(10a)이 휘어지지 않을 정도의 강성을 유지할 수 있도록 상기 리드프레임(10a)의 일측에 길이방향으로 강성유지용 술롯홀(12)을 형성하여서 된 것을 특징으로 하는 반도체 패키지 제조용 리드프레임.
KR1019990057256A 1999-12-13 1999-12-13 반도체 패키지 제조용 리드프레임 KR100341520B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990057256A KR100341520B1 (ko) 1999-12-13 1999-12-13 반도체 패키지 제조용 리드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990057256A KR100341520B1 (ko) 1999-12-13 1999-12-13 반도체 패키지 제조용 리드프레임

Publications (2)

Publication Number Publication Date
KR20010055921A KR20010055921A (ko) 2001-07-04
KR100341520B1 true KR100341520B1 (ko) 2002-06-22

Family

ID=19625492

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990057256A KR100341520B1 (ko) 1999-12-13 1999-12-13 반도체 패키지 제조용 리드프레임

Country Status (1)

Country Link
KR (1) KR100341520B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100826354B1 (ko) * 2007-03-19 2008-05-02 삼성전기주식회사 패키지 스트립 및 그 배열

Also Published As

Publication number Publication date
KR20010055921A (ko) 2001-07-04

Similar Documents

Publication Publication Date Title
KR970007468B1 (ko) 반도체 리이드 프레임
US6949816B2 (en) Semiconductor component having first surface area for electrically coupling to a semiconductor chip and second surface area for electrically coupling to a substrate, and method of manufacturing same
US7371071B2 (en) Connection structure of circuit substrate
JP2001015668A (ja) 樹脂封止型半導体パッケージ
GB2323474A (en) A leadframe for a semiconductor device
KR100341520B1 (ko) 반도체 패키지 제조용 리드프레임
US20140240949A1 (en) Substrate strip
US20120223423A1 (en) Lead Frame Strip with Rails Having Bow Reducing Ribs
JPH0722555A (ja) 半導体装置用リードフレーム構造及びその切断方法
KR100287919B1 (ko) 더미 패턴을 갖는 반도체 칩
KR0156335B1 (ko) 타이 바를 이용한 반도체 칩 패키지
JP3015550B2 (ja) 半導体装置のリードフレーム
KR200156222Y1 (ko) 리드프레임 보관용 매거진 구조
KR100191856B1 (ko) 내부 리드 고정용 더미 타이 바를 갖는 리드 프레임
KR20010111767A (ko) 반도체 패키지 제조용 리드프레임
KR0184108B1 (ko) 집적회로패키지 제조용 윈도우테이핑 방법 및 윈도우테이프
KR0129004Y1 (ko) 리드 프레임
KR100470510B1 (ko) 리드프레임의 구조
KR20010068510A (ko) 쿼드 플랫 패키지용 리드 프레임
KR100384079B1 (ko) 반도체 패키지
KR100687067B1 (ko) 패키지 균열 방지용 더미 리드를 가지는 리드 프레임과그를 이용한 반도체 칩 패키지
KR970006523Y1 (ko) 반도체 제조용 리드프레임 구조
KR20090105565A (ko) 리드 프레임
KR20010108539A (ko) 반도체칩 탑재부재
JPH03219663A (ja) 半導体装置用リードフレーム

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130607

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee