JPS62169444A - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPS62169444A
JPS62169444A JP61012376A JP1237686A JPS62169444A JP S62169444 A JPS62169444 A JP S62169444A JP 61012376 A JP61012376 A JP 61012376A JP 1237686 A JP1237686 A JP 1237686A JP S62169444 A JPS62169444 A JP S62169444A
Authority
JP
Japan
Prior art keywords
power supply
wiring
cell
power source
source wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61012376A
Other languages
English (en)
Other versions
JPH0785490B2 (ja
Inventor
Soichi Ito
伊藤　荘一
Yoshihiro Mabuchi
義宏 間淵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61012376A priority Critical patent/JPH0785490B2/ja
Priority to EP87100819A priority patent/EP0231821B1/en
Priority to DE3751607T priority patent/DE3751607T2/de
Priority to US07/006,502 priority patent/US4833520A/en
Publication of JPS62169444A publication Critical patent/JPS62169444A/ja
Publication of JPH0785490B2 publication Critical patent/JPH0785490B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/923—Active solid-state devices, e.g. transistors, solid-state diodes with means to optimize electrical conductor current carrying capacity, e.g. particular conductor aspect ratio

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路装置に関し、特にセル化された機能セ
ル相互の電源配線に関する。
〔従来の技術〕
従来の集積回路装置の設計方法の一つに、ポリセル方式
とよばれる。高さ一定で幅が論理機能によって異なるセ
ルｉ層方向に複数個並べ、このような列を複数列設けて
それらを相互に］妻構してＬＳＩ論理を構成する方法が
ある。この方式における電源配線の力投方法は、第２図
に示すようにセルの高さが一定であることを利用して、
セル１内の一定の高さ位置に高電位側電源配線２　（Ｖ
ｏｏ）、低電位側電源配線３（ＧＮＤ）の２本の電源配
線を配置し、それを−列に並べた時に全てのセルのｖａ
ｎ、ＧＮＤ　　配線が互いにつながるようにする。この
方式によればセル間の電源配線の接続はセルを列状に配
置するだけで完成し、特別な電源配線の布設処理は不要
であるので、自動設計にも十分に適合させることができ
るものである。
〔発明が解決しようとする問題点〕
しかしながら上述したポリセル方式の集積回路装置では
、かかる高さ一定のセルだけでなく、任意の高さのセル
、特にマクロセルと呼ばれる幅も高さも通常大きなセル
がそこに同時に含まれると、上述した電源配線の布設ル
ールがポリセル部分とマクロセル部分との境界が成立し
なくなってしまう。この、マクロセル部分の電源配線と
ポリセル部分の電源配線との接続は、それが入手によっ
て行われる場合には種々のケースバイケースの対応が可
能であり、通常さしたる問題は生じないが、自動設計で
接続処理を完成させることは不可能であるという欠点が
あった。
〔問題点を解決するための手段〕
本発明はＸ方向またはＹ方向の少くとも一方の大きさが
互いに整数倍でない複数の機能セルと、少くとも２層の
配線からなりＸ方向及びＹ方向に延在する電源配線層と
を有する集積回路装置において、機能セルと機能セルと
の境界部に設けられた電源配線と直交する電源配線と接
続する手段とを有することを％敵とする。
本発明によれば、機能ブロックと機能ブロックの境界部
に、布設されたｔｇ配線に各機能ブロック内の電源配線
を延長して接続することにより、機能ブロック相互の電
源配線と互いに接続することが可能になる。
〔実ＭＩＡ列〕
以下、本発明を実施例にて説明する。
第１図は、本発明の一実施例であり、上述したポリセル
方式の機能セル列の一部にマクロセルをはめ込んだチッ
プレイアウトの一部を、電源配線のみを抽出し、かつそ
れぞれの電源配線を点線及び実線で示したものである。
ここに於て斜縁を付した部分にマクロセルが存在し、そ
れ以外の領域には第２図に示すポリセルが配列されてい
る。特に第１図に示す実晦例に於ては、マクロセルの外
周をとり囲む２本の１源配線を除いて斜線領域内にある
電源配線はマクロセルに固定された電源配線である。
第１図から明らかなように、ポリセル部１０のに源配線
とマク賞セル部９のＩＥＩＸ配線とは、その境界部に布
設された電源配線の方に延長させろことで必ず境界部電
源配線と遭遇するので、その位置で相互接続を果たすこ
とができる。特にポリセル部のセル列間距離が異なって
いても本接続ルールは妨げられることがない。そしてか
がる接続ルールは、十分に自動設計処理化することが可
能である。
以上では、マクロセルの外周をとり囲む２本の電源配線
を布設する場合を述べたが、この２本のＩＥ＠配線はマ
クロセルに固定の電源配線であってもよい。この場合、
この２本の電源配線を布設する作業が省けるのでなお自
動化に好都合となる。
一方、マクロセル内に固定の配線と、ポリセル部に固定
の配線とを延長するとき、異電位のものが相位にぶつか
ることがありうる。第３図はかかる場合の対応方法を２
通り示したもので、第３図（Ａ）は丸で囲まれた内部で
マクロセル領域９内の第１層ＧＮＤ配線２を境界部′ｗ
Ｌ源配線ｆ）　＄　２３ＨＧＮＤ配線６に接続したが、
ポリセル領域１０から延在する第工層ＶＤＤ配線３にぶ
つかるため、境界部電源配線に第２層ＧＮＤ　　配線７
を追加布設し、それと、マクロセル領域内の第１層ＧＮ
Ｄ　　配線２とを接続したものである。尚、第２層ＧＮ
Ｄ　　配線７と６とは他の個所で接続しておく。第３図
（Ａ）に示す手段により、原理上、あらゆる場合につい
て第１層配線を曲折しないで境界部に布設された第２層
配線に接続することが可能になり、設計自動化をより完
成し易くなる。これに対し第３図（Ｂ）は丸で囲まれた
部分で生ずる同様の事情を、ポリセル領域側から延長す
る第１層ＶＤＤ　　配線８を同図上の方向に持ちあげて
からＭ２層ＶＤＤ　　配線５に接続することにより解消
している。第３図（Ｂ）の手段は、（Ａ）に示した手段
よりも少ないスペースで異電位配線のぶつかりを解消で
きる反面、配線の曲折という、自動処理にとってやや高
度の内容を含む点で（Ａ）よりも自動化は難しい。
尚、第３図（Ａ）に示す第２層配線７は、既に述べたマ
クロセル外周の２本の配線と同様、マクロセルに固定の
バタンとしてもよい。
一方、ポリセルのみによる場合の本発明の他の実施例を
第４図に示す。同図の丸で囲まれた領域は、配線チャン
ネルの所要量の違いにより、列状のポリセルを部分的ｌ
こ列ｌこ直交する方向にスリップさせた結果生じるポリ
セル列の不連続部分を示す。この不連続部分、丁なわち
、ポリセルとポリセルとの境界領域に本発明を適用し、
第２層ｖＤＤ配線１１と、第２層ＧＮＤ　　配線１２と
を布設してそれに、両側のポリセル上＠１層ＶＤＤ　　
配線３、第１層ＧＮＤ　　配線４を接続丁れば６不連続
なポリセル列であフても電源配線を相互につなぐことが
可能となる。この処理もまた自動設計において難しいも
のではない。
〔発明の効果〕
以上に述べたように本発明によれば、マクロセルとポリ
セルの２つの領域の電源配線を簡単なルールで相互に接
続することが可能になり、また簡単なルールの故に設計
自動化にも容易に適合させることができるという効果が
ある。
【図面の簡単な説明】
第１図及び第３図は本発明をマクロセルとポリセルの境
界部分に適用した実施例を示す図、第４図は本発明の他
の実施例でありポリセル列の不連続部分に本発明を適用
した例を示す図、第２図は従来のポリセル上の電源配線
布設方法を示す図である。 代理人　弁理士　　内　原　　　晋 ２．４：牛１唐θ〜Ｄｔ亡爪 ５：牟２層ＶＤＤ配へ ６　−帛２ノ’Ｉｆ（ｒＮＤ　’Ｖｋ７Ｃ（’＄、？、
マクロセル頓城 ／θ、ホ゛ソセル復城。 第　ｌ　凹 ／　セル ２　亮電位側電５は罠漿ＤＤ） ３　　イψ！昭立イ！１電５吋？ｆ昶＝（り中（（６，
〜′Ｄ］羊２　図 （Ａ） ｑ〜 ５：年２層’ＪＤＤ究珠 ６・秦２７含ＯＮＤ電線 ７゛追広たＫｔＪＦ；２層Ｑ〜Ｄ薙碌 ８：　−虐ｐ噛台才〒し旧鍔シＩＩＦＶＤｖ官て援序と
茅、３　図 ３　；第１漕ＶＤＤ配線 ４：箒１層６ＮＤ配歳 ５、／ｌ−第２層ＶＤＤ詭 ６．１２：第２ｙＡｒｃｒＮＯ配＼東 ／６：ボり乞ルづＩ戎′ 牟４　匿

Claims (2)

    【特許請求の範囲】
  1. （１）Ｘ方向またはＹ方向の少くとも一方の大きさが互
    いに整数倍でない複数の機能セルと、少くとも２倍の配
    線層からなりＸ方向及びＹ方向に延在する電源配線層を
    とを有する集積回路装置において、 機能セルと機能セルとの境界部に設けられた電源配線と
    、該電源配線と直交する電源配線とを接続する手段とを
    有することを特徴とする集積回路装置。
  2. （２）機能セルと機能セルとの境界部に設けられた電源
    配線は、互いに隣接する機能セルの少くとも一方の機能
    セルに固定された電源配線であることを特徴とする特許
    請求の範囲第（１）項に記載の集積回路装置。
JP61012376A 1986-01-22 1986-01-22 集積回路装置 Expired - Lifetime JPH0785490B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP61012376A JPH0785490B2 (ja) 1986-01-22 1986-01-22 集積回路装置
EP87100819A EP0231821B1 (en) 1986-01-22 1987-01-21 A semiconductor integrated circuit having wirings for power supply
DE3751607T DE3751607T2 (de) 1986-01-22 1987-01-21 Stromversorgungsleitungen in einer integrierten Halbleiterschaltung.
US07/006,502 US4833520A (en) 1986-01-22 1987-01-21 Semiconductor integrated circuit having wirings for power supply suited for computer-aided-design

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61012376A JPH0785490B2 (ja) 1986-01-22 1986-01-22 集積回路装置

Publications (2)

Publication Number Publication Date
JPS62169444A true JPS62169444A (ja) 1987-07-25
JPH0785490B2 JPH0785490B2 (ja) 1995-09-13

Family

ID=11803549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61012376A Expired - Lifetime JPH0785490B2 (ja) 1986-01-22 1986-01-22 集積回路装置

Country Status (4)

Country Link
US (1) US4833520A (ja)
EP (1) EP0231821B1 (ja)
JP (1) JPH0785490B2 (ja)
DE (1) DE3751607T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0252435A (ja) * 1988-08-17 1990-02-22 Toshiba Corp 電源配線構造の設計方法
JPH0282552A (ja) * 1988-09-19 1990-03-23 Fujitsu Ltd 半導体集積回路
US6359551B1 (en) 1998-06-30 2002-03-19 Yoshimitsu Suda Indication device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738414B2 (ja) * 1987-01-09 1995-04-26 株式会社東芝 半導体集積回路
US4786613A (en) * 1987-02-24 1988-11-22 International Business Machines Corporation Method of combining gate array and standard cell circuits on a common semiconductor chip
JP2712079B2 (ja) * 1988-02-15 1998-02-10 株式会社東芝 半導体装置
US5168342A (en) * 1989-01-30 1992-12-01 Hitachi, Ltd. Semiconductor integrated circuit device and manufacturing method of the same
EP0387812A3 (en) * 1989-03-14 1992-08-05 Fujitsu Limited Bipolar integrated circuit having a unit block structure
JP2917434B2 (ja) * 1989-09-08 1999-07-12 セイコーエプソン株式会社 マスタースライス集積回路装置
US5206529A (en) * 1989-09-25 1993-04-27 Nec Corporation Semiconductor integrated circuit device
WO2019121730A1 (en) 2017-12-18 2019-06-27 Borealis Ag A polyethylene with a low mfr and with a high vinyl content
KR20200100737A (ko) 2017-12-18 2020-08-26 보레알리스 아게 산화방지제를 갖는 가교결합성 조성물 및 메탄 형성 및 제품
CN111491954B (zh) 2017-12-18 2023-08-01 博里利斯股份公司 具有高乙烯基含量和低mfr的聚乙烯
FI3729472T3 (fi) 2017-12-18 2024-03-15 Borealis Ag Kaapeli, joka on valmistettu silloitettavasta koostumuksesta ilman antioksidanttia ja hyödyllisen metaaninmuodostuksen kera

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5979549A (ja) * 1982-10-29 1984-05-08 Toshiba Corp 半導体集積回路
JPS59207641A (ja) * 1983-05-11 1984-11-24 Hitachi Ltd 集積回路
JPS60101951A (ja) * 1983-11-08 1985-06-06 Sanyo Electric Co Ltd ゲ−トアレイ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3999214A (en) * 1974-06-26 1976-12-21 Ibm Corporation Wireable planar integrated circuit chip structure
US4006492A (en) * 1975-06-23 1977-02-01 International Business Machines Corporation High density semiconductor chip organization
US4161662A (en) * 1976-01-22 1979-07-17 Motorola, Inc. Standardized digital logic chip
JPS5915183B2 (ja) * 1976-08-16 1984-04-07 株式会社日立製作所 マトリツクス配線基板
JPS58142544A (ja) * 1982-02-19 1983-08-24 Hitachi Ltd 半導体集積回路
US4568961A (en) * 1983-03-11 1986-02-04 Rca Corporation Variable geometry automated universal array
JPS6114734A (ja) * 1984-06-29 1986-01-22 Fujitsu Ltd 半導体集積回路装置及びその製造方法
JPS6115346A (ja) * 1984-06-30 1986-01-23 Toshiba Corp 半導体論理集積回路装置
DE3585756D1 (de) * 1984-07-02 1992-05-07 Fujitsu Ltd Halbleiterschaltungsanordnung in hauptscheibentechnik.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5979549A (ja) * 1982-10-29 1984-05-08 Toshiba Corp 半導体集積回路
JPS59207641A (ja) * 1983-05-11 1984-11-24 Hitachi Ltd 集積回路
JPS60101951A (ja) * 1983-11-08 1985-06-06 Sanyo Electric Co Ltd ゲ−トアレイ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0252435A (ja) * 1988-08-17 1990-02-22 Toshiba Corp 電源配線構造の設計方法
JPH0282552A (ja) * 1988-09-19 1990-03-23 Fujitsu Ltd 半導体集積回路
US6359551B1 (en) 1998-06-30 2002-03-19 Yoshimitsu Suda Indication device

Also Published As

Publication number Publication date
EP0231821A3 (en) 1990-04-04
JPH0785490B2 (ja) 1995-09-13
EP0231821A2 (en) 1987-08-12
EP0231821B1 (en) 1995-11-22
DE3751607T2 (de) 1996-07-11
DE3751607D1 (de) 1996-01-04
US4833520A (en) 1989-05-23

Similar Documents

Publication Publication Date Title
JPS62169444A (ja) 集積回路装置
US6446873B1 (en) Method of forming a via overlap
US6678876B2 (en) Process and apparatus for finding paths through a routing space
JPS6124250A (ja) 半導体集積回路装置
JPH10335612A (ja) 高密度ゲートアレイセル構造およびその製造方法
JPH0786407A (ja) 集積回路の多層配線方法
US5768146A (en) Method of cell contouring to increase device density
JPS59163837A (ja) 半導体集積回路
JPS61292341A (ja) 半導体集積回路
US6720636B2 (en) Semiconductor device with a staggered pad arrangement
JP3001533B1 (ja) 半導体集積回路及びそのレイアウト方法
JPH08213466A (ja) 半導体集積回路
JPS623584B2 (ja)
US6759768B2 (en) Repeater methods for constrained pitch wire buses on integrated circuits
JP2001244342A (ja) 集積回路のレイアウト方法、集積回路及びマクロセル
JPS6247149A (ja) 半導体集積回路装置の製造方法
JPS6399545A (ja) ビルディング・ブロック方式の集積回路
JPH04287369A (ja) 半導体集積回路装置の製造方法
JPS62128152A (ja) 半導体集積回路装置
JP2001036051A (ja) 半導体集積回路装置及びその設計方法
JP2555774B2 (ja) 半導体集積回路
JPH0786414A (ja) 半導体装置
JPH0396250A (ja) スタンダードセルの配置方法
JP2004071878A (ja) 半導体集積回路装置
JPH0653318A (ja) トランジスタ配置方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term