JPS59207641A - 集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、集積回路に関するものである。

〔発明の背景〕

ＬＳＩ等の半導体集積回路では、論理回路を構成する複
数のブロックと共に電源パターンが半導体チップ上に形
成されており、各ブロックへの給電が電源パターンを介
して行われている。

第１図には従来におけるＬＳＩが示されている。

第１図において略正方形に形成された半導体チップ１０
上には２列にセル１２−１　、１２−２　、１２−３　
。

１２−４　、１２−５　、１２−６　、１２−７　、１
２−８　、１２−９　、１２−１０　、１２．１１　、
１２−１２が整列配置されている。

そしてブロック１４−１はセル１２−１．１２−２にて
、ブロック１４−２はセル１２−３　、１２−４　、１
２−５．１２−６にて、ブロック１４−３はセル１２−
７゜１２−８　、１２−９にて、さらにブロック１４−
４はセル１２−１０　、１２−１１　、１２−１２にて
それぞれ論理回路を構成している。

上記各ブロック１４の大きさは、集積回路の集積度の向
上に伴いブロック１４が分割して設計される場合には、
それらの機能に応じ相異なって決定されている。

ここで従来においては、以下の電源パターンを介して各
ブロック１４に給電が行われていた。

第１図の集積回路は２電源力式とされており、このため
半導体チップ１０上にはブロック１４−１゜１４−２　
、１４−３　、１４−４をとり囲むように正方形の母線
パターン１６−１．１６−２が形成されている。

そして各ブロック１４内においては各セル１２への配電
を行うために配電パターン１８−１．１８−２が形成さ
れており、それら配電パターン１８は電圧降下の低減の
ために直線状とされている。尚ここでは各配電パターン
１８が各セル１２をそれらの行方向へ貫いて形成されて
いる。

さらに配電パターン１８−１．１８−２が母線パターン
１６−１．１６−２の左右辺まで延長されてそれらに接
続されている。また母線パターン１６−１゜１６−２の
上辺中央からその下辺に向かってパターン２０−１．２
０−２が形成されており、配電パターン１８−１とパタ
ーン２０−１との直角交差点及び配電パターン１８−２
とパターン２０−２との直角交差点が接続されている。

これらにより母線パターン１６−１．１６−２から各ブ
ロック１４に給電を行う給電パターンが構成されている
。

しかしながら集積回路においては第１図の横力向に並ぶ
ブロック１４間でセル１２の高さを同一に揃えて設定す
る必要があり、これに対し上述のように従来では配電パ
ターン１８がそのまま延長されて給電パターンが形成さ
れていたので、半導体チップ１０のサイズが拡大してそ
の歩留りが低下するという問題があった。

〔発明の目的〕

本発明は上記従来の課題に鑑みて為されたものであり、
その目的は、電源パターンの改良によりチップのサイズ
の縮小を図ることが可能な集積回路を提供することにあ
る。

〔発明の概要〕

上記目的を達成するために、本発明は、論理回路を構成
する複数のブロックと、外部電源が接続される母線パタ
ーンと、母線パターンと各ブロックの給電点とを接続す
る給電パターンとがチップ上忙形成され、給電パターン
は、ブロック間の配線領域へ母線パターンから伸長する
幹線パターンと、幹線パターンからブロックの給電点ま
で伸長する支線パターンとを含むことを特徴とする。

１３）。

〔発明の実施例〕

以下図面に基づいて本発明忙係る集積回路の好適な実施
例を説明する。

第２図には１電源方式の集積回路が示されており、長方
形に形成された半導体チップ１０上にはブロック１４−
１　、１４−２　、１４−３　、１４−４　、１４−５
　。

１４−６．１４−７．１４−８．１４−９が配置されて
いる。

そしてそれらブロック１４−１　、１４−２　、１４−
３　。

１４−４　、１４−５　、１４−６　、１４−７　、１
４−８　、１４−９を取り込んで長方形の母線パターン
１６が形成されている。

更にブロック１４−１はセ＃１２−１．１２−２にテ構
成されており、他のブロック１４−２　、１４−３　。

１４−４　、１４−５　、１４−６　、１４−７　、１
４−８．１４−９も図示されてはいないが同様に複数の
セル１２にて構成されている。

ここで各ブロック１４の各配電パターン１８はブロック
１４外の領域まで延長して形成されてはおらず、例えば
ブロック１４−ＩＶｃおけるようにブロック境、　（４
）　。

赤位置の給電点２２−１．給電点２２−２．給電点ｎ−
３，給電点２２−４まで形成されているのみである。

更に各ブロック１４間には配線領域が確保されており、
本発明ではこの配線領域に以下の様に給電パターンが形
成されて各ブロック１４への給電が行われている。

第３図には第２図における集積回路の一部が拡大して示
されている。

第３図において母線パターン１６は図の横方向及び縦方
向に形成されて各々接続された５本のパターンにて形成
されている。また配電パターン１８−１．１８−２は、
夫々横方向にセル１２を貫通して形成された３本の直線
状パターンと夫々縦方向に伸長形成されそれらパターン
と各々接続された５本の直線状パターンから構成されて
いる。

尚給電点２２−１．給電点２２−２．給電点２２−３、
給電点２２−４に至る配電パターン１８の各パターン太
さ及び本数は、ブロック１４−１の機能、大きさなどか
ら電圧が所定の範囲内に収まるように計算されて設定さ
れている。

そして、同様なことが他のブロック１４−２．１４−３
　、１４−４．１４−５　、１４−６．１４−７　、１
４−８　。

１４−９についても行われている。

また給電点ｎはブロック１４−１においては４ケ所設定
されているが、ブロック１４−２では６ケ所、ブロック
１４−５では４ケ所設定されている。更に第２図から理
解されるようにブロック１４−３では４ケ所、ブロック
１４−６では４ケ所、ブロック１４−７では４ケ所、ブ
ロック１４−８では４ケ所、ブロック１４−９では４ケ
所それぞれ給電点器が設定されている。

さらに、ブロック１４−１の配電パターン１８の本数は
ブロック１４−１の容量がブロック１４−２．１４−４
．１４−５より大きいので、ブロック１４−２゜１４−
４．１４−５の配電パターン１８の本数が３であるのに
対して５とされている。

ここで本発明では、前記給電パターンはブロック間の配
線領域へ母線パターンから伸長する幹線パターンと、幹
線パターンからブロックの給電点まで伸長する給電パタ
ーンとを含む。

第３図において、第１の幹線パターン２４−１は母線パ
ターン１６の左辺に接続されブロック１４−１の下側の
配線領域へ横方向に直線的に形成され、更にブロック１
４−１の右下側で上方へ直角に立ち上がり、そしてブロ
ック１４−４の左下側で再び横方向に直線的に伸長して
いる。

上記幹線パターン２４−１は母線パターン１６の左辺か
らブロック１４−１の右下側までは５本の直線パターン
で形成されており、それ以後の部分は電流容量を考慮し
て３本の直線的なパターンにて形成されている。

また第２の幹線パターン２４−２は母線パターン１６の
左辺でブロック１４−２の下側から横方向へ直線的に形
成された５本のパターンから構成されている。

以上の様に給電パターンはブロック１４間の配線領域へ
母線パターン１６から伸長する幹線パターン冴を含む。

尚、上記幹線パターン冴は幹線パターン２４−２・　（
Ｉ） の様忙直線的に形成することも可能であり、また幹線パ
ターン２４−１の様に折り曲げて形成することも可能で
あり、更に幹線パターン２４−１の様にパターン数を途
中で変更することも可能である。

そして幹線パターン冴のパターン幅は接続されるブロッ
ク１４の容量に応じて決定することが好適であり、電圧
降下を低減するためＫは幹線パターン冴は直線的に形成
することが好ましい。

また給電パターンは前述の様に幹線パターン別からブロ
ック１４の給電点ｎまで伸長する支線パターン加を含む
。

第３図においてブロック１４−１に対する支線パターン
２６−１はブロック１４−１の左下側の幹線パターン２
４−１から給電点２２−２まで伸長して幹線パターン２
４−１と配電パターン１８との接続を行っている。また
支線パターン２６−２はブロック１４−１の右下側の幹
線パターン２４−１から給電点ｎ−３まで伸長して幹線
パターン２４−１と配電パターン１８との接続を行って
いる。

更に本実施例では、ブロック１４−１の左上側の１８）
。

母線パターン１６と給電点２２−１との支線パターン２
６−３にて、またブロック１４−１の右上側の母線パタ
ーン１６と給電点ｎとが支線パターン２６−３、支線パ
ターン２６−４にてそれぞれ接続されている。

尚、幹線パターン冴と同様に、上記支線パターン拠のパ
ターン幅、形態などが決定されている。

また以上の母線パターン１６、配電パターン１８、給電
点ｎ１幹線パターン冴、支線パターンがから成る電源パ
ターンは図の縦方向（Ｘ方向）のものと横方向（Ｙ方向
）のものとに分けることができるが、本実施例では縦方
向における電源パターンと横方向における電源パターン
とは別の層に形成されており、これらはスルーホール四
にて相互に接続されている。

そして電源パターンはマスク描画時には幅の広い塗りつ
ぶしパターンとなるが、本実施例では複数本の線分パタ
ーンから成る東線として配線されている。

第４図は第３図の一部を拡大して示したもので、幹線パ
ターン２４−１と支線パターン２６−１とがスルーホー
ル詔にて接続されている。

第５図は第４図で示された部分の構成手順を説明するも
のであり、第４図がマスク描画用パターンに変換されて
示されている。

第５図においてブロック１４−１．１４−２が予め形成
されている。そしてそのときにブロック】４−１、ブロ
ック１４−２内の配電パターン１８が配線されている。

次いで母線パターン１６の配線が完了すると、ブロック
１４−１．１４−２間に確保された配線領域に給電パタ
ーンが以下のようにして形成される。

まず幹線パターン２４−１が形成される。その東線は奇
数本とされており、細線（資）と太線３２とが交互に配
列されて外側に細線Ｉが配置される。そして線幅はマス
ク描画様使用に合わせて細線３０、太線３２の重なり量
が最適になるように決定されている。

この様にして幹線パターン２４−１の形成が完了すると
、支線パターン２６−１の形成が行われる。

最後にスルーホール四が形成されて幹線パターン２４−
１と支線パターン２６−１との接続が行われる。

本発明に係る好適な実施例は以上の構成から成るので、
外部電源から供給された電流が母線パターン１６、幹線
パターン冴、支線パターンが、配電パターン１８を介し
てセル１２に供給され、これによりブロック１４−１　
、１４−２　、１４−３　、１４−４　、１４−５．１
４−６．１４−７．１４−８．１４−９の各論理演算動
作が可能となる。

また電源パターンの各部の幅が最適の値に設定され、ま
たそれらのパターン形態が最適に設定されているので適
正な電圧が各ブロック１４で得られるので、上記各論理
演算動作が円滑に且つ支障な（行われる。

以上説明したように本実施例によれば、給電パターンが
ブロック間の配線領域へ母線パターンから伸長する幹線
パターンと、幹線パターンからブロックの給電点まで伸
長する支線パターンとを含むので、機能などで大きさの
異なるブロックがチップ上に配置される場合にもブロッ
クのレイアラαυ・ トな最適化でき、これによりチップのサイズを縮小して
集積度を高め、チップの歩留りを大幅に向上させること
が可能となる。

また本実施例によれば、チップ上のレイアウトデザイン
を自動化することが容易であるので、人手による設計工
程を低減でき、集積回路のデータ品質を向上させること
も可能となる。

更に上記自動化により電源パターン設計の再試行が容易
化されるので、チップ縮小を一層図ることが可能である
。

そして実施例によれば、各ブロックについて独立に電源
パターンを配線でき、またブロック内、ブロック間の順
に階層的に電源パターンの配線が可能であり、更にブロ
ック間の配線自由度が高いので集積回路の設計、製造を
行ううえできわめて有利である。

第６図には本発明に係る集積回路の好適な他の実施例が
示されており、同図から理解できる様Ｋ、幹線パターン
列を縦方向（Ｘ方向）に、また支線パターンがを横方向
（Ｙ方向）Ｋ形成することも、αの。

可能である。

〔発明の効果〕

以上説明した様に本発明によれば、電源パターンの改良
によりチップサイズを縮小でき、これＫよりチップ製品
の品質を向上させてその歩留りを高めることが可能であ
る。

【図面の簡単な説明】

第１図は従来における集積回路の構成説明図、第２図は
本発明に係る集積回路の全体構成図、第３図は第２図に
おける集積回路の一部構成図、第４図は第３図の一部拡
大図、第５図は第４図に示された部分の製造手順説明図
、第６図は本発明忙係る集積回路の好適な他の実施例の
構成説明図でる。 ｌＯ・・・半導体チップ、　１２・・・セル、　１４・
・・ブロック、　１６・・・母線パターン、　ｎ・・・
給電点、ス・・・幹線パターン、　が・・・支線パター
ン。 １１図 牙２図 牙４図 １４−１ ４−１ ２２−２　　　　　　や」 ６−１ ２ ０　　　　００　　　３２ 特開ｔｌＲ５９−２０７６４１（６）

Claims (1)

【特許請求の範囲】
1. （１）論理回路を構成する複数のブロックと、外部電源
   が接続される母線パターンと、母線パターンと各ブロッ
   クの給電点とを接続する給電パターンとがチップ上に形
   成され、給電パターンは、ブロック間の配線領域へ母線
   パターンから伸長する幹線パターンと、幹線パターンか
   らブロックの給電点まで伸長する支線パターンとを含む
   ことを特徴とする集積回路。