JPS6188553A - 高ブロツキング電圧性能を有するｃｍｏｓトランジスタの集積回路構造と該構造の組立て法 - Google Patents

高ブロツキング電圧性能を有するｃｍｏｓトランジスタの集積回路構造と該構造の組立て法

Info

Publication number
JPS6188553A
JPS6188553A JP60214387A JP21438785A JPS6188553A JP S6188553 A JPS6188553 A JP S6188553A JP 60214387 A JP60214387 A JP 60214387A JP 21438785 A JP21438785 A JP 21438785A JP S6188553 A JPS6188553 A JP S6188553A
Authority
JP
Japan
Prior art keywords
region
type
channel
transistor
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60214387A
Other languages
English (en)
Inventor
ジル・トマ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of JPS6188553A publication Critical patent/JPS6188553A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/009—Bi-MOS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背■ 発明の分野 本発明は集積回路、より特定すると０ＭＯ８技術に従っ
て構成され、換言ザればｎ−チャネルｄりよびｐ−ヂＩ
ＰネルＭＯＳトランジスタの両りが１つの半）グ体基板
の上に統合されている回路に係る。 従来の技術 ０ＭＯ３技術は特に論理回路の実行のために採用され、
特に低電力消費でかつＪｌ”常に低電１−［（故ボルト
のオーダ）で作動する回路を得ることを可能にしている
。 黙しながら時には、通常の０ＭＯ３技術によって得られ
るよりももっと高ブロッキング電圧竹１１ヒのものが望
まれる。これは例えば視覚画像装置のような特殊機器の
制御のための出力ステージなどであり、そこへは大体１
００ボルトの電圧が供給されている。 ＭＯＳトランジスタで、改良されたブロッキング電圧性
能を有し、従って上に述べたような要求に見合うことの
可能なものが既に提案されている。 これらのトランジスタは、そのドレーン領域がチＡ！ネ
ルグｉ域に直接的に隣接してＪ３らないが（すなわらそ
の領域は制御ゲートによってカバーされている）、然し
前記ヂＸ？ネル領域からは、ドレーン領域と同じ導電形
でありまたドーパント′ａ度の非１：１に小さい領域に
Ｊ：って分離されている。この領域は比較的大きい幅（
高濃度にドープされたドレーン領域とヂｔ・ネル領域の
間にあって例えば数ミクロン）であり、ドレーンの方向
へ空間電荷を伸ばづことによって印加電圧の部分を１り
持する作用をするしので、該空間電荷はトランジスタが
非導電状態の０．１にｎ６がっている。 現在までに努力が続けられてぎた、単一の半導体Ｌ５板
の１にＣＭＯ３論叩回路と高電圧ＭＯ３ｌ〜ランジスタ
の両者を組立てようとする蔑つかの例では、総ての）見
合で１７案された村ＩＸｉ台は、それらが相当数のＫＩ
　ｆＺでのスデップならびに多数の異なったマスクを必
要とする不都合を伴っている。 発明の要約 本発明の目的の１つは、組立てにおいて少数のスアップ
と少数のマスクの可能な（を造およびその構造の形成法
であり、そこ（低電圧）においてＣＭＯ３論理回路どｎ
−チャネルおよびｒ〕−ヂトネル高ｍＪＩＭＯ８ｉ−ラ
ンジスタがこの）１６造中で統合されている。 本発明のｂう１つの目的は、ＣＭＯ８論理ｌ−ランジス
タと高電圧ＣＭＯ３＋ＭＯＳトランジスタる構造体を提
供することで、該構造体
【よバ、イボーラトランジスタ
もその組立て法を変更７ることノｊく統合できるような
ものである。工業的な製品ノ°ノ法においては、製ｊΔ
ステップができるだ番プーコーハーサルであることを保
証す゛ることは非常に望６Ｌシいことで、従って夫々が
非常に異なった多くの生産物が大昂に１つの生産ライン
に４ｆぶことが呵１；とである。このことは当該ＩＭ　
５Δ体におりる望ましい目標であり、たとえ（低電圧）
０ＭＯ３論理トランジスタ、高電圧ＣＭＯＳトランジス
タおよびバイポーラトランジスタのように違ったもので
も、前記ｑ産１カはそれらの要素の統合を行なう。 ［）−チャネルおよびｐ−チャネル間Ｏ８論理トランジ
スタと、ｎ−チャネルおよびｐ−チャネル８電ＩＴＭＯ
３Ｉ−ランジスタとの統合による回路の形成のために、
ここで提案する基本的な構造は次のらのを含む。 一半導体ウェハは、低濃度にドープされたｎ−形エビタ
キシビルＦ１によってカバーされた基板から作製される
。 第１の低濃度にドープされたｐ−形領域は、半導体ウェ
ハの表面からエピタキシアル層の深さの部分まで延伸し
ており、これら領域は区１ｉ１１を構成し、ここにおい
て低電圧ｎ−チャネルトランジスタのソース、ドレーン
およびチャネルが形成される。 一高濃度にドープされたｐ　形ｖＡ域は、低濃度にドー
プされたｐ−形領域よりも浅い深さであり、該ｐ″−形
領域は半導体つ１−ハの表面から延伸してＪ′−３つ、
かつ該領域が低゛市圧または高電圧ｐ−チャネルＭＯ３
ｔ−ランジスタのソースとドレーンを構成づる。 一高＆１度にドープされたｎ＋形領領域、ｐ−形領域よ
りも浅い深さであり、かつそれが半導体ウェハの表面よ
り延伸しており、また低電圧または高電圧ｎ−チャネル
ＭＯＳトランジスタのソースとドレーンを形成するもの
である。 −少くとも１つの第２のｐ−形の領域は、第１の領域と
同じ′ｆＡ度プロファイルを有し、かつ同じ深さに伸び
て４３す、また該第２の領域はｎ＋形ソース領域を包囲
するようになって高電圧ｎ−チャネルＭＯ３Ｉ−ランジ
スタのチャネルを構成して（１５す、Ｊ、た該ＭＯ３ト
ランジスタレよ第２の領域の外部に位置するｎ＋形ドレ
ーン領ｊ或を含み、かつそれとは間を置いた関係にあっ
て、ドレーンｆｌ域と第２領域との間にＪ５いてトラン
ジスタゲートによって直接には制御されない低濃度にド
ープされたｎ−形エピタキシアル層の存在を可能にする
。 一少くとも１つの第３のｐ−形順賊シま、１１１ｊ記第
１と第２の領域と同じ濃度プロフッノイルをイｊし、か
つ同じ深さに伸びてＪ５す、また該第３の領域はｐ　−
ｆ−ｒ−ネル高電圧ＭＯＳトランジスタのｐＩ−形ドレ
ーン領域を包囲りるにうになっており、そこｒ：（まチ
ャネル領域が第３の領域に隅１シシた（［（ｍ度にドー
プされたｒｌ−形エピタキシアル層によって１１４成さ
れており、Ｊ：だ該トランジスタのｐ　形ドレーンはチ
ャネル領域とは離れた関係に配置されて、これらの間に
おいてトランジスタゲートによって直接的に制９１１さ
れない第：３の領域を形成寸べく構成され、さらに該ト
ランジスタのソース領域が第３の領域の外部に位置して
いる。 この構造の最も顕著な特徴はｎ−チャネルおよびｐ−ヂ
ｔ・ネル高電圧トランジスタの両方が、低濃度にドープ
されたエピタキシアル層の中に局在化され、かつ低電圧
ｎ−チャネルＭＯＳトランジスタの絶縁区劃の拡散と同
じである拡散から組立てられる点である。この構造は非
常に簡単な製造方法に移行可能であり、Ｃ〜ｌ０３ｉ−
ランジスクおよびバイポーラトランジスタの結合してい
る昂１造へは特に転用ができ、その際集積回路ウェハの
１７１理に含まれる一般的プロセスに何等の変更の心嚢
を牛しさけることがない。 本発明に該当づる組合−て法は従ってｎ　’Ｉ形−１−
ビタキシｉ・ル層の表面から出発づる１１１−　ステッ
プにおけるｐ−形領域のくインプランテーション／拡散
）形成に特徴があり、すべてのｎ−チＸ・ネルＭＯ５ト
ランジスタ（ソース−トドレーン＋チャネル）を包む区
割の生成を目的とする点だｔノではなく、ｎ−チャネル
ＭＯＳトランジスタのソースだ（プが（ドレーンでなく
）またはｐ−チャネルトランジスタのドレーンだｔづ（
ソースでなく）が続いＣ拡散されるような領域でしまた
ｐ−形領域が形成される。 穎１翌】１工１ 本発明の他の特徴は、次の記述の考察ならびに添イ］図
面から明らかになるであろう。ここで、〜第１図〜第７
図は本発明による組立て法の連続した過桿を示づ。 一第８図は本発明による集積回路の実施例の構造の横断
面図であって、表面の金属相ｈ１＆続を位置づ１プる以
前のものを示１、。 図面の明瞭さのために水平４１らびに垂直のスケールは
図示していない。 図示された構成例においては、幾つかの場合の着手に当
って他の胃なった基板も用いうるが、出発材料はｐ形の
シリコン１０から成っている。実施例に基づいて、ｐ／
ｐ　基板、すなわら換古づればぞの裏面にだ１ノ多呈に
ドープしたｐ形のＪｊｔ板（特に裏面から受容し易い：
ルクタを含む任心ｐｎρバイボーラバワートシンジスク
を回路の中に組み込もうと望む時には）が考えられる。 他の代替の例１よ、その厚さ全体にわたって多埴にドー
プしたｎ＋形から成るもので、垂直ｎｐｎバイポーラパ
ワートランジスタでコレクタが基板の裏面から受容され
るように設訂されたものを回路の中に形成させようと１
″るのがその例である。 基板の表面の上では（図面では上の方の面で示す）、ｎ
形不純物（例えばアンチモニイのような）の第１の局所
的なインブランデーシコン（注入）が行なわれ、それは
実質的にいわゆる埋込層を構成するｎ　形領域１２を局
所的に形成するほどに高い濁度である。 当該インブランチ−シコンの方法は、領域１２に相応す
る部位だ＄−Ｊが開放された樹脂のマスクを透して行な
われる。 このｎ　形プランテーション後に、実質的にはり板１０
の全表面にＪ３いて単結晶シリコンのエピタキシアル成
長が実施される。然しより特定的に記述される（１４成
の実施例でｔよ、そのｌＪ法はイー１加的なステップを
含んでおり、それは接合分列ゾーンが異４ｆった能動回
路ゾーンの間に相応、されるという１１実に由来するも
ので、例えば異なったＭ　ＯＳ　ｈフンジスタ間て゛あ
り、そこではソース（ユ同じ電位部分には接続されない
。より特定された事項では、分列はｐ形の分１ｔ！Ｊの
手段によって達成され、それは表面から下側へｐ形の基
板まで全エピタキシ１ル層を通過するもであるゎこれら
の壁はｐ形不純物の二重拡散によって形成され、づ−な
わら早成からの上方への拡散とエピタキシ７・ル層の表
面からの下向きへのドーピングである。この上う【工理
由からしてエピタキシアル処理の前に、ｍ１Ｊ２１０の
表面において第２のインプランテーションを実施するも
ので、これはｐ形不Ｈ物（例えばボロンのような）を用
い、また該ブランテーシ」ンＨ，ｙ　ｉｌｌ脂マスクの
手段で局所的なものであり、このマスクｔよＩ’Ｊｉ望
の分離壁に相応Ｊる点にＪ′３いて開放さ“れたもので
ある。第１図のＩｌ’ｌ　造４よこのようにして論域１
２は「１　形、また領域１．＋はｐ　形であり、阜仮の
表面をフラッシュして得られｌごしのである。 単結晶シリコンの低）０度にドープしたｐ形の−［ビタ
ギシ１フル層１６を、次に基板の′ｉ′人面の士に成長
さぜる。この層の成長の間１，１３Ｊ、σ次の熱処理の
段階の闇において、予めインブラントされた不？１１物
１．１第２図に示した３」、うに、早成１０と］−ビタ
にシアル層１６の両方に向って拡散する。 次の諸図面＋、Ｌ埋込層’１１１ｆ１．１２が、四初の
ｐ形基板とそれを蔽っているエピタキシアル層の境界に
またがって位置しているのを示づ。領域１４に関づる限
り、これらの層は一方では下方に拡散して埋込層によっ
て形成される？ｆ生側面ｎｐｎゾーン（ｐａｒａｓｉｔ
ｉｃ　　１ａｔｅｒａｌ　ｎｐｎ　１ｏｎｅ）の影響を
減少させ、他力では上方へ拡散しく未来の分離壁の下の
部分を形成づる。 ここで述べる具体例では、電界効果１−ランジスタ（Ｍ
ＯＳＦＥＴ）ばかりでなく、垂直ｎｐｎバイポーラ１〜
ランジスタを含む集積回路を用意する諸ステップを提供
づ°るもので、この場合コレクタ電流は前記１−ランジ
スタの下に位置する埋込層の部位より集められる。践月
戸（ｗｅｌｌ）は高濃度にドープされたｎ　形領域で、
それはでの表面から埋込層へと下へ１ビター（シアル層
を通って延びている。従ってこのアクセス井戸（ａｃｃ
ｅｓｓ　ｗｅｌｌ）を形成する最善の方法は、エピタキ
シトル層１Ｇを形成させた後直ちにリン（ＰＯＣｊ）３
の予めの析出）を深部に拡ｒｌｌづ゛ることである。第
３図は組立て法におけるこの段階での集積回路構造を示
している。 次のスデップは基本的な処理段階の一つで高濃度にドー
プされたｐ形領域の局所的形成（これを今後ｐ−領領域
表現）である。これらの領域はエピタキシアル層の表面
から、その深さ部分の下方へ（例えばエピタキシアル層
が１５ミクロン厚味の場合は７〜８ミクロン）延伸して
いる。 これらの領域の局所化は次のようなしのである１゜１）
　もし予め決められた位置に、特に回路の論理機能のた
め、低いブロッキング電圧性能（１０Ｗｂｌｏｃｋｉｎ
ｇ　ｖｏｌｔａｇｅ　ｃａｐａｂｉｌｉｔｙ）を有する
ｎ−チトネルＭ　ＯＳ　ｌ〜ランジスタ（Ｌ　Ｖ−Ｎ　
Ｍ　ＯＳ　ｌ−ランジスタ）を用意しようと°づ−る場
合は、閉鎖した区ｉ＋１　（ＣＯｍｐａｒｔｍｅｎｔ）
を構成するｐ−領域２０が最初に形成され、ここにｄ３
いては全ｎ−チャネルＭＯ３ｌ−ランジスタ（またＧ；
ｉ：　視Ｂの１〜ランジスタさえも）がソース領域、ド
レーン領域およびチ１？ネル領域を含み、チャネル領１
或はｐ−形領域２０の表面部位によりて構成される。 ２）　ちし予め決められた位′ｆｉｋ：、かつ出力ステ
ージのために、高いブロッキング７ｈ圧性能を有するｒ
）−チキ・ネルＭＯ３ｌ−ランジスタ（トＩＶ−Ｎ　Ｍ
　ＯＳ　ｌ〜ランジスタ）を用意しようとり−る場合は
、最初ｐ−領領域２を生成させ、ここにおいて１４トラ
ンジスタのソースを形成づべく、夫々の１〜ランジスタ
のために領域２２よりらより浅い深さの甲１の高温［σ
ドープｎ　領域の拡散をその後に行なわけ、またチトネ
ルは前記領域２２０部分により構成される（従ってトＩ
Ｖ−ＮＭＯＳトランジスタおよびＬＶ−ＮＭＯ３ｔ−ラ
ンジスタにとっては、同じしきい値電ＩＪ−を用意しよ
うどする必要）。 ３）、ｂシ予め決められた位置にｐ−ブトネル１″：Ｓ
電圧ＭＯ３ｔ−ランジスタを用意しようとする場合は、
最初ｐ−領領域４を生成させ、ここにおいてはトランジ
スタのドレーンを形成すべく、夫々のトランジスタのた
めに領域２４よりより浅い深さの単１の高濃度ドープｐ
　形領域の拡散をその後に行なわけ、またチトネル（，
１ｎ形工ピター１シアル層１６の部分によりｌｌ’ｉ成
される。 ４）　もし能動ゾーンの間の分離が接合にＪ、り行なわ
れると（前述の例の場合のようなｐ形弁ｑｌ壁）、ｐ−
領域２６が前記分離壁のレベル、Ｉ！ｌ′＋３すれば夫
々の拡散領域１４の上に直接に生成し、この結Ｔ（れぞ
れの領域１４が分回１璧を完成するように対１＋５りる
領域２６と結合し、それは次に１ビタキシンフル層１６
の全厚味を通って延びている。 これらの異イヱつたｐ−形の領域は、同時的に局所的な
インプランテーション（樹脂に相応覆る形を形成すべく
、適切な樹脂マスキングの被覆とエッチによる）によっ
て行なわれる。注入される不純物は望ましくはボロンで
あり、そのドーズ吊ハ１．５ｘ　１０１０１３ａｔｏ／
　ｃｒ７ｒ（１）オーダである。コノインブランチ−シ
コンの次に熱拡散処Ｂｐが行なわれ、ｐ−一領域が１分
の深さく実質的にはｎ−ヂＰネル〜＋０Ｓｔ−ランジス
タを含む区割のため必要な高ざによって指定される）に
なるよう確保される。実施例の場合では、ｐ−領域のｐ
形不純物の表面ｉ農度は該拡散過程の終了時には１０１
０１６ａｔｏ／　ｃｔｉのオーダになる。 次のスフツブｔよ１ｉｉｌ　’ｒ’＋’：の局所的な酸
化過程であ−って、厚いシリ−コン酸化１１７１領域を
形成さけるの／ＪＳ　ｌ］的で、該領域は各々のＭ　Ｏ
Ｓ　１−ランジスタべ一包伏（１ように能１ＦｊＪゾー
ンを包ｔｎ’＋する。 上）本の厚い酸化物の領域ｔよ、特に回ｙ８の金属０°
つ相互接続体の支持体として作用する。 この目的のために、シリコン窒化１加Ｍ２８ノ〕＜（バ
（１）され、そのうちで厚い酸化物が玉ピクーＶシアル
（こ成長さずべく予め決められた位置１＞１らｔよ７；
り４ヒ１駒を除く！こめエツチングされる。それから、
樹脂マスクにより規定された予定のイ装置で、ｎ形不純
１カ（ヒ素）のインプランテーションが行なわれる。 この後続いて別の樹脂マスクによってＪ！Ａ定されＬ二
他の位置でボロンのｐ形インプランテーシコン力（実施
される。厚い酸化物の実質的１こ−Ｆ　ｋこ１を冒づる
これらいわゆるエツジインプランテーション（ま、厚い
酸化物の下に形成された寄生ＭＯ３ｌ−ランジスタの１
云導に対して防護づるために４韮される。これらインブ
ランチ−シーフンは通常のらのであって、不必要に図面
を複雑化しないため図示していない。 第４図は、木組立て工程の当該段階での集積回路を示づ
゛。 引続いて酸化熱処理が、窒化物の除去された窒化１カフ
リーの位置にルい酸化物の成長を起こさＵるべ〈実施さ
れた。ｐ−領域（２０，２２，２４，２６）にインブラ
ントされた不純物の拡散が、この熱処理の間に行なわれ
る点は性態しておくべきて・ある。 第５図はこの処理段階の終りにおりる構造を示したもの
で異なった位置に厚い酸化物ゾーン３０があり、かつよ
り特定的には酸化物の位置は、そこで手心体表面の極く
近辺での導通や従って電場効果による望ましく　’ｃｈ
いブレネル（または反転層）による金ｎ；の相豆接続ま
たは多結晶シリコンの旧Ｈ接抗を防１［す°ることが所
望される。 例えば厚い酸化物のｔｉ？ｉ３０は、高電圧ＭＯＳトラ
ンジスタのドレーン領域とチャネルｆｆｉ賊の間（１！
Ｉに望まれる。提供され１奪るどの形のバイポーラ１−
ランジスタでも、これらトランジスタのアクセス井戸１
８およびベース領域を包囲りる厚い酸化１り領ｌ或３０
が用意され１ｑる。 次の処理スデツプは、単結晶シリコンがス１−リップで
除かれＩこづべての表面とｊ９い酸化狗領１１侃３０の
間で、Ｍ　ＯＳ　ｌ−ランジスタのゲート酸化物を形成
づべく薄い酸化シリ−１ン層を竹ることにある。 この酸化シリコン層３２は、半導体ウェハの熱的配化に
り行なわれる。 数千Ａングス１〜ロームの厚さく第６図に図示のように
）を１４つた多結晶シリコンの均一’ｒ）　ｒ、）ｉ　
３４　Ｌ）、次にガス相においてかつ低圧で（シランを
出発月利として）均一に析出される。 この層はその揚（・（析出過程の間（こ）１−一ブされ
るか、あるいは析出後リンの拡散、例えばＰＯＣｆ１３
の予備析出）を受けるが、それは多結晶シリコンの十分
な導電率を（７る目的である。 多結晶シリコンおよびその博い酸化物のエツチングが行
なわれるが、例えばＣＦ４のプラズマおよび樹脂マスク
の１段によるものであり、それは一方で（よ種々の低電
ＩＥＥ　Ｊ３よび高電圧ＭＯ３ｌ−ランジスクのグー１
〜を規定づ−るもので、他方では所望に従って幾つかの
多結晶相互接続を規定する目的である。 第７図は本組立て法における、樹脂マスクを除いた世の
該段階におりる集積回路を図示している。 ｎ−チＶネル低電圧ＭＯＳトランジスタの場合、薄い酸
化物の上に戟っているグー１〜２９は、ｐ−形区側２０
の表面部の中に浸透し、ゲートの両方のサイドにおいて
該区劃の中にソースゾーンとドレーンゾーンの形成を行
なわせる。ｐ−ヂャネル低雷圧ｔｖｌ　ｏ　ｓ　トラン
ジスタの揚台４．Ｌ、グーｔ−３８よｐ−形領域の外部
へ通過し、ｐ−形領域の外部でゲートの夫々のサイドに
おいてソースゾーンとドレーンゾーンを形成する。ｎ−
チャネルｌ：Ｉ電圧Ｍ　ＯＳトランジスタの場合は、ゲ
ート３３はｐ−形領域２２の１ピタキシアル層の境界に
またがる位置に通過し、ゲートの１方のサイド上で領域
２２の中にソースゾーンを形成し、また前記グー１−の
他方の側の上で領域２２の外部にドレーンゾーンを形成
し、さらに前記ゲートの王で領域２２の中にチャネルゾ
ーンを形成させる。最後にｐ−チ１！ネル高′？ｒｉ圧
ＭＯ８ｌ−ランジスタの場合は、ゲート３５はエビクキ
シアル層とｐ−形ｆｎ域２４の境界にまたがる位置に通
過し、ゲートの一方のサイドの上の領域２４の外部でエ
ピタキシアル層の中にソースゾーンを、またゲートの他
方のサイドの上で領域２４の中にドレーンゾーンを、さ
らに前記ゲートの下方で領域２４の外部でエピタキシ１
ル層中にヂＶネルゾーンの形成を行なう。 残っている多結晶シリコンは、それから次のイ４ンイン
ブランデーション段階のたあの自己整列マスクどじて役
に立つ。 第１段階は高濃度のｐ形不純物のインプランテーション
から成り立つ。このインプランテーションは必要とあら
ばｎｐｎバイポーラトランジスタのベース領域ばかりで
はなく、ｐ−チセネルＭＯＳトランジスタのｐ　形ソー
スおよびドレーン領域の形成４目的としている。この目
的のために、樹脂の層が被覆されかつエッヂされるが、
それはｐ　形インプランテーションを受ける必要のない
、つまり高電圧又【よ低電圧ｎ−ヂーヤネルＭＯＳトラ
ンジスタのサベておよびｎ　Ｄ　ｎ　ｌ〜ランジスタの
Ｔ’ｌレクタのｊ？クレス月戸１８におりるゾーンをマ
スクするためである。、ＦＡ脂にマスクされないｐ−チ
１１ネルＭＯ３Ｉ−ランジスタの場合は、厚い酸化物領
域および多結晶シリコングートレま、ｐ＋形インブラン
ト領域の正確な規定を提供するためのマスクとして使用
される。インブラン１−ジョンは、例えばボロンによっ
て行なわれる。 第８図に示すように、これらｐ　形領域はそれぞれ次の
ようなものである。 一領域３６はρ−チＩ２ネル低電圧ＭＯ８ｌ〜ランジス
タのドレーンを（８成し、またゲート３１と厚い酸化物
領域３０の間においてｎ−形エビクキシアル層１６の中
に直接的にインブラントされる。 −領域３８１．Ｌ前記トランジスタのソースを構成し、
また同様にゲート３１と厚い酸化物領域３０の間におて
ｎ−形エピタキシアル層中にインブラン１へされる。 一領域４０はｐ−ヂャネル島電圧ＭＯ３を−ランジスタ
の１：レーンを構成している。これら領域４０４よｐ−
形領域２４の中にインブラントされ領域２４よりち八い
深さである。さらに？↑点すべき点（、上、ｒｆｆｌｔ
ｉ４０（チ！１ネル側の上の）エツジがチレネル父ｉ１
ｊ侃４２自体から比校手大幅／ｐ距離にＢｘ置しηいる
ことで、この釦頭は領域２４の深さよりも決してλ１ｊ
かくはない。上述のヂ１１ネル領１或４２は、ｎ−形の
領域（トランジスタグー１〜、より正確にはゲートのあ
る部分でもって蔽われ′Ｃおり、該ゲートの部分は半）
り性表面からはただ薄い酸化物１；’ｉ３２によって分
阿（されており、従ってそれは直接的にチＶネルの形成
を制ｉｌｌ　’Ｕ’きるものである。 一領域４４はｐ−チＶネル高電圧ＭＯ８ｌ−ランジスタ
のソースを構成するしので、ゲート３５と厚い酸化物ゾ
ーンの間ひエピタキシァル層の中にインブラントされる
。 一必要とあらば、領域４６はｎｐｎバイポーラ１〜ラン
ジスタのベースを（８成りる。 ｐ　形インプランテーションに用いたマス−１ングの樹
脂は次に除去され、それから焼なよしの（桑作が遂行さ
れる。樹脂の別の層が被覆され、まｌこ次のｎ　形イン
プランテーション（または拡散）のために１ツｆ−され
る。この樹脂層【ま、このインプランテーション目的の
ないトランジスタ、？ｌなわらｐ−チャネル（低電圧ま
たは高電圧）　ＭＯＳトランジスタおよびｎｐｒＢ−ラ
ンジスタのベース領域をマスクする。マスクされないト
ランジスタの場合は、厚い酸化物３０および多結晶シリ
コンの゛領域がｎ　インブラント領域を正確に規定する
ためのマスクの動きをする。インブランチ−・」ンはヒ
素を用いて行なわれるが、アンプルの中でのヒ素の拡散
もまた可能である。 第８図に図示するように、これらｎ＋形領領域＋ ｐ　形領域の厚さよりも小さく、それぞれ次のＪ、うな
ものである。 −ｎ−チｉ・ネル低電圧Ｍ　ＯＳ　ｌ−ランジスタのド
レーン領域４８で、ゲート２９と厚い酸化物ゾーンの間
でｐ−形領域２０の中にインブラントされる。 −前記Ｉ〜ランジスタのソース領域５０で、ゲート２つ
と厚い酸化物ゾーンの間で領域２０の中に同様にインブ
ラント・される、。 −ｎ−チトネル高雷圧ＭＯ３ｌ−ランジスタのドレーン
領域５２で、はじめのｎ−形Ｆビラ１−シアル層の中に
直接的にインブラントされる。これらの領域は該１−ラ
ンジスクのチャネル領域５４自体から、ある距離（それ
は相当大きいが［ピタキシアル層の厚さよりし小ざい値
である）をもって＋ｉｌれておるもので、換言すれば多
結晶シリコンのグー１〜３３によって（＋！’）い酸化
物３２４通して）直接的にカバーされているｐ−形領域
である。 この距！ｄ＋をこえて、１−ビター１シアル層は厚い酸
化物ゾーン３０で被覆されでいる。このよう４１条件下
において、領域５２は完全にルい酸化物３旧ごよって規
定される。 一領域２２の中に拡散し、かつｎ−チトネル１７：；電
ｎＭＯＳトランジスタのソース領域を構成づる１ね域５
６があり、該領域５Ｇのエツジと領域２２のエツジの間
のスペースは、ここで該トランジスタのヂ１１ネル？ｒ
Ｉ域５４を構成するように位首している一領域５６はゲ
ート３３ど厚い酸化物ゾーン３０によ）で規定される。 一必要とあらば、垂直ｎｐｎバイボーラトフンジスクの
エミッタを構成Ｊ−る領域５８（よ、こ七しら語域がベ
ース領域４６の中に拡散される。押込層ｆ＼アクセスを
与える１戸１８ムまた、この浅いｎ”形インプランテー
ション処理を受（」ることかひきる。 組立て工程は図示はしなかった通、；；シのスーアップ
によって完結りるが、シリコン酸化物絶縁層のガスＩＩ
析出、該絶縁層のフロー処理、間敢接魚のための丁ツブ
ング、金属（アルミニウム）の析出、相ｒ３７接続を規
定すべきアルミニウムの１ツチング、不動態絶縁層の（
ｎ出、パッケージのピンに接続りるための接υ、パッド
のエツチング、および封止へどから成っている。 これまで）ボベたＢ４構成において、ｒ）−ヂャネル低
電圧ＭＯＳトランジスタを含むｐ−形区ぶ１１２０ｔま
、ｒ）−形ＬピタキシＩル層の厚さでもって基板から分
阿［される。然しながら、ｐ　形ゾーン１４　ｆ、Ｌ区
７：１１の位置Ｃ・エピタキシ７フル成艮の以前に拡散
を受り℃−いること、この結果このゾーンｔよ続いて［
Ｋ　Ｃ１へ向（〕土へ延びており、その揚台低雷圧ＮＭ
Ｏ３区！；Ｑ　ｔｂよび分河Ｉ壁をｌｂ１成づることを
期待できる。このＪ：うにしく（２劃と基板とを接続す
ることにより、いわゆるＩＸ）　’＝ノがね現象（１ａ
ｔｃｈ−ｕｐ　ｐｈｅｎｏｍｅｎａ）の出現、換舊づれ
ば１’＝：　’、ｌ　ｎ　ｐ　ｎ　ｐ勺イリスクの（ｌ
成を阻１トリーることが可自ヒである。 これまで・１．ニ述べて来たＩＪ法（，１、側面のｐ　
ｎ　ｐバイポーラトランジスタ（ｐ−チャネルＭＯ３ｌ
・ワンジスタのドレーンと同時にエミッタど］レククを
生成し、ベースはＬピッ１シアル層によって生成される
）の伯り方と完全ｔご−・致づるものて０る。 最後に出発基板かｎ　形であると、垂直ＤＭＯ３としで
企画されるパワー毒子の組０てにこの考察をちえること
が可能で、該垂直Ｄ　Ｍ　ＯＳはいわゆる拡散ｎ−ヂャ
ネルＭＯ３Ｉ〜ランジスタであって、ここではドレーン
はＶ、仮のｎ　月面より構成され、ソースは低電圧［）
−チャネル〜１０ｓトランジスタのソースど同様ｎ　ゾ
ーンによっＣ構成され、またチＩノネル領域は低電圧ｎ
−ヂャネル〜１０Ｓトランジスタのｐ−区劃により局所
的に拡散を受けるしのである。 １、図面の筒中な１１！１明 第１図・〜第７図は本発明による組立て法の連続した過
ｆ？を示し、第８図ｔよ本発明による集積回路の実施例
の横内ｉ面（Ａで・、表面の金属相Ｕ接続を位置づりる
以前のらのを承り。 １０・・・・・・「）形シリコンＪ：（仮、１２・・・
・・・ｎ　形埋込層１４・・・・・・ｐ　形理込層、１
Ｇ・・・・・・ｎ−形「ピタキシアル層、２０・・・・
・ｆ３７；Ｉ＋、２８・・・・・・シリコン窒化物層、
３０・・・・・・シリコン酸化物層、３２・・・・・・
醇化シリコン層、３４・・・・・・多へ１□晶シリニ１
ン）藝、３５・・・・・・グー１−１３０．４０・・・
・・・ドレーン、３８．４４・旧・・ソース。

Claims (3)

    【特許請求の範囲】
  1. （１）低電圧ｎ−チャネル及びｐ−チャネルＭＯＳトラ
    ンジスタと、高電圧ｎ−チャネルおよびｐ−チャネルＭ
    ＯＳトランジスタとを統合する集積回路構造であつて −半導体ウェハは、低濃度にドープされたｎ−形エピタ
    キシァル層によつてカバーされた基板から作製されてお
    り、 −第１の低濃度にドープされたｐ＾−形領域は、半導体
    ウェハの表面からエピタキシァル層の深さの部分まで延
    伸しており、これら領域は区劃を構成し、ここにおいて
    低電圧ｎ−チャネルトランジスタのソース、ドレーンお
    よびチャネルが形成されており、 −高濃度にドープされたｐ＾＋形領域は、低濃度にドー
    プされたｐ＾−形領域よりも浅い深さであり、該ｐ＾＋
    形領域は半導体ウェハの表面から延伸しており、かつ該
    領域がｐ−チャネルＭＯＳトランジスタのソースとドレ
    ーンを構成しており、−高濃度にドープされたｎ＾＋形
    領域は、ｐ＾−形領域よりも浅い深さであり、かつそれ
    が半導体ウェハの表面より延伸しており、またｎ−チャ
    ネルＭＯＳトランジスタのソースとドレーンを形成して
    おり、さらに −少くとも１つの第２のｐ＾＋形の領域は、第１の領域
    と同じ濃度プロファイルを有し、かつ同じ深さに伸びて
    おり、また該第２の領域はｎ＾＋形ソース領域を包囲す
    るようになって高電圧ｎ−チャネルＭＯＳトランジスタ
    のチャネルを構成しており、また該ＭＯＳトランジスタ
    は第２の領域の外部に位置するｎ＾＋形ドレーン領域を
    含み、かつそれとは間を置いた関係にあって、ドレーン
    領域と第２領域との間においてトランジスタゲートによ
    って直接には制御されない低濃度にドープされたｎ−形
    エピタキシァル層の存在を可能にし、 −少くとも１つの第３のｐ＾−形領域は、前記第１と第
    ２の領域と同じ濃度プロファイルを有し、かつ同じ深さ
    に伸びており、また該第３の領域はｐ−チャネル高電圧
    ＭＯＳトランジスタのｐ＾＋形ドレーン領域を包囲する
    ようになっており、そこではチャネル領域が第３の領域
    に隣接した低濃度にドープされたｎ−形エピタキシァル
    層によって構成されており、また該トランジスタのｐ＾
    ＋形ドレーンはチャネル領域とは離れた関係に配置され
    て、これらの間においてトランジスタゲートによつて直
    接的に制御されない第３の領域を形成すべく構成され、
    さらに該トランジスタのソース領域が第３の領域の外部
    に位置している、前記半導体ウェハ、第１の低濃度にド
    ープされたｐ＾−形領域、高濃度にドープされたｎ＾＋
    形領域、少くとを１つの第２のｐ＾−形領域、および少
    くとも１つの第３のｐ＾−形領域とからなる集積回路構
    造。
  2. （２）前記構造がエピタキシアル層を上部から底部まで
    直通するｐ−形分離壁を有し、該壁の上の部分が第１、
    第２および第３の領域と同じ操作によって生成されたｐ
    ＾−形の領域より構成される特許請求の範囲第１項に記
    載の構造。
  3. （３）ｎ−チャネルおよびｐ−チャネルＭＯＳトランジ
    スタが統合され、予め決めてある数の前記トランジスタ
    が改良されたブロッキング電圧性能を有する集積回路の
    組立て法であって、 ａ）低濃度ｐ−形不純物が低濃度ドープｎ−形エピタキ
    シアル層中に局所的にイオンプランテーションのために
    用いられ、同時に次の領域、 −低電圧ＮＭＯＳトランジスタとして知られる予定され
    たｎ−チャネルＭＯＳトランジスタのソース、ドレーン
    およびチャネルを包囲するための区劃を構成している第
    １の領域、 −高電圧ＮＭＯＳトランジスタとして知られるｎ−チャ
    ネルＭＯＳトランジスタのソースとチヤネルのみを包囲
    するための第２の領域、 −高電圧ＰＭＯＳトランジスタとして知られるｐ−チャ
    ネルＭＯＳトランジスタのドレーンのみを包囲するため
    の第３の領域、 に用いられ ｂ）多結晶シリコンで■われている薄い酸化物層が次の
    もの、すなわち、 −ゲートであって、第１の領域に延伸し、かつ該領域の
    中において該ゲートの夫々のサイドの上にソースゾーン
    とドレーンゾーンを生成し得る当該ゲート、 −ゲートであって、第２のｐ＾−形領域とｎ＾−形エピ
    タキシアル層の間の境界にまたがって形成され、かつ該
    ゲートの一方のサイドの上で第２の領域の中にソースゾ
    ーンを生成し、また該ゲートの他方のサイドの上でエピ
    タキシアル層の中にドレーンゾーンを生成し、さらに第
    ２の領域の中で該ゲートの下にチャネルゾーンを生成し
    得る当該ゲート、 −ゲートであつて、第３のｐ＾−形領域とｎ＾−形エピ
    タキシァル層の間の境界にまたがつて生成され、かつ該
    ゲートの一方のサイドの上でエピタキシアル層の中にソ
    ースゾーンを生成し、該ゲートの他力のサイドの上で第
    ３の領域の中にドレーンゾーンを生成し、さらに該ゲー
    トの下でエピタキシァル層の中にチャネルゾーンを生成
    し得る当該ゲート、 を形成すべく生成されかつエッチされ、 ｃ）一方においてはｐ−形不純物をまた他方ではｎ−形
    不純物を局所的にインプラットして、ｐ−チャネルトラ
    ンジスタのソースとドレーンを構成するｐ＾＋形の領域
    を形成しかつｎ−チャネルトランジスタのソースとドレ
    ーンを構成するｎ＾＋形の領域を形成するようにし、高
    電圧ＭＯＳトランジスタのドレーン領域が、該トランジ
    スタのゲートによって制御される領域からは距離をもっ
    て側面に置き換えられる、 前記の諸工程を含む集積回路の組立て法。
JP60214387A 1984-09-28 1985-09-27 高ブロツキング電圧性能を有するｃｍｏｓトランジスタの集積回路構造と該構造の組立て法 Pending JPS6188553A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8414988A FR2571178B1 (fr) 1984-09-28 1984-09-28 Structure de circuit integre comportant des transistors cmos a tenue en tension elevee, et son procede de fabrication
FR8414988 1984-09-28

Publications (1)

Publication Number Publication Date
JPS6188553A true JPS6188553A (ja) 1986-05-06

Family

ID=9308202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60214387A Pending JPS6188553A (ja) 1984-09-28 1985-09-27 高ブロツキング電圧性能を有するｃｍｏｓトランジスタの集積回路構造と該構造の組立て法

Country Status (6)

Country Link
US (1) US4628341A (ja)
EP (1) EP0179693B1 (ja)
JP (1) JPS6188553A (ja)
AT (1) ATE45443T1 (ja)
DE (1) DE3572260D1 (ja)
FR (1) FR2571178B1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6420666A (en) * 1987-06-22 1989-01-24 Sgs Thomson Microelectronics Power mos transistor structure
JPH04320368A (ja) * 1991-04-19 1992-11-11 Sanyo Electric Co Ltd 半導体装置
US6451640B1 (en) 1996-12-20 2002-09-17 Nec Corporation Semiconductor device having NMOS and PMOS transistors on common substrate and method of fabricating the same
US6869847B2 (en) 2001-08-30 2005-03-22 Sony Corporation Semiconductor device manufacturing method thereof
JP2006210532A (ja) * 2005-01-26 2006-08-10 Toyota Motor Corp 半導体装置の製造方法
JP2006324346A (ja) * 2005-05-17 2006-11-30 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008016494A (ja) * 2006-07-03 2008-01-24 Seiko Epson Corp 半導体装置の製造方法
JP2008016495A (ja) * 2006-07-03 2008-01-24 Seiko Epson Corp 半導体装置の製造方法
JP2010050219A (ja) * 2008-08-20 2010-03-04 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
JP2013145792A (ja) * 2012-01-13 2013-07-25 Toshiba Corp 半導体装置
JP2014165503A (ja) * 2013-02-27 2014-09-08 Fitipower Integrated Technology Inc 表示装置及びその半導体デバイス

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5276346A (en) * 1983-12-26 1994-01-04 Hitachi, Ltd. Semiconductor integrated circuit device having protective/output elements and internal circuits
US5610089A (en) * 1983-12-26 1997-03-11 Hitachi, Ltd. Method of fabrication of semiconductor integrated circuit device
JPH0695563B2 (ja) * 1985-02-01 1994-11-24 株式会社日立製作所 半導体装置
JPS61111576A (ja) * 1984-10-13 1986-05-29 Fujitsu Ltd 半導体装置
JPH0652792B2 (ja) * 1985-02-26 1994-07-06 日産自動車株式会社 半導体装置
JPH0793383B2 (ja) * 1985-11-15 1995-10-09 株式会社日立製作所 半導体装置
US5264719A (en) * 1986-01-07 1993-11-23 Harris Corporation High voltage lateral semiconductor device
IT1188465B (it) * 1986-03-27 1988-01-14 Sgs Microelettronica Spa Rpocedimento per la fabbricazione di circuiti integrati a semiconduttore includenti dispositiv cmos e dispositivi elettronici ad alta tensione
JPH0812918B2 (ja) * 1986-03-28 1996-02-07 株式会社東芝 半導体装置の製造方法
JP2635961B2 (ja) * 1986-09-26 1997-07-30 株式会社日立製作所 半導体装置の製造方法
IT1218128B (it) * 1987-03-05 1990-04-12 Sgs Microelettronica Spa Struttura integrata per rete di trasferimento di segnali,particolarmente per circuito di pilotaggio per transistori mos di potenza
US4811075A (en) * 1987-04-24 1989-03-07 Power Integrations, Inc. High voltage MOS transistors
US4866495A (en) * 1987-05-27 1989-09-12 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application
US5023678A (en) * 1987-05-27 1991-06-11 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application
KR900001062B1 (ko) * 1987-09-15 1990-02-26 강진구 반도체 바이 씨 모오스 장치의 제조방법
IT1232930B (it) * 1987-10-30 1992-03-10 Sgs Microelettronica Spa Struttura integrata a componenti attivi e passivi inclusi in sacche di isolamento operante a tensione maggiore della tensione di rottura tra ciascun componente e la sacca che lo contiene
US4994887A (en) * 1987-11-13 1991-02-19 Texas Instruments Incorporated High voltage merged bipolar/CMOS technology
JPH01147854A (ja) * 1987-12-04 1989-06-09 Nissan Motor Co Ltd 半導体装置
US5014097A (en) * 1987-12-24 1991-05-07 Waferscale Integration, Inc. On-chip high voltage generator and regulator in an integrated circuit
US4980746A (en) * 1988-04-29 1990-12-25 Dallas Semiconductor Corporation Integrated circuit with improved battery protection
KR910009739B1 (ko) * 1988-07-13 1991-11-29 삼성전자 주식회사 반도체장치의 제조방법
US4914051A (en) * 1988-12-09 1990-04-03 Sprague Electric Company Method for making a vertical power DMOS transistor with small signal bipolar transistors
EP0449858B1 (de) * 1988-12-23 1993-05-05 Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V. Hochspannungstransistor-anordnung in cmos-technologie
DE3936668A1 (de) * 1988-12-23 1990-06-28 Fraunhofer Ges Forschung Hochspannungstransistor-anordnung in cmos-technologie
FR2644651B1 (fr) * 1989-03-15 1991-07-05 Sgs Thomson Microelectronics Circuit de commande de transistor mos de puissance sur charge inductive
US5047358A (en) * 1989-03-17 1991-09-10 Delco Electronics Corporation Process for forming high and low voltage CMOS transistors on a single integrated circuit chip
US4918026A (en) * 1989-03-17 1990-04-17 Delco Electronics Corporation Process for forming vertical bipolar transistors and high voltage CMOS in a single integrated circuit chip
FR2647959B1 (fr) * 1989-06-02 1991-09-20 Sgs Thomson Microelectronics Procede de fabrication simultanee de transistors mos a canal n et de transistors bipolaires verticaux pnp
IT1235843B (it) * 1989-06-14 1992-11-03 Sgs Thomson Microelectronics Dispositivo integrato contenente strutture di potenza formate con transistori ldmos complementari, strutture cmos e pnp verticali con aumentata capacita' di supportare un'alta tensione di alimentazione.
USRE37424E1 (en) * 1989-06-14 2001-10-30 Stmicroelectronics S.R.L. Mixed technology integrated device comprising complementary LDMOS power transistors, CMOS and vertical PNP integrated structures having an enhanced ability to withstand a relatively high supply voltage
US5041896A (en) * 1989-07-06 1991-08-20 General Electric Company Symmetrical blocking high voltage semiconductor device and method of fabrication
US5045492A (en) * 1989-09-25 1991-09-03 Allegro Microsystems, Inc. Method of making integrated circuit with high current transistor and CMOS transistors
JPH06103745B2 (ja) * 1989-10-06 1994-12-14 株式会社東芝 集積回路素子
JPH0824146B2 (ja) * 1989-10-19 1996-03-06 株式会社東芝 Ｍｏｓ型集積回路
US5229308A (en) * 1990-04-30 1993-07-20 Xerox Corporation Bipolar transistors with high voltage MOS transistors in a single substrate
US5144409A (en) * 1990-09-05 1992-09-01 Yale University Isotopically enriched semiconductor devices
US5442191A (en) * 1990-09-05 1995-08-15 Yale University Isotopically enriched semiconductor devices
IT1250406B (it) * 1991-02-07 1995-04-07 Sgs Thomson Microelectronics Circuito logico cmos per alta tensione con porte logiche configurate nand e ridotto numero di transistori n-mos richiedenti una diffusione graduata limitatamente al solo drain
KR940009357B1 (ko) * 1991-04-09 1994-10-07 삼성전자주식회사 반도체 장치 및 그 제조방법
JPH05267604A (ja) * 1991-05-08 1993-10-15 Seiko Instr Inc 半導体装置の製造方法
JP2861624B2 (ja) * 1992-05-13 1999-02-24 日本電気株式会社 半導体装置の製造方法
US5282107A (en) * 1992-09-01 1994-01-25 Power Integrations, Inc. Power MOSFET safe operating area current limiting device
US5374569A (en) * 1992-09-21 1994-12-20 Siliconix Incorporated Method for forming a BiCDMOS
US5648281A (en) * 1992-09-21 1997-07-15 Siliconix Incorporated Method for forming an isolation structure and a bipolar transistor on a semiconductor substrate
US5559044A (en) * 1992-09-21 1996-09-24 Siliconix Incorporated BiCDMOS process technology
DE69307121T2 (de) * 1993-02-24 1997-04-17 Sgs Thomson Microelectronics Volkommen verarmter lateraler Transistor
EP0613181A1 (en) * 1993-02-26 1994-08-31 STMicroelectronics S.r.l. Bipolar transistor compatible with CMOS processes
JP3527094B2 (ja) * 1998-04-03 2004-05-17 Ｎｅｃエレクトロニクス株式会社 アクティブ型ｘｙアドレス方式固体撮像装置
US6534829B2 (en) * 1998-06-25 2003-03-18 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US6214675B1 (en) * 1999-02-08 2001-04-10 Lucent Technologies Inc. Method for fabricating a merged integrated circuit device
US6743679B2 (en) 1999-03-03 2004-06-01 Koninklijke Philips Electronics N.V. Integrated circuit devices with high and low voltage components and processes for manufacturing these devices
SE523899C2 (sv) * 1999-04-15 2004-06-01 Ericsson Telefon Ab L M Halvledaranordning
KR100350648B1 (ko) * 2000-01-17 2002-08-28 페어차일드코리아반도체 주식회사 모스 트랜지스터 및 그 제조 방법
US6818494B1 (en) 2001-03-26 2004-11-16 Hewlett-Packard Development Company, L.P. LDMOS and CMOS integrated circuit and method of making
JP4811895B2 (ja) * 2001-05-02 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4166010B2 (ja) * 2001-12-04 2008-10-15 富士電機デバイステクノロジー株式会社 横型高耐圧ｍｏｓｆｅｔ及びこれを備えた半導体装置
JP2003197792A (ja) * 2001-12-28 2003-07-11 Sanyo Electric Co Ltd 半導体装置
JP2003234423A (ja) * 2002-02-07 2003-08-22 Sony Corp 半導体装置及びその製造方法
JP2006049365A (ja) * 2004-07-30 2006-02-16 Nec Electronics Corp 半導体装置
US7781843B1 (en) 2007-01-11 2010-08-24 Hewlett-Packard Development Company, L.P. Integrating high-voltage CMOS devices with low-voltage CMOS
CN102097441B (zh) * 2010-12-17 2013-01-02 电子科技大学 用于等离子显示屏驱动芯片的soi器件
US9793153B2 (en) * 2011-09-20 2017-10-17 Alpha And Omega Semiconductor Incorporated Low cost and mask reduction method for high voltage devices
US9722041B2 (en) 2012-09-19 2017-08-01 Vishay-Siliconix Breakdown voltage blocking device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58216455A (ja) * 1982-06-09 1983-12-16 Toshiba Corp 半導体装置の製造方法
JPS5947757A (ja) * 1982-09-10 1984-03-17 Hitachi Ltd 半導体集積回路装置とその製造法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4325180A (en) * 1979-02-15 1982-04-20 Texas Instruments Incorporated Process for monolithic integration of logic, control, and high voltage interface circuitry
DE3063085D1 (en) * 1979-05-30 1983-06-16 Xerox Corp Monolithic hvmosfet array
FR2464561A1 (fr) * 1979-08-31 1981-03-06 Thomson Csf Structure de transistors complementaires (cmos) et son procede de fabrication
US4300150A (en) * 1980-06-16 1981-11-10 North American Philips Corporation Lateral double-diffused MOS transistor device
EP0070101B1 (en) * 1981-07-06 1985-11-21 Xerox Corporation Mos transistors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58216455A (ja) * 1982-06-09 1983-12-16 Toshiba Corp 半導体装置の製造方法
JPS5947757A (ja) * 1982-09-10 1984-03-17 Hitachi Ltd 半導体集積回路装置とその製造法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6420666A (en) * 1987-06-22 1989-01-24 Sgs Thomson Microelectronics Power mos transistor structure
JPH04320368A (ja) * 1991-04-19 1992-11-11 Sanyo Electric Co Ltd 半導体装置
US6451640B1 (en) 1996-12-20 2002-09-17 Nec Corporation Semiconductor device having NMOS and PMOS transistors on common substrate and method of fabricating the same
US6869847B2 (en) 2001-08-30 2005-03-22 Sony Corporation Semiconductor device manufacturing method thereof
US7122861B2 (en) 2001-08-30 2006-10-17 Sony Corporation Semiconductor device and manufacturing method thereof
JP2006210532A (ja) * 2005-01-26 2006-08-10 Toyota Motor Corp 半導体装置の製造方法
JP2006324346A (ja) * 2005-05-17 2006-11-30 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008016494A (ja) * 2006-07-03 2008-01-24 Seiko Epson Corp 半導体装置の製造方法
JP2008016495A (ja) * 2006-07-03 2008-01-24 Seiko Epson Corp 半導体装置の製造方法
JP2010050219A (ja) * 2008-08-20 2010-03-04 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
JP2013145792A (ja) * 2012-01-13 2013-07-25 Toshiba Corp 半導体装置
JP2014165503A (ja) * 2013-02-27 2014-09-08 Fitipower Integrated Technology Inc 表示装置及びその半導体デバイス

Also Published As

Publication number Publication date
FR2571178B1 (fr) 1986-11-21
FR2571178A1 (fr) 1986-04-04
EP0179693B1 (fr) 1989-08-09
DE3572260D1 (en) 1989-09-14
US4628341A (en) 1986-12-09
ATE45443T1 (de) 1989-08-15
EP0179693A1 (fr) 1986-04-30

Similar Documents

Publication Publication Date Title
JPS6188553A (ja) 高ブロツキング電圧性能を有するｃｍｏｓトランジスタの集積回路構造と該構造の組立て法
US5491105A (en) LDMOS transistor with self-aligned source/backgate and photo-aligned gate
US6420771B2 (en) Trench isolated bipolar transistor structure integrated with CMOS technology
US7605433B2 (en) Modular bipolar-CMOS-DMOS analog integrated circuit and power transistor technology
JPH0481337B2 (ja)
JPH0640568B2 (ja) バイポ−ラ型とｃｍｏｓ型のトランジスタの同時製作方法
KR100318283B1 (ko) 웰주입용의공통정합마크를사용하는평면공정
JPH10214907A (ja) 半導体装置およびその製造方法
US4047195A (en) Semiconductor structure
TWI576989B (zh) 集成高壓器件的方法
JPH0148661B2 (ja)
US4481705A (en) Process for doping field isolation regions in CMOS integrated circuits
JPH0318064A (ja) アルミニウム／ボロン　ｐウェル
GB2143082A (en) Bipolar lateral transistor
JPH0254522A (ja) 半導体層の不純物拡散方法
JPH09260520A (ja) 半導体集積回路装置
JPS57173965A (en) Semiconductor device
JPS62159456A (ja) 半導体装置およびその製造方法
JPS63233559A (ja) 半導体集積回路
JPS61214456A (ja) 相補型半導体装置の製造方法