JP3527094B2 - アクティブ型ｘｙアドレス方式固体撮像装置 - Google Patents

アクティブ型ｘｙアドレス方式固体撮像装置

Info

Publication number
JP3527094B2
JP3527094B2 JP09109498A JP9109498A JP3527094B2 JP 3527094 B2 JP3527094 B2 JP 3527094B2 JP 09109498 A JP09109498 A JP 09109498A JP 9109498 A JP9109498 A JP 9109498A JP 3527094 B2 JP3527094 B2 JP 3527094B2
Authority
JP
Japan
Prior art keywords
potential
well layer
type
conductivity
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09109498A
Other languages
English (en)
Other versions
JPH11289075A (ja
Inventor
康隆 中柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP09109498A priority Critical patent/JP3527094B2/ja
Priority to KR1019990011787A priority patent/KR100348835B1/ko
Priority to US09/286,082 priority patent/US6778213B1/en
Publication of JPH11289075A publication Critical patent/JPH11289075A/ja
Application granted granted Critical
Publication of JP3527094B2 publication Critical patent/JP3527094B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、固体撮像装置及び
その駆動方法に関し、特に、ＣＭＯＳ製造プロセスと互
換性のある固体撮像装置（いわゆる、ＣＭＯＳセンサ）
のうちのアクティブ型ＸＹアドレス方式固体撮像装置及
びその駆動方法に関するものである。
【０００２】
【従来の技術】光電変換された信号電荷を転送する転送
層方式の従来の固体撮像装置はＭＯＳ型とＣＣＤ型に大
別されていた。このような固体撮像装置、特に、ＣＣＤ
型の固体撮像装置は、近年、カメラ一体型ＶＴＲ、ディ
ジタルカメラ、ファクシミリな等に使用されており、現
在もなお特性向上のための技術開発が図られている。
【０００３】このような固体撮像装置の１つにＣＭＯＳ
製造プロセスと互換性のある固体撮像装置（以後「ＣＭ
ＯＳセンサ」と略す）がある。例えば、ＩＥＤＭ９３、
５８３−５８６頁（１９９３）や日経マイクロデバイス
１９９７年７月号１２０−１２５頁にＣＭＯＳセンサの
一例が記載されている。このＣＭＯＳセンサは、５Ｖま
たは３．３Ｖの単一電源で動作可能であるほど消費電力
量が小さく、また、一般的なＣＭＯＳ製造プロセスを用
いて作成することができ、すなわち、ＣＭＯＳ製造プロ
セスと互換性があり、さらに、信号処理回路その他の周
辺回路も同一チップに搭載することができる等の特徴を
有している。
【０００４】図３に従来のＣＭＯＳセンサの断面図を示
す。また、図４は、図３に示したＣＭＯＳセンサにおけ
る光電変換部の信号電荷蓄積中の電荷の状態図であり、
図５は同光電変換部の信号電荷蓄読み出し時の電荷の状
態図を示す。図３に示したＣＭＯＳセンサは、ＶＳＳ電
位（例えば、０Ｖ）が印加されているＰ型半導体基板１
０２を備えており、このＰ型半導体基板１０２には、Ｐ
型半導体基板１０２と逆バイアスになるようにＶＤＤ電
位（例えば、３．３Ｖ）が印加されているＮ型ウエル層
１０３と、ＶＳＳ電位が印加されているＰ型ウエル層１
０４ａ，ｂと、Ｎ型ウエル層１０３内に形成されている
Ｐ+ 型半導体領域１０５と、Ｐ型ウエル層１０４ｂ内に
形成されているＮ+ 型半導体領域１０６と、Ｐ型ウエル
層１０４ａ内に形成されているＮ+ 型半導体領域１０６
ａとが形成されている。
【０００５】Ｐ型半導体基板１０２の表面上には、Ｐ型
ウエル層１０４ａ上に位置するフォトゲート２０１と、
フォトゲート２０１と接続している出力用ＭＯＳＦＥＴ
２０２と、Ｐ型ウエル層１０４ａ上に形成されているリ
セット用ＭＯＳＦＥＴ２０３と、リセット用ＭＯＳＦＥ
Ｔ２０３から電荷の供給を受けるソースフォロワアンプ
を形成するＭＯＳＦＥＴ２０４と、ＭＯＳＦＥＴ２０４
のソース又はドレインにソース又はドレインが接続され
ている水平選択スイッチとしてのＭＯＳＦＥＴ２０５
と、ＭＯＳＦＥＴ２０５のソース又はドレインにソース
又はドレインが接続されているソースフォロワアンプを
形成する負荷ＭＯＳＦＥＴ２０６と、ＭＯＳＦＥＴ２０
５及び２０６の双方のソース又はドレインとそれぞれソ
ース又はドレインが接続されている暗出力転送ＭＯＳＦ
ＥＴ２０７及び明出力転送ＭＯＳＦＥＴ２０８と、暗出
力転送ＭＯＳＦＥＴ２０７及び明出力転送ＭＯＳＦＥＴ
２０８のソース又はドレインにそれぞれ接続された暗出
力蓄積容量２０９及び明出力蓄積容量２１０と、Ｐ型ウ
エル層１０４ｂの露出領域上に形成されたＮチャンネル
ＭＯＳＦＥＴ２１１と、Ｎ型ウエル層１０３の露出領域
上に形成されたＰチャンネルＭＯＳＦＥＴ２１２と、が
形成されている。
【０００６】次に、このような構成を有するＣＭＯＳセ
ンサの動作方法を図３、図４及び図５を用いて説明す
る。まず、フォトゲート２０１の下に空乏層を拡げる
（電位を深くする）ために、制御パルスφＰＧにハイレ
ベルの電圧を印加する。信号電荷蓄積期間中、浮遊拡散
層となるＮ+ 型半導体領域１０６ａは、ブルーミング防
止のため、リセット用ＭＯＳＦＥＴ２０３の制御パルス
φＲをハイレベルの電圧にすることによって、電源電圧
ＶＤＤに固定しておく。
【０００７】入射した光によりフォトゲート２０１下の
領域において電子・正孔対が発生すると、フォトゲート
２０１下の空乏層中に電子が蓄積されていき、正孔はＰ
型ウェル１０４ａを通して排出される。光電変換部とな
るフォトゲート２０１下のＰ型ウエル層１０４ａに形成
される空乏層と、浮遊拡散層となるＮ+ 型半導体領域１
０６ａとの間には転送用ＭＯＳＦＥＴ２０２による電位
障壁３００が形成されているため、光電荷蓄積中におい
ては、図４に示すように、電子はフォトゲート２０１下
に存在する。
【０００８】次に、リセット用ＭＯＳＦＥＴ２０３の制
御パルスφＲをローレベルの電圧にし、フォトゲート２
０１下の空乏層を狭める（電位を浅くする）ため、制御
パルスφＰＧにローレベルの電圧を印加する。これによ
って、フォトゲート２０１下に存在する電子は、図５に
示すように、転送用ＭＯＳＦＥＴ２０２下に形成された
電位障壁３００を乗り越えて、浮遊拡散層１０６ａへ完
全に転送される。このフォトゲート２０１から浮遊拡散
層１０６ａへの電子の転送は完全転送となるため、残像
やノイズは光電変換部においては発生しない。
【０００９】続いて、浮遊拡散層となるＮ+ 型半導体領
域１０６ａに電子が転送されると、Ｎ+ 型半導体領域１
０６ａの電位が電子の数に応じて変動する。その電位変
化をソースフォロワ動作でソースフォロワアンプＭＯＳ
ＦＥＴ２０４のソースを介して外部の水平選択スイッチ
ＭＯＳＦＥＴ２０５へ出力することにより、線型性の良
い光電変換特性を得ることができる。
【００１０】ここで、浮遊拡散層１０６ａにおいて、リ
セットによるｋＴＣノイズが発生するが、これは信号電
子転送前の暗時出力をサンプリングして蓄積しておき、
明時出力との差を取ることにより除去することができ
る。
【００１１】
【発明が解決しようとする課題】しかしながら、ＣＭＯ
Ｓ製造プロセスと互換性のある上述した従来の固体撮像
装置においては、光電変換部を構成するＰ型ウエル層１
０４ａが同一導電型のＰ型半導体基板１０２内に形成さ
れているため、浮遊電荷が隣接した光電変換部のポテン
シャル井戸に吸収される確率が高くなり、光電変換部で
光電変換された浮遊電荷が拡散し、隣接した光電変換部
のポテンシャル井戸にトラップされることによるＭＴＦ
（modulation transfer function）の劣化が発生してし
まうという欠点があった。
【００１２】本発明は上記のような問題点を解消するた
めになされたものであり、半導体基板上に光電変換部と
ＣＭＯＳ回路部とが同一プロセスにより形成されるＣＭ
ＯＳセンサにおいて、光電変換部で光電変換された浮遊
電荷が拡散して隣接した光電変換部のポテンシャル井戸
にトラップされることによるＭＴＦ（modulation trans
fer function）の劣化を抑制することができるＣＭＯＳ
センサ及びその駆動方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明のうち、請求項１
は、半導体基板上に光電変換部とＣＭＯＳ回路部とが同
一プロセスにより形成され、光電変換部で発生した電荷
による電位変化を出力するアクティブ型ＸＹアドレス方
式固体撮像装置において、第１の電位が供給されている
第１導電型半導体基板上に、光電変換部を形成する第１
の第２導電型ウエル層であって、第１導電型半導体基板
と逆バイアスになるように第２の電位が供給されている
第１の第２導電型ウエル層と、ＣＭＯＳ回路を形成し、
第１導電型半導体基板と接合部を有する第１導電型ウエ
ル層であって、第１の電位が供給されている第１導電型
ウエル層と、ＣＭＯＳ回路を形成し、第１の第２導電型
ウエル層と同一工程で形成された第１導電型半導体基板
と接合部を有する第２の第２導電型ウエル層であって、
第１導電型半導体基板と逆バイアスになるように第２の
電位が供給されている第２の第２導電型ウエル層と、が
形成されていることを特徴とするアクティブ型ＸＹアド
レス方式固体撮像装置を提供する。
【００１４】本発明のうち、請求項２は、半導体基板上
に光電変換部とＣＭＯＳ回路部とが同一プロセスにより
形成され、光電変換部で発生した電荷による電位変化を
出力するアクティブ型ＸＹアドレス方式固体撮像装置に
おいて、第１の電位が供給されている第１導電型半導体
基板上に、光電変換部を形成する第１の第２導電型ウエ
ル層であって、第１導電型半導体基板と逆バイアスにな
るように第３の電位が供給されている第１の第２導電型
ウエル層と、ＣＭＯＳ回路を形成し、第１導電型半導体
基板と接合部を有する第１導電型ウエル層であって、第
１の電位が供給されている第１導電型ウエル層と、ＣＭ
ＯＳ回路を形成し、第１の第２導電型ウエル層と同一工
程で形成された第１導電型半導体基板と接合部を有する
第２の第２導電型ウエル層であって、第１導電型半導体
基板と逆バイアスになるように第２の電位が供給されて
いる第２の第２導電型ウエル層と、が形成され、第１の
電位と第３の電位との差が、第１の電位と第２の電位と
の差より大きいことを特徴とするアクティブ型ＸＹアド
レス方式固体撮像装置を提供する。
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【発明の実施の形態】（第１の実施形態）図１は本発明
の第１の実施形態に係るアクティブ型ＸＹアドレス方式
固体撮像装置（以下、単に「ＣＭＯＳセンサ」と呼ぶ）
の断面図である。本実施形態に係るＣＭＯＳセンサは、
第１の電位としてのＶＤＤ電位（例えば、３．３Ｖ）が
印加されているＮ型半導体基板１０１を備えており、こ
のＮ型半導体基板１０１には、Ｎ型半導体基板１０１と
逆バイアスになるようにＶＤＤ電位が印加されているＮ
型ウエル層１０３と、第２の電位としてのＶＳＳ電位
（例えば、０Ｖ）が印加されているＰ型ウエル層１０４
ａ，ｂと、Ｎ型ウエル層１０３内に形成されているＰ+
型半導体領域１０５と、Ｐ型ウエル層１０４ｂ内に形成
されているＮ+ 型半導体領域１０６と、Ｐ型ウエル層１
０４ａ内に形成されているＮ+ 型半導体領域１０６ａ
と、が形成されている。
【００２０】このうち、Ｐ型ウエル層１０４ａは光電変
換部を形成しており、Ｐ型ウエル層１０４ｂはＣＭＯＳ
回路を形成している。Ｐ型ウエル層１０４ａとＰ型ウエ
ル層１０４ｂは同一の構造を有する層であり、これらは
同一の工程において形成される。Ｎ型半導体基板１０１
の表面上には、Ｐ型ウエル層１０４ａ上に位置するフォ
トゲート２０１と、フォトゲート２０１と接続している
出力用ＭＯＳＦＥＴ２０２と、Ｐ型ウエル層１０４ａ上
に形成されているリセット用ＭＯＳＦＥＴ２０３と、リ
セット用ＭＯＳＦＥＴ２０３から電荷の供給を受けるソ
ースフォロワアンプを形成するＭＯＳＦＥＴ２０４と、
ＭＯＳＦＥＴ２０４のソース又はドレインにソース又は
ドレインが接続されている水平選択スイッチとしてのＭ
ＯＳＦＥＴ２０５と、ＭＯＳＦＥＴ２０５のソース又は
ドレインにソース又はドレインが接続されているソース
フォロワアンプを形成する負荷ＭＯＳＦＥＴ２０６と、
ＭＯＳＦＥＴ２０５及び２０６の双方のソース又はドレ
インとそれぞれソース又はドレインが接続されている暗
出力転送ＭＯＳＦＥＴ２０７及び明出力転送ＭＯＳＦＥ
Ｔ２０８と、暗出力転送ＭＯＳＦＥＴ２０７及び明出力
転送ＭＯＳＦＥＴ２０８のソース又はドレインにそれぞ
れ接続された暗出力蓄積容量２０９及び明出力蓄積容量
２１０と、Ｐ型ウエル層１０４ｂの露出領域上に形成さ
れたＮチャンネルＭＯＳＦＥＴ２１１と、Ｎ型ウエル層
１０３の露出領域上に形成されたＰチャンネルＭＯＳＦ
ＥＴ２１２と、が形成されている。
【００２１】すなわち、本実施形態に係るＣＭＯＳセン
サが図３に示した従来のＣＭＯＳセンサと異なる点は、
Ｐ型半導体基板１０２の代わりにＮ型半導体基板１０１
を用い、このＮ型半導体基板１０１にＶＤＤ電位を印加
し、Ｐ型ウエル層１０４ａにはＮ型半導体基板１０１と
逆バイアスになるようにＶＳＳ電位を印加する点であ
る。
【００２２】このため、光電変換部を形成しているＰ型
ウエル層１０４ａの深層部で光電変換された浮遊電荷
は、隣接した光電変換部のポテンシャル井戸に漏れ込む
ことなく、Ｐ型ウエル層１０４ａの下部のＮ型半導体基
板１０１のポテンシャル井戸に効率的に吸収される。従
って、図３に示した従来のＣＭＯＳセンサとは異なり、
光電変換部で光電変換された浮遊電荷が拡散し、隣接し
た光電変換部のポテンシャル井戸にトラップされること
によるＭＴＦの劣化が発生することはない。
【００２３】図２は本発明の第２の実施形態に係るＣＭ
ＯＳセンサの断面図である。第２の実施形態に係るＣＭ
ＯＳセンサは、図１に示した第１の実施形態に係るＣＭ
ＯＳセンサと比較して、光電変換部を形成しているＰ型
ウエル層１０４ａに第３の電位としてのＶＳＳ’電位
（たとえば−３．３Ｖ）が供給されている点において異
なっている。
【００２４】すなわち、本実施形態においては、Ｎ型半
導体基板１０１に印加されるＶＤＤ電位とＰ型ウエル層
１０４ａに印加されるＶＳＳ’電位との差が、ＶＤＤ電
位とＰ型ウエル層１０４ｂに印加されるＶＳＳ電位との
差よりも大きくなるように各電位が設定されている。こ
のため、光電変換部を形成しているＰ型ウエル層１０４
ａの深層部で光電変換された浮遊電荷は、隣接した光電
変換部のポテンシャル井戸に漏れ込むことなく、Ｐ型ウ
エル層１０４ａの下部のＮ型半導体基板１０１のポテン
シャル井戸に効率的に吸収される。
【００２５】加えて、第１の実施形態におけるΦＰＧパ
ルス電位と同一の電位をフォトゲート２０１に印加する
ことにより、フォトゲート２０１下に、より深い空乏層
を形成することができるため、感度向上を図ることがで
きる。
【００２６】
【発明の効果】以上説明したように、請求項１に記載し
た本発明によれば、光電変換部を構成するＰ型ウエル層
が反対導電型のＮ型半導体基板内に形成され、浮遊電荷
をＰ型ウエル層下方のＮ型半導体基板内に形成されるポ
テンシャル井戸に効率よく吸収させることができる。こ
のため、光電変換部で光電変換された浮遊電荷はＮ型半
導体基板のポテンシャル井戸でトラップされ、ＭＴＦを
向上させることができるという効果がある。
【００２７】また、請求項２に記載した本発明によれ
ば、光電変換部の深層部で光電変換された浮遊電荷は、
隣接した光電変換部のポテンシャル井戸に漏れ込むこと
なく、光電変換部下方のＮ型半導体基板内に形成される
ポテンシャル井戸に浮遊電荷を効率よく吸収させること
ができる。これに加えて、通常フォトゲートに印加され
ているΦＰＧパルス電位と同一のΦＰＧパルス電位でフ
ォトゲート下により深い空乏層を形成することができる
ため、感度向上を図ることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るアクティブ型Ｘ
Ｙアドレス方式固体撮像装置の断面図である。
【図２】本発明の第２の実施形態に係るアクティブ型Ｘ
Ｙアドレス方式固体撮像装置の断面図である。
【図３】従来のアクティブ型ＸＹアドレス方式固体撮像
装置の断面図である。
【図４】図３に示したアクティブ型ＸＹアドレス方式固
体撮像装置における光電変換部の信号電荷蓄積中におけ
る電荷の状態図である。
【図５】図３に示したアクティブ型ＸＹアドレス方式固
体撮像装置における光電変換部の信号電荷蓄読み出し時
の電荷の状態図である。
【符号の説明】
１０１…Ｎ型半導体基板 １０２…Ｐ型半導体基板 １０３…Ｎ型ウエル層 １０４ａ，ｂ…Ｐ型ウエル層 １０５…Ｐ+ 型半導体領域 １０６…Ｎ+ 型半導体領域 ２０１…フォトゲート ２０２…出力用ＭＯＳＦＥＴ ２０３…リセット用ＭＯＳＦＥＴ ２０４…ソースフォロワアンプのＭＯＳＦＥＴ ２０５…水平選択スイッチのＭＯＳＦＥＴ ２０６…ソースフォロワアンプの負荷ＭＯＳＦＥＴ ２０７…暗出力転送ＭＯＳＦＥＴ ２０８…明出力転送ＭＯＳＦＥＴ ２０９…暗出力蓄積容量 ２１０…明出力蓄積容量 ２１１…ＮチャンネルＭＯＳＦＥＴ ２１２…ＰチャンネルＭＯＳＦＥＴ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭53−91622（ＪＰ，Ａ) 特開 昭63−13582（ＪＰ，Ａ) 特開 平１−91453（ＪＰ，Ａ) 特開 昭60−115260（ＪＰ，Ａ) 日経マイクロデバイス1997年７月号 （1997），ｐｐ．120−125 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/146 H04N 5/335

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板上に光電変換部とＣＭＯＳ回
    路部とが同一プロセスにより形成され、光電変換部で発
    生した電荷による電位変化を出力するアクティブ型ＸＹ
    アドレス方式固体撮像装置において、 第１の電位が供給されている第１導電型半導体基板上
    に、 光電変換部を形成する第１の第２導電型ウエル層であっ
    て、前記第１導電型半導体基板と逆バイアスになるよう
    に第２の電位が供給されている第１の第２導電型ウエル
    層と、 ＣＭＯＳ回路を形成し、前記第１導電型半導体基板と接
    合部を有する第１導電型ウエル層であって、前記第１の
    電位が供給されている第１導電型ウエル層と、前記 ＣＭＯＳ回路を形成し、前記第１の第２導電型ウエ
    ル層と同一工程で形成された前記第１導電型半導体基板
    と接合部を有する第２の第２導電型ウエル層であって、
    前記第１導電型半導体基板と逆バイアスになるように第
    ２の電位が供給されている第２の第２導電型ウエル層
    と、 が形成されていることを特徴とするアクティブ型ＸＹア
    ドレス方式固体撮像装置。
  2. 【請求項２】 半導体基板上に光電変換部とＣＭＯＳ回
    路部とが同一プロセスにより形成され、光電変換部で発
    生した電荷による電位変化を出力するアクティブ型ＸＹ
    アドレス方式固体撮像装置において、 第１の電位が供給されている第１導電型半導体基板上
    に、 光電変換部を形成する第１の第２導電型ウエル層であっ
    て、前記第１導電型半導体基板と逆バイアスになるよう
    に第３の電位が供給されている第１の第２導電型ウエル
    層と、 ＣＭＯＳ回路を形成し、前記第１導電型半導体基板と接
    合部を有する第１導電型ウエル層であって、前記第１の
    電位が供給されている第１導電型ウエル層と、前記 ＣＭＯＳ回路を形成し、前記第１の第２導電型ウエ
    ル層と同一工程で形成された前記第１導電型半導体基板
    と接合部を有する第２の第２導電型ウエル層であって、
    前記第１導電型半導体基板と逆バイアスになるように第
    ２の電位が供給されている第２の第２導電型ウエル層
    と、が形成され、前記第１の電位と前記第３の電位との差が、前記第１の
    電位と前記第２の電位との差より大きい ことを特徴とす
    るアクティブ型ＸＹアドレス方式固体撮像装置。
JP09109498A 1998-04-03 1998-04-03 アクティブ型ｘｙアドレス方式固体撮像装置 Expired - Fee Related JP3527094B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP09109498A JP3527094B2 (ja) 1998-04-03 1998-04-03 アクティブ型ｘｙアドレス方式固体撮像装置
KR1019990011787A KR100348835B1 (ko) 1998-04-03 1999-04-03 액티브 ｘ-ｙ 어드레싱가능형 고체 촬상 센서 및 그 동작 방법
US09/286,082 US6778213B1 (en) 1998-04-03 1999-04-05 Active X-Y addressable type solid-state image sensor and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09109498A JP3527094B2 (ja) 1998-04-03 1998-04-03 アクティブ型ｘｙアドレス方式固体撮像装置

Publications (2)

Publication Number Publication Date
JPH11289075A JPH11289075A (ja) 1999-10-19
JP3527094B2 true JP3527094B2 (ja) 2004-05-17

Family

ID=14016942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09109498A Expired - Fee Related JP3527094B2 (ja) 1998-04-03 1998-04-03 アクティブ型ｘｙアドレス方式固体撮像装置

Country Status (3)

Country Link
US (1) US6778213B1 (ja)
JP (1) JP3527094B2 (ja)
KR (1) KR100348835B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003524345A (ja) * 2000-02-23 2003-08-12 フォトビット コーポレーション 分離記憶ノードを備えたフレームシャッターピクセル
JP4781509B2 (ja) 2000-09-28 2011-09-28 ルネサスエレクトロニクス株式会社 Ｃｍｏｓイメージセンサ及びｃｍｏｓイメージセンサの製造方法
US6937278B2 (en) * 2001-04-02 2005-08-30 Micron Technology, Inc. Row driver circuit for a sensor including a shared row-reset bus and a charge pump boosting circuit
US20020171752A1 (en) * 2001-05-18 2002-11-21 Baer Richard L. Apparatus and method for reducing saturation artifacts in digital images captured using frame-transfer CCD sensor with reduced-height storage area
JP4984376B2 (ja) * 2004-04-15 2012-07-25 ソニー株式会社 固体撮像装置
JP2006041196A (ja) 2004-07-27 2006-02-09 Nec Electronics Corp 固体撮像素子およびその製造方法
JP6261361B2 (ja) * 2014-02-04 2018-01-17 キヤノン株式会社 固体撮像装置およびカメラ
JP2016178408A (ja) 2015-03-19 2016-10-06 キヤノン株式会社 固体撮像装置及びその駆動方法、並びに撮像システム

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823992B2 (ja) 1977-01-24 1983-05-18 株式会社日立製作所 固体撮像装置
JPS60115260A (ja) 1983-11-28 1985-06-21 Nec Corp 固体撮像装置とその使用方法
FR2571178B1 (fr) * 1984-09-28 1986-11-21 Thomson Csf Structure de circuit integre comportant des transistors cmos a tenue en tension elevee, et son procede de fabrication
US5324982A (en) * 1985-09-25 1994-06-28 Hitachi, Ltd. Semiconductor memory device having bipolar transistor and structure to avoid soft error
JPS6313582A (ja) 1986-07-04 1988-01-20 Hitachi Ltd 固体撮像装置
JPH0191453A (ja) 1987-10-02 1989-04-11 Fuji Photo Film Co Ltd 固体撮像装置
JPH03123180A (ja) 1989-10-06 1991-05-24 Fuji Photo Film Co Ltd 固体撮像装置
JPH0456273A (ja) 1990-06-25 1992-02-24 Matsushita Electron Corp 固体撮像装置
US5410349A (en) * 1990-07-06 1995-04-25 Fuji Photo Film Co., Ltd. Solid-state image pick-up device of the charge-coupled device type synchronizing drive signals for a full-frame read-out
JP3123180B2 (ja) 1992-01-29 2001-01-09 スズキ株式会社 自動二輪車のピリオンフートレスト装置
JP3020785B2 (ja) * 1993-12-09 2000-03-15 株式会社東芝 固体撮像装置
JP3014026B2 (ja) 1995-04-04 2000-02-28 日本電気株式会社 電荷結合素子の製造方法
JP3618842B2 (ja) * 1995-08-07 2005-02-09 キヤノン株式会社 光電変換装置
US5710446A (en) * 1996-05-13 1998-01-20 National Semiconductor Corporation Active pixel sensor cell that utilizes a parasitic transistor to reset the photodiode of the cell
US5981932A (en) * 1997-11-05 1999-11-09 Stmicroelectronics, Inc. Noise compensation circuit for image sensors

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
日経マイクロデバイス１９９７年７月号（１９９７），ｐｐ．１２０−１２５

Also Published As

Publication number Publication date
JPH11289075A (ja) 1999-10-19
KR100348835B1 (ko) 2002-08-17
US6778213B1 (en) 2004-08-17
KR19990082928A (ko) 1999-11-25

Similar Documents

Publication Publication Date Title
US6649948B2 (en) Solid-state image sensor of a MOS structure
KR100279295B1 (ko) 액티브 픽셀 센서
KR101437912B1 (ko) 이미지 센서의 구동 방법
US8031250B2 (en) Solid-state imaging device and method of driving the same
JP3219036B2 (ja) 固体撮像装置
JPH10209422A (ja) 固体画像センサ用の部分的ピン止めフォトダイオード
JP2002373978A (ja) パンチ電圧とフォトダイオードの集電量を増加させることのできるｃｍｏｓイメージセンサ及びその製造方法
JPH08293591A (ja) 光電変換素子及び光電変換装置
JP2005286168A (ja) 半導体装置及びそれを用いた固体撮像装置並びにそれらの製造方法
JP2002280538A (ja) ｋＴＣノイズを伴わずに完全なピクセルリセットが可能なＣＭＯＳ画像センサ
JP2004259733A (ja) 固体撮像装置
JP3892112B2 (ja) パンチスルーリセットとクロストーク抑制を持つ能動画素センサー
US6525355B2 (en) Solid-state image sensor provided with divided photoelectric conversion part
JP3359258B2 (ja) 光電変換装置及びそれを用いたイメージセンサ、画像読取装置
JP3527094B2 (ja) アクティブ型ｘｙアドレス方式固体撮像装置
JP2004253670A (ja) 固体撮像装置
JP2004221586A (ja) デュアルゲートｐｍｏｓ付きｃｍｏｓ画素
JP2001352489A (ja) 対数変換型画素構造およびそれを用いた固体撮像装置
US6255680B1 (en) Solid-state image sensor
US9406816B2 (en) Solid-state imaging apparatus, method of manufacturing solid-state imaging apparatus and electronic device
JP3624042B2 (ja) 光電変換装置
JP3144828B2 (ja) 固体撮像素子の製造方法
WO2004075540A1 (ja) Ｃｍｏｓ固体撮像装置およびその駆動方法
JPH11345957A (ja) 固体撮像装置
JP2002237584A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010202

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040218

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140227

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees