SE523899C2 - Halvledaranordning - Google Patents

Halvledaranordning

Info

Publication number
SE523899C2
SE523899C2 SE9901345A SE9901345A SE523899C2 SE 523899 C2 SE523899 C2 SE 523899C2 SE 9901345 A SE9901345 A SE 9901345A SE 9901345 A SE9901345 A SE 9901345A SE 523899 C2 SE523899 C2 SE 523899C2
Authority
SE
Sweden
Prior art keywords
type
voltage transistor
voltage
low
mos
Prior art date
Application number
SE9901345A
Other languages
English (en)
Other versions
SE9901345D0 (sv
SE9901345L (sv
Inventor
Anders Soederbaerg
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Priority to SE9901345A priority Critical patent/SE523899C2/sv
Publication of SE9901345D0 publication Critical patent/SE9901345D0/sv
Priority to TW088107142A priority patent/TW452968B/zh
Priority to US09/549,948 priority patent/US20020098636A1/en
Priority to EP00925824A priority patent/EP1186018A2/en
Priority to KR1020017013156A priority patent/KR20010110764A/ko
Priority to PCT/SE2000/000731 priority patent/WO2000063964A2/en
Priority to CNB008088616A priority patent/CN1175478C/zh
Priority to CA002396377A priority patent/CA2396377A1/en
Priority to JP2000612997A priority patent/JP2002542625A/ja
Priority to AU44453/00A priority patent/AU4445300A/en
Publication of SE9901345L publication Critical patent/SE9901345L/sv
Priority to US09/818,710 priority patent/US6492671B2/en
Priority to HK02109180.9A priority patent/HK1047656A1/zh
Publication of SE523899C2 publication Critical patent/SE523899C2/sv

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

~523 899 2 process skulle givetvis också bli mer komplicerad. Det skulle vidare bli svårt att uppnå nödvändiga prestanda for ADSL under användande av dylika MOS- anordningar eftersom en tjockare styreoxid sänker prestandan vid hög frekvens.
Ett ytterligare sätt skulle vara att addera en LDMOS-anordning till processen, där kanallängden och tröskelspänningen sätts genom att ett extra p-dopat område läggs till inuti n-ñckan. Extra processteg erfordras härvid och lågspänningsanordningarna och högspänningsanordningama skulle få olika tröskelspänningar.
REDoGöRELsE FÖR UPPFINNINGEN Ändamålet med uppfinningen är att implementera alla erforderliga funktioner för den analoga mottagaringången på samma chips, dvs även inkluderande linjedrivarna, genom användande av ett normalt CMOS-processflöde som lämpar sig för lågspänd blandsignaldesign.
Detta emås genom att åstadkomma en halvledaranordning innefattande en högspänningstransistor av MOS-typ, en lågspänningstransistor av NMOS-typ och en lågspänningstransistor av PMOS-typ. Högspänningstransistorn, vilken är av MOS- typ och lågspänningstransistorema, vilka är av NMOS- respektive PMOS-typ, är utformade på ett och samma substrat i en och samma CMOS-process. NMOS- lågspänningstransistoms och högspänningstransistorns tröskelspänning är samma.
Vidare är högspänningstransistorn symmetrisk kring sitt kollektorområde.
Företrädesvis har högspänningstransistom och lågspänningstransistorema samma styrcmaterial och styreoxid, samt liknande frekvenskurvor.
I samma CMOS-process kommer härigenom en högspänningstransistor av MOS-typ att framställas tillsammans med en lågspänningstransistor av NMOS-typ och en lågspänningstransistor av PMOS-typ på samma substrat. Matningsspänningen för 523 899 3 lågspänningstransistorema kan härvid dessutom sänkas utan att högspänningstransistorns genombrottsspänningskapacitet ändras.
FIGURBESKRIVN IN G Uppfinningen beskrives närmare nedan under hänvisning till bifogade ritning på vilken fig. l - 12 illustrerar olika steg i en CMOS-process enligt uppfinningen.
BESKRIVNING AV UPPFINNINGEN Fig. 1 är en tvärsektionsvy av ett substrat 1, exempelvis ett substrat a p-typ eller ett kiselskikt av p-typ på ett på annat sätt dopat kiselsubstrat, med en mask 2 av en oxid, exempelvis SiOz, med öppningar 3 som definierar var n-fickområden ska vara belägna i substratet for en högspänningstransistor av MOS-typ (till höger i fig. 1) och en lågspänningstransistor av PMOS-typ (till vänster i fig. l).
Fig. 2 är en planvy av det i fig. 1 visade substratet med masken 2 och öppningama 3.
Fig. 3 är en tvärsektionsvy av substratet 1 med masken 2 med öppningama 3 efter det att n-fickområdena 4 och 5 framställts för högspänningstransistom av MOS-typ respektive lågspänningstransistorn av PMOS-typ. n-fickorna 4 och 5 framställs genom dopning av substratet genom öppningarna 3 i masken 2. Dopningen kan exempelvis ske genom jonimplantering av fosfor.
I en CMOS-process är n-fickområdena de områden där PMOS-transistorer definieras.
Enligt uppfinningen används samma implanterings- och maskeringssekvenser for att skapa kollektorområdet och området som ska fördela högspänningstransistorns spänningspotential. 523 899 4 I ett icke visat steg avlägsnas masken 2 från substratet 1 och avsättes en skyddsfilm av exempelvis kiselnitrid (Si3N4) på substratet.
Fig. 4 är en tvärsektionsvy av substratet 1 efter det att delar av skyddsfilmen avlägsnats.
De återstående delarna 6 av skyddsfilmen är belägna där emitter-, styre- och kollektorområdena for såväl högspänningstransistom av MOS-typ som lågspänningstransistorerna av NMOS- och PMOS-typ ska definieras.
Lågspänningstransistorn av NMOS-typ ska vara belägen mellan högspänningstransistom av MOS-typ och lågspänningstransistorn av PMOS-typ.
Därefter utsätts substratet 1 fór en oxiderande atmosfär för åstadkommande av en oxid inom områden som inte täcks av skyddsfilmen 6. I fig. 5 betecknas dessa oxidområden med 7.
Denna metod att åstadkomma oxidmönster på ett kiselsubstrat är känd och benämns LOCOS (LOCal Oxidation of Silicon). LOCOS-oxidering beskrivs bl a i S. Wolf, ”Silicon Processing for the VLSI Era, Volume 2 - Process Integration”, ISBN 0- 961672-4~5, Lattice Press California 1990, pp. 17-44. LOCOS-teknik används regelbundet i nästan alla CMOS-processer for att lateralt separera transistorema från varandra. Denna teknik används normalt för att skapa aktiva områden, dvs områden där transistorer ska vara belägna.
Enligt uppfinningen definierar detta steg även del av transistoms spänningsfórdelningsorrxråde. Oxidens tjocklek varierar normalt mellan 4000 och 15000 Å. 523 899 F ig. 6 är en planvy av substratet 1 efter det att det oxiderats, dvs samma steg som visas i fig. 5. Den lilla kvadraten 13 till vänster visar var en kontakt till n-fickan 5 ska definieras.
Fig. 7 illustrerar steget där styreområdena 8, 9 och 10 definierats för högspänningstransistom av MOS-typ, lågspänningstransistom av NMOS-typ respektive lågspänningstransistorn av PMOS-typ.
För att definiera styreorrirådena har de i fig. 5 visade delama 6 av skyddsfilmen avlägsnats och en tunn styreoxid (icke visad) åstadkommits på substratet 1. På styreoxiden (icke visad) har ett skikt av polykristallint kisel (poly-Si) avsatts och mönstrats för att definiera styreområdena 8, 9 och 10.
Såsom framgår av fig. 7 sträcker sig styreområdet 8 fór högspänningstransistom av MOS-typ delvis upp på oxiden 7 ovanför n-fickan 4.
En normal tjocklek på poly-Si-skiktet ligger mellan 200 och 600 nm.
Enligt uppfinningen används samma styrestruktur, dvs styrematerial och underliggande styreoxid, som används för lågspänningstransistorn av PMOS-typ även för högspänningstransistom av MOS-typ. Dopningskoncentrationen inom området där kanalen för högspänningstransistom av MOS-typ skall vara belägen ser vidare ut att vara identisk med kanalorrirådet för lågspänningstransistorn av NMOS- typ. Därigenom kommer högspänningstransistom av MOS-typ även att ha samma tröskelspänning som lågspänningstransistorn av NMOS-typ.
Nästa steg illustreras i fig. 8. I detta steg definieras nïområden, dvs de områden som definierar områdena som motsvarar kollektor och emitter för lågspänningstransistorn av NMOS-typ och kontakten mot n-fickan (icke visad i 523 899 6 tvärsektionsvyn). Samma processteg används även for att definiera emitter och kollektor for högspänningstransistorn av MOS-typ.
I nästa, i fig. 9 visat steg definieras pïområden 12. Dessa områden definierar de områden som motsvarar kollektor och emitter for lågspänningstransistorn av PMOS- typ som ska framställas.
Av fig. 10 framgår det att tvärsnittet av högspänningstransistom av MOS-typ är detsamma som tvärsnittet av lågspänningstransistorema. Inget extra maskeiingssteg eller något annat processteg erfordras således for att framställa högspänningstransistorn av MOS-typ i den normala CMOS-processen.
Emitterområdet for högspänningstransistom av MOS-typ är identiskt med emitterområdet for lågspänningstransistorn av NMOS-typ såsom framgår av snitten 1' och l" i fig. 10. Kanalområdet for högspänningstransistorn av MOS-typ är identiskt med kanalområdet for lågspänningstransistorn av NMOS-typ såsom framgår av snitten 2' och 2” i fig. 10. Den forsta delen av spänningsfordelningsområdet for högspänningstransistorn av MOS-typ är identisk med kanalområdet for lågspänningstransistom av PMOS-typ såsom framgår av snitt 3 ' respektive 3 " i fig. 10. Den återstående delen av spänningsfördelningsområdet definieras genom att styret, dvs polykislet, sträcker sig ovanpå den tjockare oxiden och att n-fickan definieras inom hela detta område. Ingen del av detta område behöver definieras genom extra processteg eller extra masker utan är helt definierade av de processekvenser och masker som redan fórefinnes i processflödet.
Kollektorornrådet för högspänningstransistorn av MOS-typ (snitt 4' i fig. 10) är detsamma som kontaktområdet (icke visat i fig. 10) mot n-fickan for lågspänningstransistorn av PMOS-typ.
Fig. ll visar hur layouten ser ut uppifrån uteslutande efterföljande steg såsom metallisering och passivering. Högspänningstransistorn av MOS-typ görs företrädesvis symmetrisk, dvs så att den speglas mitt i kollektorområdet (vid snitt 4' 523 899 7 i fig. 10) på sådant sätt att hela kollektoronxrådet omges av styre- och emitterorrirådena såsom visas i fig. 12 som är en tvärsektionsvy av en högspänningstransistor av MOS-typ vilken är symmetrisk omkring kollektorområdet i mitten.

Claims (3)

10 15 20 523 8i99§.:=;::¿=-.__.=' ';I=.-j:=§r=; 8 PATENTKRAV
1. Halvledaranordning innefattande en högspänningstransistor av MOS-typ, en lågspänningstransistor av NMOS-typ och en lågspänningstransistor av PMOS-typ, kännetecknad av att högspänningstransistorn av MOS-typ och lågspännings- transistorema av NMOS- respektive PMOS-typ är utformade på ett och samma substrat i en och samma CMOS-process, att lågspänningstransistorns av NMOS-typ tröskelspänning är densamma som högspänningstransistoms av MOS-typ tröskel- spänning och att högspänningstransistorn är symmetrisk kring sitt kollektororrrråde.
2. Halvledaranordningen enligt kravet 1, kännetecknad av att högspännings- transistom av MOS-typ och 1ågspänningstransistorerna av NMOS- respektive PMOS-typ har samma styrematerial och underliggande styreoxid.
3. Halvledaranordningen enligt kravet 1 eller 2, kännetecknad av att högspännings- transistorn av MOS-typ och lågspänningstransistorerna av NMOS- respektive PMOS-typ har liknande frekvenskurvor.
SE9901345A 1999-04-15 1999-04-15 Halvledaranordning SE523899C2 (sv)

Priority Applications (12)

Application Number Priority Date Filing Date Title
SE9901345A SE523899C2 (sv) 1999-04-15 1999-04-15 Halvledaranordning
TW088107142A TW452968B (en) 1999-04-15 1999-05-03 CMOS process
US09/549,948 US20020098636A1 (en) 1999-04-15 2000-04-14 Cmos process
AU44453/00A AU4445300A (en) 1999-04-15 2000-04-17 Cmos process
CNB008088616A CN1175478C (zh) 1999-04-15 2000-04-17 一种晶体管装置
KR1020017013156A KR20010110764A (ko) 1999-04-15 2000-04-17 Ｃｍｏｓ 공정
PCT/SE2000/000731 WO2000063964A2 (en) 1999-04-15 2000-04-17 Cmos process
EP00925824A EP1186018A2 (en) 1999-04-15 2000-04-17 Cmos process
CA002396377A CA2396377A1 (en) 1999-04-15 2000-04-17 Cmos process
JP2000612997A JP2002542625A (ja) 1999-04-15 2000-04-17 Ｃｍｏｓプロセス
US09/818,710 US6492671B2 (en) 1999-04-15 2001-03-28 CMOS process
HK02109180.9A HK1047656A1 (zh) 1999-04-15 2002-12-18 Cmos處理過程

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE9901345A SE523899C2 (sv) 1999-04-15 1999-04-15 Halvledaranordning

Publications (3)

Publication Number Publication Date
SE9901345D0 SE9901345D0 (sv) 1999-04-15
SE9901345L SE9901345L (sv) 2000-10-16
SE523899C2 true SE523899C2 (sv) 2004-06-01

Family

ID=20415223

Family Applications (1)

Application Number Title Priority Date Filing Date
SE9901345A SE523899C2 (sv) 1999-04-15 1999-04-15 Halvledaranordning

Country Status (11)

Country Link
US (2) US20020098636A1 (sv)
EP (1) EP1186018A2 (sv)
JP (1) JP2002542625A (sv)
KR (1) KR20010110764A (sv)
CN (1) CN1175478C (sv)
AU (1) AU4445300A (sv)
CA (1) CA2396377A1 (sv)
HK (1) HK1047656A1 (sv)
SE (1) SE523899C2 (sv)
TW (1) TW452968B (sv)
WO (1) WO2000063964A2 (sv)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710424B2 (en) 2001-09-21 2004-03-23 Airip RF chipset architecture
JP2003324159A (ja) * 2002-04-26 2003-11-14 Ricoh Co Ltd 半導体装置
CN100419998C (zh) * 2006-12-04 2008-09-17 中国电子科技集团公司第二十四研究所 一种cmos型低压差电压调整器集成电路的制造方法
KR102219291B1 (ko) 2014-11-25 2021-02-23 삼성전자 주식회사 반도체 소자 제조 방법
US20170018612A1 (en) * 2015-07-14 2017-01-19 Broadcom Corporation Split-gate devices
KR102475451B1 (ko) * 2018-08-29 2022-12-08 주식회사 디비하이텍 반도체 소자의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60113585A (ja) * 1983-11-24 1985-06-20 Citizen Watch Co Ltd 同期信号発生回路
FR2571178B1 (fr) * 1984-09-28 1986-11-21 Thomson Csf Structure de circuit integre comportant des transistors cmos a tenue en tension elevee, et son procede de fabrication
US5047358A (en) * 1989-03-17 1991-09-10 Delco Electronics Corporation Process for forming high and low voltage CMOS transistors on a single integrated circuit chip
JP2861624B2 (ja) * 1992-05-13 1999-02-24 日本電気株式会社 半導体装置の製造方法
US5472887A (en) * 1993-11-09 1995-12-05 Texas Instruments Incorporated Method of fabricating semiconductor device having high-and low-voltage MOS transistors
US5498554A (en) * 1994-04-08 1996-03-12 Texas Instruments Incorporated Method of making extended drain resurf lateral DMOS devices
US5880502A (en) * 1996-09-06 1999-03-09 Micron Display Technology, Inc. Low and high voltage CMOS devices and process for fabricating same

Also Published As

Publication number Publication date
US20020098636A1 (en) 2002-07-25
WO2000063964A3 (en) 2001-01-18
AU4445300A (en) 2000-11-02
CN1355933A (zh) 2002-06-26
KR20010110764A (ko) 2001-12-13
TW452968B (en) 2001-09-01
JP2002542625A (ja) 2002-12-10
WO2000063964B1 (en) 2001-03-22
US20010014497A1 (en) 2001-08-16
HK1047656A1 (zh) 2003-02-28
SE9901345D0 (sv) 1999-04-15
US6492671B2 (en) 2002-12-10
WO2000063964A2 (en) 2000-10-26
CA2396377A1 (en) 2000-10-26
CN1175478C (zh) 2004-11-10
EP1186018A2 (en) 2002-03-13
SE9901345L (sv) 2000-10-16

Similar Documents

Publication Publication Date Title
EP0749165B1 (en) Thin film transistor in insulated semiconductor substrate and manufacturing method thereof
US5656842A (en) Vertical mosfet including a back gate electrode
US6306709B1 (en) Semiconductor device and manufacturing method thereof
EP0178649A2 (en) Complementary semiconductor device
JPH0832040A (ja) 半導体装置
JPH04345064A (ja) 半導体集積回路装置およびその製造方法
KR100333168B1 (ko) Ｓｏｉ 반도체장치 및 그 제조방법
US7022574B2 (en) Multi-voltage level semiconductor device and its manufacture
US5229308A (en) Bipolar transistors with high voltage MOS transistors in a single substrate
US4893164A (en) Complementary semiconductor device having high switching speed and latchup-free capability
US5793085A (en) Bipolar transistor compatible with CMOS processes
JP2894966B2 (ja) 非対称ｍｏｓ型半導体装置及びその製造方法、ならびに該半導体装置を含む静電破壊保護回路
SE523899C2 (sv) Halvledaranordning
US5965921A (en) High voltage inverter circuit
JPH08125187A (ja) Ｓｏｉ構造ｍｏｓ型半導体装置およびその製造方法
US20100117153A1 (en) High voltage soi cmos device and method of manufacture
JP4304778B2 (ja) 半導体装置
JP2004200359A (ja) 半導体装置及びその製造方法
US20050118765A1 (en) Semiconductor device and method of manufacturing thereof
JPH08195443A (ja) 半導体装置及びその製造方法
JP3957117B2 (ja) 半導体装置
JPH08181218A (ja) 半導体装置とその製法
JPH06132489A (ja) Ｍｏｓ型トランジスタおよびこれを利用した集積回路、ならびにｍｏｓ型トランジスタの製造方法
JPH0917947A (ja) 半導体集積回路装置およびその製造方法
JPH06196643A (ja) 半導体装置