JPS61181170A - 金属半導体電界効果トランジスタ及びその製造方法 - Google Patents

金属半導体電界効果トランジスタ及びその製造方法

Info

Publication number
JPS61181170A
JPS61181170A JP61014874A JP1487486A JPS61181170A JP S61181170 A JPS61181170 A JP S61181170A JP 61014874 A JP61014874 A JP 61014874A JP 1487486 A JP1487486 A JP 1487486A JP S61181170 A JPS61181170 A JP S61181170A
Authority
JP
Japan
Prior art keywords
gate
electrode
source
segment
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61014874A
Other languages
English (en)
Other versions
JP2543849B2 (ja
Inventor
ジャンピエロ・ドンツェッリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telettra Laboratori di Telefonia Elettronica e Radio SpA
Original Assignee
Telettra Laboratori di Telefonia Elettronica e Radio SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telettra Laboratori di Telefonia Elettronica e Radio SpA filed Critical Telettra Laboratori di Telefonia Elettronica e Radio SpA
Publication of JPS61181170A publication Critical patent/JPS61181170A/ja
Application granted granted Critical
Publication of JP2543849B2 publication Critical patent/JP2543849B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/142—Semiconductor-metal-semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、マイクロ波分野に応用するためのシ璽ットキ
ーパリャ電界効果ト２ンジスタ（ＭＥＳＦＥＴ−金属半
導体電界効果トランジスタ）の新らしい盤の構造、及び
技術的な製造方法に係るものである。
公知のように、　ＭＥＳＦＥＴはサブストレート、「ソ
ース」電極Ｓ（一般に接地される）、無線周波数　。
信号ＲＰを印加するｒゲートＪ電極Ｇ、及び増巾された
出力信号を取出す「ドレイン」電極りを含んでいる。マ
イクロ波分野において用いられるＭＥＳＦＥＴ構造では
、ゲート電極金属化物の抵抗が特別な役割を演する。ゲ
ート電極Ｇの寸法が１ミクロン以下であるような極めて
高い周波数（マイクロ波）Ｋおける応用に対して、との
ノ々ラメータを最小ならしめることは低雑音指数構造及
び電力構造の両者にとって特に重要である。一方、上記
寸法のために、ゲート金属化物の抵抗を減少させるにも
限度がある。
従来から知られていて、採用されて来た対策は、基本的
に次のように分類することができる。即ちａ）電極の金
属化物の厚みを増すか、或はｂ）ｙ−トの個々のアーム
（後述するように、因襲的に大よそ音叉のように２つの
アームで作られている）の長さを減少させることであっ
た。
ａ）については、１或は２ミクロン以上に厚みを増すこ
とができない技術的限界がある（従ってトレードオフを
考えなければならない）。
ｂ）については、個々のゲートアームの長さを思い切υ
短縮すると個々のチップ内の相互接続の数が増加しく従
りて製造の歩どまりが低下し）、またチップの寸法が増
大する（特に大出力ＦＥＴにおいて）ことになシ、この
ため特に高周波数における性能が顕著に劣化するという
ことから、限界がある。
以上に説明したこ゛とをより一層明白ならしめるために
、第１図に従来のモジエラーｆｆ１ＭＥｓＦＥＴの構造
を示す。この構造は元来、３つの伸張部ＳＩ＋Ｓ、、、
Ｓ、を有するソース電極、それぞれが２つのアームＧｌ
　＊　Ｇ／、　　（及びＧｔ　＊　Ｇ／、　　）からな
る少なくとも１対のゲートＧ、Ｇ’、及び逆Ｕ字形の、
即ちペースＱと２つの伸張部Ｕ１及びＵ、を有する１つ
のドレイン電極からなっている。
従来の単−避５ＦＥＴは、第１図の構造を線Ｘ−Ｘに沿
りて２つの区分に切断することによりて得られる・第１
＆図、第１ｂ図及び第１Ｃ図はそれぞれ、２つのセルの
ための１つのソース、２つのセルのための１つのゲート
及び１つのドレインを示す。第１図、第３図及び第４図
に示されているＧａＡｓはガリウムグ比素のサブストレ
ートを表わす。
前述のように、各ゲートアーム（例えばＧｔ＋Ｇ、）の
長さは１５０乃至２００ミクロンであシ、Ｘバンドの周
波数、即ち約８　ＧＨｚから１２　ＧＨｚまでの周波数
で作動させるためＫは横方向の「長さ」（巾）は１ミク
ロン以下くすべきである。この構造の主な欠陥は、狭い
アームを特色とする（従りて高抵抗の）ゲートのバンプ
接点Ｐｇに印加された無線周波数信号ＲＦが、動作周波
数が高くなるに従ってそのパラメータ即ち性能が劣化し
て行くことである。
更に、大出力ＦＢＴ　（例えばＩＷ比出力ＦＩＴ　）を
得ようとすると、複数のセル（各セルは第１図のＸ−Ｘ
に沿って切断して得た型）を互に並列に接続しまければ
ならないが、これは技術的な複雑さを増し、チップの寸
法を増大させ、そして製造歩どまりを低下させる。また
、電力レベルを増加させようとすると、従って使用する
セルの数を増加させると接続の数が増大し、個々のセル
に印加されるＲＦＩ信号が異なる位相シフトを持つ恐れ
も増大する。
本発明の目的は、上記の欠陥を打解し、そして最も重要
なことは、ゲートを大巾に減少させたＭＥＳＦＥＴを提
供することである。
本発明の別の目的は、低いゲート抵抗を特色とし、ゲー
トの数を（従りてチップの寸法を）減少させ、そして優
れた性能を発揮させることができるＭＥＳＦＥＴ構造を
提供することである。
これらの、及び他の目的は本発明によりて達成される。
即ち、本発明によれば、ゲート電極は基本的に空気を通
してソース電極の一部分をパイノＪ？スする連続シート
の形状であり、またある線に沿りてサブストレートに半
田づけされている。このシートの面積は実質的に無視で
きる抵抗を呈するような広がシを有している。
好ましい実施例では、電極Ｓは１字形である。
即ち電極Ｓは横方向に大きく伸びている２つの頭と、こ
れらの頭を接続していて横方向の寸法が縦方向の寸法よ
シも小さいセグメントとからなっている。ゲートＧは、
縦方向の寸法が前記セグメントの縦方向寸法よりも僅か
に短かく、また横方向の寸法が前記セグメントの横方向
寸法よりも遥かに大きいシートの形状である。またドレ
イン電極りの縦方向の寸法はゲート電極Ｇのそれよりも
僅かく長く、横巾は前記セグメントの横巾と同程度の寸
法である。
好ましくは、ドレイン電極の主側面を？−ト半田付は線
と平行に、且つ該線から僅かに離間させる。ゲート及び
ドレイン電極のバンプ接点はそれぞれの♂デーの中央部
に位置しており、はぼ等しい面積を有していて、ソース
電極のセグメントに対して反対側に配置されている。
本発明は、上述の構造の製造方法をも含むものであって
、本方法は、 一前記サブストレートから活性ゾーンを誘導し、この活
性ゾーン上にソース及びドレイン接点を設け、 −ゲート電極及びその接続用パンダ接点を形成するため
にフォトマスキングプロセスを行い、−ソース電極とド
レイン電極との間の金属化物（Ｔｌ−Ｐｄ−Ａｕ　）の
主部分を蒸着させ、例えば金を所望の厚み（例えば２乃
至１０ミクロン）ｔで電解成長させ、 一ソースの中央セグメント上へのゲートのブリッジ接続
、即ち空気パイノクスを形成させるために第２のフォト
マスキングプロセスを行い、−最後に、ドレイン電極り
とソース電極Ｓとの間の自由領域内にゲート電極Ｇ半田
付は線を残すようにドレイン電極上に位置する領域にお
いて全金属化物のエツチングを行い（金除去）、同時に
ソース電極への空気バイパスゲート接続が得られるよう
にフォトレジスト材料も除去する諸段階を含んでいる。
本発明のこれらの特色及び長所は、添付図面に示す本発
明の好ましい（しかし、限定するものではない）実施例
の説明から明白になるであろう。
第２図は本発明によるＭＥＳＦＥＴの総合概要図であっ
て、この図においても３つの電極はＧ、Ｂ及びＤでそれ
ぞれ表わされている。
第２ａ図乃至第２Ｃ図に示すように、ソース電極Ｓは典
型的には１字形の？デーであり、２つのＩＦ　’ｒ　＋
及びＴ、と、接続用セグメントＣＣとからなりている。
頭は横方向に長くなっている。即ち頭の巾ｔＴは高さＨ
Ｔよりも遥かに大きい。一方、顆間の中央接続用セグメ
ン）ＣＣは巾よりも長さの方が遥かに大きい。即ちＨａ
　）　ｔ’ｓである。第２ａ図には、ソース電極Ｓが２
つの等しい顕及び一定の巾Ｌ’ｓを有する１つのセグメ
ントからなっているものとして示しである。しかしＴ、
　とＴ、とが異なりていてもよいし、４１口はＨｓに沿
りて変化していてもよいことは明白である。本発明の特
色によれば、ゲート電極Ｇ（第２ｂ図）は、巾ｔｇがＬ
’ｓよりも遥かく大きく且つ高さｕｇがＨｓよシも僅か
に小さいシートである。パンダ接点Ｐｇは中央部の一方
の側のみに設けられている。この場合もゲート電極Ｇの
両側縁は互に等しくなっている。即ち５＝５′であｆｉ
６＝６’であるが、これらを一致させる必要はない。電
極りも第１Ｃ図に示す従来のものとは大きく異なってお
シ、巾ｔａがＬ’ｓにほぼ等しいがｔｇよシは狭く、ま
た高さＩ（ｄがＨｇにほぼ等しい矩形のボデーから表り
ている。＃！２１図乃至第２ｃ図に示す本発明による廊
５ＦＥＴの個々の電極の幾何学的形状、及び第２図に示
す総合的な構造は第１図に示す従来のＭＥＳＦＥＴの形
状及び構造とは大きく異なっている。
第３図は第２図のｙ−ｙに沿う断面図でありて、本発明
によるゲートシートがＧａＡｓサブストレート上に固定
されていることを示している。バンプ接点Ｐｇは一方の
側にありてゲートはパイノクスＢｃｙｔ介してＳをブリ
ッジし、側縁６′がＳとＤとの間のＧａＡｓサブストレ
ートの活性領域ＺＡに半田付けされている。　ＧａＡｓ
サブストレートへのゲートＧの半田付は線６′に沿って
金属化物の尾即ち区分子ＫＯが伸びている。この区分子
ＲＯはアラインメントを確実にするために、及び後述す
るように、フォトレジストの攻撃及び除去操作を微妙な
ものにさせないために用いられているのである。
本発明によるＭＥＳＦＥＴのこの新らしい構造（第２図
、第２ａ図乃至第２Ｃ図、及び第３図）は、特に、以下
の長所を提供する。
１）ゲート電極Ｇが極めて細い線の代シに実質的に金属
化されたシートによりて作られている（第１ｂ図と第２
ｂ図とを比較されたい）ので、ゲート電極抵抗が極めて
減少していること。
２）縦方向の長さくＨｇ）が短かく、またゲート電極の
アームの数が大巾に減少しており、従ってチップの寸法
が極めて小さくなっていること（第１図と第２図との縮
小比は４：１である）。
３）１ミクロン電極を用いていることから、サラミクロ
ン寸法を有するデバイスと同じ性能を得ることが可能と
なシ、従って製造歩どまりに明白な利益がもたらされる
こと。
４）本発明の空気ブリッジによるゲート電極の接続（第
３図）がもたらすチップのスプリアス容量の増加は無視
できること。
上述の構造の特色は、従来の構造においてはｒ−トのパ
ンダ接点が長くて細い電極（Ｈ’ｇ＝１００〜２００ミ
クロン、ｚ／ｇ≦１ミクロン）に接続されていたのに対
して、長さＨｇ全体に亘りて接続が行われる（金属化物
の抵抗は殆んど０）ことである。
本発明による構造を製造するための技術的方法（好まし
いが限定されるものではない）の実行段階を第４図乃至
第７図に示す。
１）（第４図）　ＧａＡｓサブストレートに活性領域Ｚ
Ａを設け、例えばＡｕＧ・（多分Ｎ％も）を用いて「ソ
ース」Ｓ及び「ドレイン」Ｄ接点を設け：２）（第５図
）ゲート電極Ｇ及び接続用バンプ接点Ｐｇを形成させる
ために第１のフォトマスキングを施し、金属化物層ＭＥ
（例えばＴＩ−Ｐｄ−Ａｎ　）を第１のフォトレジスト
ＰＨＲ、上に蒸着させ；３）（第６図）所望の厚さく約
１０ミクロン）まで金Ａｕｌを電解成長させ、ブリッジ
接続を形成させるために第２のフォトレジストＰＩ（Ｒ
，を用いて第２のフォトマスキングを施し、； ４）（第７図）Ｉ１１合金属化物ＭＥ＋　ＡｕＥをエツ
チングしくＡｕ及びフォトレジストの除去）、空気接続
を有する構造を得る。
上述の方法及びＭＫＳＦＥＴ構造（第２図）は、当業者
ならば多くの変更が考案できることは明白であり、従り
てこれらの変更は本発明の範囲内にあるものと考えるこ
とができる。
【図面の簡単な説明】
第１図は従来のモジｓ−９−ｆｉＭＩｓＦＥＴの構造を
示す図でちり、 第１県図乃至第１ｅ図はそれぞれ第１図のＭＥＳＦ’Ｂ
Ｔの個々の成分を示す図であシ、第２図は本発明による
ＭＯＳＦＥＴの概要平面図（第１図と類似）であり、 第２ａ図乃至第２ｃ図はそれぞれ６１１２図のＭＯＳＦ
ＥＴの個々の成分の概要平面図（第１ａ図乃至第１Ｃ図
と類似）であシ、 第３図は第２図の線ｙ−ｙ視断面断面図シ、そして 第４図乃至第７図は第３図に示すようなソースをパイ／
＃スするゲートの空気接続を得るのく用いられる方法の
諸段階を示す断面図である。 ５．５′・・・ゲート電極の縦方向側縁、６．６′・・
・同横方向側縁（６′・・・半田付け＠　）　、ＣＣ・
・・ソース電極の接続用セグメント、Ｄ・・・ドレイン
電極、Ｇ・・・ゲート電極、ＭＥ　・・・金属化物層、
Ｐｇ・・・ゲートのバンプ接点、ＰＨＲ・・・フォトレ
ジスト、Ｑ・・・ゲート電極のイースＳ分、Ｓ・・・ソ
ースｔｌｉ、５ＣＡＶ・・・パイ／ＩＦス、τ・・・ソ
ース電極＋０８１．　ＴＲ０−・・金属化物の尾、Ｕ・
・・ドレイン電極の伸張部、ＺＡ・・・活性領域。 第１図　　　　　　第２図 第３図

Claims (1)

  1. 【特許請求の範囲】 １）サブストレート、入力信号を印加するゲート電極、
    増巾された出力信号を取出すドレイン電極、及びソース
    電極を含むショットキバリヤ金属半導体電界効果トラン
    ジスタ（ＭＥＳＦＥＴ）であって：ゲート電極（Ｇ）が
    連続シートの形状を有する１つのボデーからなっていて
    空気を通してソース電極の一部分をバイパスしており；
    該部分の一方の側においてバンプ接点が、また該部分の
    他方の側において前記シートの縦方向の全長に亘ってあ
    る線に沿ってそれぞれサブストレートに半田付けされて
    おり；そしてシートがゲート電極の抵抗を無視できるも
    のとするような面積を有していることを特徴とするトラ
    ンジスタ。 ２）前記ソース電極がＩ字形であって、横方向寸法が大
    きい２つの頭と、これらの頭を接続していて横方向寸法
    は小さいが縦方向寸法は大きい接続用セグメントとを含
    み；前記ゲートシートの縦方向寸法は該シートがバイパ
    スしている前記ソースのセグメントの縦方向寸法より僅
    かに小さく、また横方向寸法は該セグメントの横方向寸
    法よりも遥かに大きくしてあることを特徴とする特許請
    求の範囲１）に記載のトランジスタ。 ３）前記ドレイン電極の縦方向寸法は前記ゲートシート
    の縦方向寸法よりも僅かに大きく、また横方向寸法は空
    気を通して該ゲートシートによってバイパスされる前記
    ソースのセグメントの横方向寸法と同程度としてあるこ
    とを特徴とする特許請求の範囲１）に記載のトランジス
    タ。 ４）前記ドレインの主側部が、前記ゲートのバイパス端
    のサブストレートへの半田付け線と平行で、該線に対面
    し、そして該線から僅かに離間していることを特徴とす
    る特許請求の範囲１）乃至３）に記載のトランジスタ。 ５）前記ゲート電極及びドレイン電極のバンプ接点が、
    それぞれのボデーの中央部に位置し、同程度の面積を有
    し、そして前記ソース電極の縦長セグメントに対して反
    対側に配置されていることを特徴とする特許請求の範囲
    １）乃至４）に記載のトランジスタ。 ６）前記中央外向含バンプ接点を有するゲート電極及び
    ドレイン電極が前記ソース電極の頭の間の接続用セグメ
    ントに関して実質的に鏡像になつていることを特徴とす
    る特許請求の範囲１）乃至５）に記載のトランジスタ。 ７）特許請求の範囲１）乃至６）に記載のＭＦＳＦＥＴ
    トランジスタの製造方法であって： サブストレートから活性領域を誘導し、該領域上にソー
    ス及びドレイン接点を設け； ゲート電極及びその接続用バンプ接点を形成させるため
    にフォトマスキングプロセスを行い；ソース電極とドレ
    イン電極との間の金属化物（Ｔｉ−Ｐｄ−Ａｕ）の主部
    分を蒸着させ、例えば金を所望の厚み（例えば２乃至１
    ０ミクロン）まで電解成長させ； ソースの中央セグメント上へのゲートのブリッジ接続即
    ち空気バイパスを形成させるために第２のフォトマスキ
    ングプロセスを行い；そして最後に、ドレイン電極とソ
    ース電極との間の自由ゾーン内にゲート電極Ｇの半田付
    け線を残すようにドレイン電極上に位置する領域におい
    て全金属化物のエッチングを行い（金除去）、同時にソ
    ース電極への空気バイパスゲート接続が得られるように
    フォトレジスト材料をも除去する 諸段階を含んでいることを特徴とする方法。
JP61014874A 1985-01-28 1986-01-28 金属半導体電界効果トランジスタ及びその製造方法 Expired - Lifetime JP2543849B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT19262/85A IT1184723B (it) 1985-01-28 1985-01-28 Transistore mesfet con strato d'aria tra le connessioni dell'elettrodo di gate al supporto e relativo procedimento difabbricazione
IT19262A/85 1988-01-28

Publications (2)

Publication Number Publication Date
JPS61181170A true JPS61181170A (ja) 1986-08-13
JP2543849B2 JP2543849B2 (ja) 1996-10-16

Family

ID=11156212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61014874A Expired - Lifetime JP2543849B2 (ja) 1985-01-28 1986-01-28 金属半導体電界効果トランジスタ及びその製造方法

Country Status (6)

Country Link
US (2) US4807002A (ja)
EP (1) EP0203225A3 (ja)
JP (1) JP2543849B2 (ja)
CA (1) CA1266132A (ja)
ES (2) ES8800788A1 (ja)
IT (1) IT1184723B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03232241A (ja) * 1989-08-31 1991-10-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
WO2011108063A1 (ja) * 2010-03-01 2011-09-09 富士通株式会社 化合物半導体装置及びその製造方法
JP2017017311A (ja) * 2015-06-26 2017-01-19 蘇州能訊高能半導体有限公司Ｄｙｎａｘ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． 半導体デバイスおよびその製造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5191402A (en) * 1986-10-27 1993-03-02 Seiko Epson Corporation Semiconductor device having an inter-layer insulating film disposed between two wiring layers
US5612557A (en) * 1986-10-27 1997-03-18 Seiko Epson Corporation Semiconductor device having an inter-layer insulating film disposed between two wiring layers
KR920007787B1 (ko) * 1987-06-09 1992-09-17 세이꼬 엡슨 가부시끼가이샤 반도체 장치 및 그 제조방법
JPS6481343A (en) * 1987-09-24 1989-03-27 Nec Corp Manufacture of integrated circuit
FR2633454B1 (fr) * 1988-06-24 1992-01-17 Thomson Hybrides Microondes Dispositif d'accrochage de poutre sur un composant semiconducteur et son procede de fabrication
US5164339A (en) * 1988-09-30 1992-11-17 Siemens-Bendix Automotive Electronics L.P. Fabrication of oxynitride frontside microstructures
JPH0355852A (ja) * 1989-07-25 1991-03-11 Sony Corp 半導体装置の製造方法
US5019877A (en) * 1989-08-31 1991-05-28 Mitsubishi Denki Kabushiki Kaisha Field effect transistor
JP2856778B2 (ja) * 1989-09-07 1999-02-10 株式会社東芝 半導体装置の配線構造
JPH088306B2 (ja) * 1990-03-07 1996-01-29 株式会社東芝 半導体装置
US5145438A (en) * 1991-07-15 1992-09-08 Xerox Corporation Method of manufacturing a planar microelectronic device
JP3019884B2 (ja) * 1991-09-05 2000-03-13 松下電器産業株式会社 半導体装置およびその製造方法
US5345999A (en) * 1993-03-17 1994-09-13 Applied Materials, Inc. Method and apparatus for cooling semiconductor wafers
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
JP3359780B2 (ja) * 1995-04-12 2002-12-24 三菱電機株式会社 配線装置
JPH09298295A (ja) * 1996-05-02 1997-11-18 Honda Motor Co Ltd 高電子移動度トランジスタ及びその製造方法
JP3499103B2 (ja) * 1997-02-21 2004-02-23 三菱電機株式会社 半導体装置
US5856217A (en) * 1997-04-10 1999-01-05 Hughes Electronics Corporation Modulation-doped field-effect transistors and fabrication processes
US6201283B1 (en) * 1999-09-08 2001-03-13 Trw Inc. Field effect transistor with double sided airbridge
US7081470B2 (en) * 2001-01-31 2006-07-25 H. Lundbeck A/S Use of GALR3 receptor antagonists for the treatment of depression and/or anxiety and compounds useful in such methods
JP2010205837A (ja) * 2009-03-02 2010-09-16 Mitsubishi Electric Corp 電界効果型トランジスタ及びその製造方法
JP2013182992A (ja) * 2012-03-01 2013-09-12 Toshiba Corp 半導体装置
JP2013183062A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56133876A (en) * 1980-03-24 1981-10-20 Nippon Telegr & Teleph Corp <Ntt> Manufacture of junction type field effect semiconductor device
JPS5726471A (en) * 1980-07-24 1982-02-12 Fujitsu Ltd Semiconductor device
JPS5892277A (ja) * 1981-11-28 1983-06-01 Mitsubishi Electric Corp 電界効果トランジスタの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3647585A (en) * 1969-05-23 1972-03-07 Bell Telephone Labor Inc Method of eliminating pinhole shorts in an air-isolated crossover
US3925880A (en) * 1971-04-29 1975-12-16 Signetics Corp Semiconductor assembly with beam lead construction and method
US3737743A (en) * 1971-12-23 1973-06-05 Gen Electric High power microwave field effect transistor
CA1027257A (en) * 1974-10-29 1978-02-28 James A. Benjamin Overlay metallization field effect transistor
US4054484A (en) * 1975-10-23 1977-10-18 Bell Telephone Laboratories, Incorporated Method of forming crossover connections
US4213840A (en) * 1978-11-13 1980-07-22 Avantek, Inc. Low-resistance, fine-line semiconductor device and the method for its manufacture
JPS57132367A (en) * 1981-02-09 1982-08-16 Nippon Telegr & Teleph Corp <Ntt> Manufacture of schottky barrier gate type field-effect transistor
JPS5976437A (ja) * 1982-10-26 1984-05-01 Fujitsu Ltd 半導体装置
JPS6180869A (ja) * 1984-09-27 1986-04-24 Nec Corp 半導体装置の製造方法
JPS62115877A (ja) * 1985-11-15 1987-05-27 Fujitsu Ltd 接合型電界効果トランジスタ、およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56133876A (en) * 1980-03-24 1981-10-20 Nippon Telegr & Teleph Corp <Ntt> Manufacture of junction type field effect semiconductor device
JPS5726471A (en) * 1980-07-24 1982-02-12 Fujitsu Ltd Semiconductor device
JPS5892277A (ja) * 1981-11-28 1983-06-01 Mitsubishi Electric Corp 電界効果トランジスタの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03232241A (ja) * 1989-08-31 1991-10-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
WO2011108063A1 (ja) * 2010-03-01 2011-09-09 富士通株式会社 化合物半導体装置及びその製造方法
US8748861B2 (en) 2010-03-01 2014-06-10 Fujitsu Limited Compound semiconductor device and method for manufacturing the same
JP5716737B2 (ja) * 2010-03-01 2015-05-13 富士通株式会社 化合物半導体装置及びその製造方法
US9071167B2 (en) 2010-03-01 2015-06-30 Fujitsu Limited Compound semiconductor device and method for manufacturing the same
JP2017017311A (ja) * 2015-06-26 2017-01-19 蘇州能訊高能半導体有限公司Ｄｙｎａｘ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． 半導体デバイスおよびその製造方法

Also Published As

Publication number Publication date
ES551302A0 (es) 1987-11-16
ES557632A0 (es) 1987-12-01
EP0203225A2 (en) 1986-12-03
ES8800788A1 (es) 1987-11-16
CA1266132A (en) 1990-02-20
JP2543849B2 (ja) 1996-10-16
IT1184723B (it) 1987-10-28
ES8801062A1 (es) 1987-12-01
EP0203225A3 (en) 1987-05-13
US4871687A (en) 1989-10-03
IT8519262A0 (it) 1985-01-28
US4807002A (en) 1989-02-21

Similar Documents

Publication Publication Date Title
JPS61181170A (ja) 金属半導体電界効果トランジスタ及びその製造方法
US20050133829A1 (en) High-frequency semiconductor device
US4996582A (en) Field effect transistor for microstrip mounting and microstrip-mounted transistor assembly
JPH10223674A (ja) 半導体の入出力接続構造
EP0015709A1 (en) Constructional arrangement for semiconductor devices
JP3517130B2 (ja) 伝送線路、その電気的特性の調整方法、およびマイクロ波モノリシックｉｃ
US4340901A (en) Lead connecting structure for a semiconductor device
JP2513835B2 (ja) 半導体装置
JPS6255721B2 (ja)
JPH01143502A (ja) マイクロ波集積回路
US5635759A (en) Semiconductor device for mounting high-frequency element
JPS6255722B2 (ja)
JPH07321130A (ja) 半導体装置
JPH0817291B2 (ja) マイクロ波回路
JP2003158407A (ja) 半導体の入出力接続構造
JPH0228334A (ja) 基板貫通孔及び金属化背面を具備する集積回路装置及びその装置の製造方法
JPS586152A (ja) トランジスタパツケ−ジの製造方法
JPS60233911A (ja) モノリシツク増幅器
JP2919159B2 (ja) ＧａＡｓショットキー障壁電界効果トランジスタ及びその製造方法
JPS62291038A (ja) 半導体装置
JPH01206710A (ja) マイクロ波集積回路
JPS63229725A (ja) 半導体装置
JPH05267489A (ja) 電界効果トランジスタ
JPH03293734A (ja) 電界効果トランジスタ
JPH02246251A (ja) マイクロ波高出力集積回路