JPH11265855A - 薄膜トランジスタ用シングルチャンバcvdプロセス - Google Patents
薄膜トランジスタ用シングルチャンバcvdプロセスInfo
- Publication number
- JPH11265855A JPH11265855A JP11018760A JP1876099A JPH11265855A JP H11265855 A JPH11265855 A JP H11265855A JP 11018760 A JP11018760 A JP 11018760A JP 1876099 A JP1876099 A JP 1876099A JP H11265855 A JPH11265855 A JP H11265855A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- amorphous silicon
- substrate
- chamber
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title abstract description 34
- 230000008569 process Effects 0.000 title abstract description 22
- 239000010409 thin film Substances 0.000 title description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 238000000151 deposition Methods 0.000 claims abstract description 44
- 239000002019 doping agent Substances 0.000 claims abstract description 16
- 239000011810 insulating material Substances 0.000 claims abstract description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 230000008021 deposition Effects 0.000 abstract description 28
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 15
- 238000005137 deposition process Methods 0.000 abstract description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 15
- 239000011521 glass Substances 0.000 abstract description 9
- 229910052751 metal Inorganic materials 0.000 abstract description 9
- 239000002184 metal Substances 0.000 abstract description 9
- 238000011109 contamination Methods 0.000 abstract description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 5
- 238000002161 passivation Methods 0.000 abstract description 5
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 5
- 239000011574 phosphorus Substances 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052787 antimony Inorganic materials 0.000 abstract description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052785 arsenic Inorganic materials 0.000 abstract description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052796 boron Inorganic materials 0.000 abstract description 3
- 239000002131 composite material Substances 0.000 abstract description 2
- 239000004411 aluminium Substances 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 22
- 239000010408 film Substances 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 239000000376 reactant Substances 0.000 description 8
- 238000012546 transfer Methods 0.000 description 8
- 210000002858 crystal cell Anatomy 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 6
- 238000011065 in-situ storage Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000012776 electronic material Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- NXDMHKQJWIMEEE-UHFFFAOYSA-N 4-(4-aminophenoxy)aniline;furo[3,4-f][2]benzofuran-1,3,5,7-tetrone Chemical compound C1=CC(N)=CC=C1OC1=CC=C(N)C=C1.C1=C2C(=O)OC(=O)C2=CC2=C1C(=O)OC2=O NXDMHKQJWIMEEE-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229920000292 Polyquinoline Polymers 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 235000011194 food seasoning agent Nutrition 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000032258 transport Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
- C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/905—Cleaning of reaction chamber
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
内で、真性アモルファスシリコン層とドープアモルファ
スシリコン層とを連続して基板上へ堆積する改良方法を
提供することを目的とする。 【解決手段】本方法は、真性アモルファスシリコン層の
堆積に先立ち、誘電絶縁材料の層を堆積する第1の堆積
操作により、同じCVDチャンバ内で基板上に連続して
堆積することにより行われる。TFT基板上に堆積され
た絶縁材料は、その前に行われた基板への堆積プロセス
によってチャンバ壁面に残留した残留ドーパントを覆う
に充分な残留絶縁材料をチャンバ壁面に被覆させるよう
な厚さをもつべきである。このことにより、同じCVD
チャンバ内で基板上に真性アモルファスシリコン層を堆
積させる次の堆積プロセスに対してクリーンな環境を与
える。
Description
D)チャンバ内に配置された基板上に、真性の(intrins
ic) アモルファスシリコン層及び少なくともドーパント
を1種ドープしたアモルファスシリコン層を連続的に堆
積する改良方法に関する。特に、本発明は、真性の(int
rinsic) アモルファスシリコン層及び少なくともドーパ
ントを1種ドープしたアモルファスシリコン層を、同じ
CVDチャンバ内の薄膜トランジスタ(thin film trans
istor :TFT)基板上に堆積し、係る真性のアモルファス
シリコン層を係るドーパントにより汚染しない改良方法
に関する。
D)は、種々の基板に電子材料の層を堆積することによ
る半導体デバイスの製造に広く用いられる方法である。
PECVDプロセスでは、2枚一組の平行板電極を備え
た真空堆積チャンバの中に基板が配置される。通常、基
板は下側の電極でもあるサセプタ上に配置される。堆積
チャンバ内には、上側の電極でもあるガス流入マニホー
ルドを介して反応体ガス(reactant gas)が流入される。
2枚の電極間には、高周波(RF)電圧が印加される
が、これら電極は、反応体ガスにプラズマを発生させる
に充分なRF出力を発生させる。プラズマは、反応体ガ
スを分解して、基板体の表面上に所望の物質の層を堆積
させる。この第1の層の上に別の電子材料の別の層を堆
積するには、堆積しようとする別の層の物質を含んだ反
応体ガスを堆積チャンバに流入させればよい。各反応体
ガスはプラズマに暴露されて、所望の材料の層を堆積さ
せる。
スプレーに用いられるようになった。このタイプの液晶
セルは、液晶材料の層を挟んだ2枚のガラス板を有して
いる。ガラス基板は、基板上にコーティングされた導電
性の膜を有し、少なくとも1つの基板がITOフィルム
等のように透明である。基板は、出力源に接続されて、
液晶材料の配向を変化させることができる。導電性膜を
正確にパターン化することにより、液晶セルの様々なエ
リアを利用することが可能である。最近では、液晶セル
の別々のエリアに非常に高速でアドレスする目的で、薄
膜トランジスタが用いられるようになった。このような
液晶セルは、TVやコンピュータモニタ等のアクティブ
マトリックスディスプレイに有用である。
り、画素と呼ばれる液晶セルの多数のエリアにアドレス
することが望ましい。近年のディスプレイパネルには、
1,000,000以上の画素を入れることが可能であ
る。各画素を個別にアドレスしスイッチ状態にしたま
ま、他の画素へのアドレスを可能にするためには、少な
くとも同じ数のトランジスタをガラス板上に形成する必
要がある。
のタイプが用いられ、その1つは、バックチャンネルエ
ッチ型(back channel etched ;BCE)薄膜トランジスタで
ある。BCE TFTの処理において多用されるCVD
プロセスは、3層を連続的に堆積するプロセスである;
この3層とは、典型的にはゲート窒化珪素の絶縁層、ゲ
ート酸化珪素の絶縁層又はこれら2つの絶縁層の上に、
真性の(アンドープの)アモルファスシリコン(i−a
−Si)層、そしてこの上にリンをドープしたアモルフ
ァスシリコン(n+ −a−Si)の薄い層であり、これ
らを別々の3つのCVDチャンバで堆積する。ドープし
たアモルファスシリコン層は約40〜60nmの厚みで
よいのだが、連続プロセスで真性アモルファスシリコン
膜を汚染する残留リンをチャンバ内に残さないために、
従来技術では別のプロセスチャンバで堆積しなければな
らなかった。
のステップは、アモルファスシリコンベースのTFTの
堆積プロセス全ての中でも重要なステップである。真性
アモルファスシリコン層の頂面上にドープアモルファス
シリコン層を堆積することにより、真性アモルファスシ
リコンと続いて堆積されるメタル層との間の電気的接触
を改善する。この真性アモルファスシリコン層とメタル
層との間薄いドープアモルファスシリコン層を堆積する
ことにより、真性アモルファスシリコン層とメタル層と
の間にオーミック接続を形成せしめる。
コン層とドープアモルファスシリコン層とを単一のCV
Dチャンバのみで堆積すれば、ドーパントガスや微粒
子、即ち、リン、アンチモン、ヒ素やホウ素の微粒子が
チャンバ内に残されてチャンバ壁を覆った場合にこれら
は汚染物になる。次のTFT基板の堆積プロセスが行わ
れた時に、チャンバ壁に残された残留ドーパントは不純
物として真性アモルファスシリコン層を汚染する。この
ような汚染により、薄膜トランジスタデバイスに欠陥が
生じ使用できなくなる。
トランジスタの製造に用いて、真性アモルファスシリコ
ン層とドープアモルファスシリコン層との堆積を連続し
て行う場合、ドープアモルファスシリコン層の堆積プロ
セスは、アンドープアモルファスシリコン層の堆積プロ
セスとは別のCVDチャンバで行う必要がある。ガラス
基板はそのサイズも重量も大きく、例えばサイズが約3
60x465x1.1mmにもなるため、ガラス基板上
への薄膜の堆積には一般に大きな反応チャンバを要し、
反応チャンバから、次に行われる薄膜の堆積のための別
の反応チャンバへの移動のために、大きく且つしばしば
動作の遅い移送装置が必要となる。この基板の移送操作
は、貴重な処理時間を消費し、系のスループットを低減
してしまう。一般に、移送操作は基板温度の低下を伴
い、従って、この移送操作の後に、基板を再び堆積の温
度まで加熱しなければならず、この時間が更に、堆積に
要する時間に付加される。更に、別のチャンバへの移送
の際に、堆積された膜が汚染される恐れが必ず存在す
る。
スシリコン層とドープアモルファスシリコン層とを連続
して基板上へ堆積する、高スループットの方法を提供す
ることにある。
リコン層の汚染の問題を生じずに、同じCVDチャンバ
内で、真性アモルファスシリコン層とドープアモルファ
スシリコン層とを連続して基板上へ堆積する改良方法を
提供することにある。
モルファスシリコン層の汚染の問題を生じずに、同じC
VDチャンバ内で、真性アモルファスシリコン層とドー
プアモルファスシリコン層とは連続して基板上へ堆積さ
れる。
コン層の堆積に先立ち、誘電絶縁材料の層を堆積する第
1の堆積操作により、真性アモルファスシリコン層とド
ープアモルファスシリコン層とは、同じCVDチャンバ
内で基板上に連続して堆積される。TFT基板上に堆積
された絶縁材料は、その前に行われた基板への堆積プロ
セスによってチャンバ壁面に残留した残留ドーパントを
実質的に全て覆うに充分な残留絶縁材料をチャンバ壁面
に被覆させるような最低限の厚さをもつ必要がある。こ
のことにより、同じCVDチャンバ内で基板上に真性ア
モルファスシリコン層を堆積させる次の堆積プロセスに
対してクリーンな環境を与えるに有効である。そして、
このプロセスを繰り返して別の基板を処理することもで
きる。
作を行った後には、チャンバ内部のインシチュウ(in-si
tu )プラズマクリーニングプロセスを行ってもよい。プ
ラズマクリーニングプロセスは、チャンバ壁面から絶縁
材料とドーパントとを全て除去するに有効である。この
インシチュウクリーニングの頻度は、各堆積プロセスに
おいて決められるべき多くのプロセスパラメータに依存
する。
よる真性アモルファスシリコン層の汚染の問題を生じず
に、同じCVDチャンバ内で、真性アモルファスシリコ
ン層とドープアモルファスシリコン層とを連続して基板
上へ堆積する改良方法を開示する。
施が可能なプラズマ励起CVD装置10の模式的な断面
図が示される。この装置は、ターナーらによる米国特許
出願通し番号08/010683番(1993年1月2
8日提出)に開示されている。堆積チャンバ12は、上
面14へ通じる開口と、該開口内の第1の電極ないしガ
ス流入マニホールド16とを包含する。もしくは、上面
14は、電極16と一体であり、その内部表面に隣接し
ていてもよい。チャンバ12内部には、板状で第1の電
極16と平行な位置にまで伸びたサセプタ18がある。
サセプタ18は、代表的にはアルミニウム製であり、酸
化アルミニウムの層で被覆される。サセプタ18は大地
に接続されて、第2の電極として作用する。サセプタ1
8は、シャフト20の一端に設置され、シャフト20は
垂直方向に堆積チャンバ12の底壁面22を越えて伸び
ている。シャフト20は垂直方向に可動であり、サセプ
タ18が第1の電極16に対して接近及び分離する垂直
方向への動きを可能にする。リフトオフ板24は、サセ
プタ18と知積チャンバ12の底壁面22との間でサセ
プタ18と実質的に平行になるように、水平方向に伸
び、且つ垂直方向に対して可動である。リフトオフピン
26は、リフトオフ板24から垂直上向きに突出してい
る。リフトオフピン26は、サセプタ18のリフト口2
8を通って伸びることができる位置にあり、サセプタ1
8の厚さよりも少しだけ長い長さを有する。図にはリフ
トピン26は2つしか示されないが、リフトオフ板24
の周囲にわたって更に多数のリフトピン26があっても
よい。ガス流出口30は、堆積チャンバ12の側壁面を
突き抜けて伸び、堆積チャンバ12の排気手段(図示さ
れず)に接続される。ガス流入パイプ42は、堆積チャ
ンバ12の第1の電極ないしガス流入マニホールド16
に伸び、ガススイッチネットワーク(図示されず)を介
して種々のガスのソース(図示されず)に接続される。
第1の電極16は、RF出力ソース36に接続される。
通常は、基板をロードロックドア(図示されず)を介し
て堆積チャンバ12内のサセプタ18状に基板を運ぶた
めの、並びに被覆が済んだ基板を堆積チャンバ12から
除去するための、移送パドル(図示されず)が具備され
る。
送パドル(図示されず)により、基板38が堆積チャン
バ12内にロードされて、サセプタ18上に置かれる。
基板38は、サセプタ18のリフト口28を越えて広が
る大きさである。通常用いられる薄膜トランジスタ基板
のサイズは、約360mm〜465mmである。サセプ
タ18は、リフトオフピン26がリフト口28を越えて
伸びないような状態になるようにシャフト20を上向き
に動かすことによって、リフトオフピン26の上に位置
し、サセプタ18及び基板38は第1の電極に比較的近
い位置にある。基板表面とガス流入マニホールド16と
の間の電極間距離ないし間隔は、約0.5〜約2インチ
(約12.7〜約50.8mm)である。更に好適に
は、この電極の間隔は、約0.8〜約1.4インチ(約
20.32〜約35.56mm)である。
ラス製のTFTシートである基板38は、周知のTFT
技術により処理される。好適な具体例では、アルミニウ
ムのパターン化されたメタルを含む最上層が堆積され
る。
ず、堆積チャンバ12はガス流出口を介して排気され
る。そして、パターン化されたTFT基板がサセプタ1
8の上の位置に置かれる。
が使用されている。これら薄膜トランジスタの多くは、
TFT基板上のパターン化ゲートメタルの上へゲート誘
電層を堆積し、ゲート誘電層の頂面上に被覆されたアモ
ルファスシリコン層を有することを要する。その後、ア
モルファスシリコン層の上にメタルが堆積されるが、こ
のアモルファスシリコン層にはドープアモルファスシリ
コン層の薄い層も含まれてアモルファスシリコンとその
上のメタルとの接触を改善してもよい。
薄膜トランジスタを形成するための絶縁層として有用で
あるために、高品質である必要がある。本発明では、高
品質の窒化珪素膜は、この堆積操作において、CVDチ
ャンバ内の圧力を約1.2〜約1.5トールに維持し、
基板温度を約300〜350℃に維持することで得られ
る。反応体ガスの流量は、反応体ガスのレベルを適正に
維持するように制御される。好ましくは、前掲の基板サ
イズでは、シラン100〜300sccm及びアンモニ
ア500〜1000sccmを、キャリアガスとしての
窒素1000〜10000sccmに対して用いて、窒
化珪素膜を堆積させる。ゲート窒化珪素膜(又は、ゲー
ト絶縁層)の好ましい厚さは、約50〜1000nmで
ある。
して、例えば酸化珪素、シリコンオキシナイトライド
や、PMDA−ODA、テフロン、ポリキノリン、ポリ
イミドやシロキサン等のポリマーベースの誘電材料等、
他の誘電材料を用いてもよい。
ネル型にエッチングされた薄膜トランジスタの拡大断面
図である。アルミニウム等のパターン化メタル(図示さ
せず)で被覆されたガラス製のTFT基板には、先ず、
パッシベーションゲート誘電絶縁材料層52が堆積され
るが、これには、パッシベーション窒化珪素、ゲート酸
化珪素、又はゲート酸化珪素とゲート窒化珪素との複合
層等がある。そして、ゲート絶縁層の上には、真性ない
しアンドープアモルファスシリコン層54が、約200
〜約400nmの厚さで堆積される。次の堆積プロセス
では、約40〜60nmの厚さのドープアモルファスシ
リコン層56が、真性アモルファスシリコン層54の上
に堆積される。使用したドーパントは、リンである。し
かし、アンチモン、ヒ素又はホウ素等他のドーパント成
分も、本発明において有用である。
を、次の表1〜表3に示す。
ルファスシリコン層及びドープアモルファスシリコン層
の3層全ての堆積を、1つのCVDプロセスチャンバ内
で堆積させることができる。コンパクトなCVDチャン
バシステムは、チャンバ内のガスの変更及び安定化が早
くでき、また、プロセスチャンバ壁面の面積が小さいた
め、絶縁材の堆積プロセスにおいて壁面に堆積したドー
プアモルファスシリコンを効率良く覆うことが可能とな
るため、コンパクトなCVDチャンバシステム内で実施
すれば非常に有用である。従って、その後の真性アモル
ファスシリコンの堆積プロセスにおいて残留ドーパント
は覆われたままの状態であるため、真性アモルファスシ
リコン層はほとんど汚染されない。プロセスチャンバの
インシチュウプラズマクリーニングは、壁面の堆積物の
全蓄積量を低減させるように頻繁なチャンバクリーニン
グを可能にする能力がある。このことにより、厚く蓄積
したことから生じた壁面からの膜の剥離による残留物汚
染は排除される。
は、システムの信頼性に対して別の利点を与える。従来
のシステムでは、ドープアモルファスシリコンの堆積に
はただ1つのチャンバのみが使用され、別の層の堆積に
は2つ以上のチャンバが用いられている。仮に、ドープ
アモルファスシリコンチャンバがメンテナンス等何らか
の理由で使用不能になった場合、堆積システム全体が使
用不能になる。本発明の1チャンバシステムを用いれ
ば、各チャンバは独立して稼働し、従って非常に大きな
システムの信頼性が与えられる。
を確かめるため、一連の試験が実施された。ドーパント
による汚染を測定するには、真性アモルファスシリコン
の電気伝導率が良い指標である。ドープアモルファスシ
リコンの代表的な電気伝導率は、10-2(ohm−c
m)-1のオーダーであり、真性アモルファスシリコンで
は、10-10 (ohm−cm)-1のオーダーである。
1の結果は、リンを含まない膜をリファレンスとして用
いるために、リンを含まないチャンバ内でサンプル上に
堆積操作を行い得られたものである。その他のサンプル
は、ドープアモルファスシリコン膜が頻繁に処理された
チャンバ内で堆積された。これらのサンプルは、以下の
処理ステップで作製された: 1)チャンバのインシチュウプラズマクリーニング 2)50nmのアモルファスシリコンの堆積 3)所定の厚さでゲート窒化珪素を堆積、No.2では
成長させず 4)同じチャンバに導入された別の新しい基板上に真性
アモルファスシリコンを100nm堆積 5)真性アモルファスシリコン膜の電気伝導率を測定。
バリア層としての有効性は、厚さが200nm(サンプ
ル3)から400nm(サンプル4)の間で生じてい
る。ゲート窒化珪素層がバリア層として機能するに充分
ないし最小の厚さは、約200nmであることがわかっ
た。200nm以上の厚さでは、有効度は更に大きくな
る。
満の層が用いられる場合、まずCVDチャンバのシーズ
ニングプロセスを行ってもよい。このプロセスでは、チ
ャンバ内に基板が無い状態で、電極間にある絶縁材料の
ための反応体ガスにプラズマを発生させ、チャンバ壁面
を絶縁材料で実質的に覆う。その後、基板をチャンバ内
に導入し、3層のアモルファスシリコン堆積プロセスを
実施する。
行ってきたが、ここで用いられた用語は、説明の語と同
種のものを意図しており、限定を意図するものではな
い。
されたきたが、ここでの教示内容を当業者が直ちに本発
明の変形に応用するであろうことが理解されよう。例え
ば、ゲート窒化珪素の代りに他の誘電材料を用いてもよ
く、また、リンの代りに他のドーパントを用いてもよ
い。
チャンバCVDプロセスは、真性アモルファスシリコン
層の汚染の問題を生じずに、同じCVDチャンバ内で、
真性アモルファスシリコン層とドープアモルファスシリ
コン層とを連続して基板上へ堆積する改良方法を提供す
る。
チャンバの断面図である。
エッチ型薄膜トランジスタの拡大断面図である。
14…上面、16…第1の電極ないしガス流入マニホー
ルド、18…サセプタ、20…シャフト、22…底壁
面、24…リフトオフ板、26…リフトオフピン、28
…リフト口、30…ガス流出口、32…側壁面、36…
RF出力ソース、38…基板、42…ガス流入パイプ、
50…TFT基板、52…パッシベーションゲート誘電
絶縁材料層、54…真性アモルファスシリコン、56…
ドープアモルファスシリコン。
Claims (1)
- 【請求項1】 化学気相堆積(CVD)チャンバ内に置
かれた基板上に、真性アモルファスシリコン層とドーパ
ントを含むドープアモルファスシリコン層とを連続して
堆積する、前記ドーパントにより該真性アモルファスシ
リコン層を実質的に汚染しない堆積方法であって、 基板上に充分な厚さの少なくとも1層の絶縁材料の層を
堆積させるステップと、 前記絶縁材料の層の上に、第1の所定の厚さを有する真
性シリコンの層を堆積させるステップと、 前記真性シリコンの層の上に、第2の所定の厚さを有す
るドープシリコンの層を堆積させるステップとを備える
堆積方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17410393A | 1993-12-28 | 1993-12-28 | |
US08/174103 | 1993-12-28 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6327116A Division JP2918792B2 (ja) | 1993-12-28 | 1994-12-28 | 薄膜トランジスタ用シングルチャンバcvdプロセス |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006300796A Division JP2007134706A (ja) | 1993-12-28 | 2006-11-06 | 薄膜トランジスタ用シングルチャンバcvdプロセス |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11265855A true JPH11265855A (ja) | 1999-09-28 |
Family
ID=22634830
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6327116A Expired - Lifetime JP2918792B2 (ja) | 1993-12-28 | 1994-12-28 | 薄膜トランジスタ用シングルチャンバcvdプロセス |
JP11018760A Pending JPH11265855A (ja) | 1993-12-28 | 1999-01-27 | 薄膜トランジスタ用シングルチャンバcvdプロセス |
JP2006300796A Pending JP2007134706A (ja) | 1993-12-28 | 2006-11-06 | 薄膜トランジスタ用シングルチャンバcvdプロセス |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6327116A Expired - Lifetime JP2918792B2 (ja) | 1993-12-28 | 1994-12-28 | 薄膜トランジスタ用シングルチャンバcvdプロセス |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006300796A Pending JP2007134706A (ja) | 1993-12-28 | 2006-11-06 | 薄膜トランジスタ用シングルチャンバcvdプロセス |
Country Status (4)
Country | Link |
---|---|
US (1) | US5589233A (ja) |
EP (1) | EP0661731B1 (ja) |
JP (3) | JP2918792B2 (ja) |
DE (1) | DE69424759T2 (ja) |
Families Citing this family (77)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR910003742B1 (ko) * | 1986-09-09 | 1991-06-10 | 세미콘덕터 에너지 라보라터리 캄파니 리미티드 | Cvd장치 |
KR0171982B1 (ko) * | 1995-12-02 | 1999-03-30 | 김주용 | 반도체 소자의 필드 산화막 형성방법 |
DE19712233C2 (de) * | 1996-03-26 | 2003-12-11 | Lg Philips Lcd Co | Flüssigkristallanzeige und Herstellungsverfahren dafür |
US5824365A (en) * | 1996-06-24 | 1998-10-20 | Micron Technology, Inc. | Method of inhibiting deposition of material on an internal wall of a chemical vapor deposition reactor |
US6020035A (en) * | 1996-10-29 | 2000-02-01 | Applied Materials, Inc. | Film to tie up loose fluorine in the chamber after a clean process |
US20030143410A1 (en) * | 1997-03-24 | 2003-07-31 | Applied Materials, Inc. | Method for reduction of contaminants in amorphous-silicon film |
US5904542A (en) * | 1997-03-26 | 1999-05-18 | Advanced Micro Devices, Inc. | Performing a semiconductor fabrication sequence within a common chamber and without opening the chamber beginning with forming a field dielectric and concluding with a gate dielectric |
US5937308A (en) * | 1997-03-26 | 1999-08-10 | Advanced Micro Devices, Inc. | Semiconductor trench isolation structure formed substantially within a single chamber |
US5891793A (en) * | 1997-04-04 | 1999-04-06 | Advanced Micro Devices, Inc. | Transistor fabrication process employing a common chamber for gate oxide and gate conductor formation |
JP3801730B2 (ja) * | 1997-05-09 | 2006-07-26 | 株式会社半導体エネルギー研究所 | プラズマcvd装置及びそれを用いた薄膜形成方法 |
JP4114972B2 (ja) * | 1997-05-27 | 2008-07-09 | キヤノンアネルバ株式会社 | 基板処理装置 |
TW460943B (en) * | 1997-06-11 | 2001-10-21 | Applied Materials Inc | Reduction of mobile ion and metal contamination in HDP-CVD chambers using chamber seasoning film depositions |
US6323119B1 (en) | 1997-10-10 | 2001-11-27 | Applied Materials, Inc. | CVD deposition method to improve adhesion of F-containing dielectric metal lines for VLSI application |
US6624064B1 (en) | 1997-10-10 | 2003-09-23 | Applied Materials, Inc. | Chamber seasoning method to improve adhesion of F-containing dielectric film to metal for VLSI application |
US6211065B1 (en) | 1997-10-10 | 2001-04-03 | Applied Materials, Inc. | Method of depositing and amorphous fluorocarbon film using HDP-CVD |
US6071573A (en) * | 1997-12-30 | 2000-06-06 | Lam Research Corporation | Process for precoating plasma CVD reactors |
JPH11260734A (ja) * | 1998-03-12 | 1999-09-24 | Nec Corp | 半導体装置の製造方法 |
US6635569B1 (en) * | 1998-04-20 | 2003-10-21 | Tokyo Electron Limited | Method of passivating and stabilizing a Ti-PECVD process chamber and combined Ti-PECVD/TiN-CVD processing method and apparatus |
US6225601B1 (en) | 1998-07-13 | 2001-05-01 | Applied Komatsu Technology, Inc. | Heating a substrate support in a substrate handling chamber |
US6645884B1 (en) * | 1999-07-09 | 2003-11-11 | Applied Materials, Inc. | Method of forming a silicon nitride layer on a substrate |
US6530992B1 (en) | 1999-07-09 | 2003-03-11 | Applied Materials, Inc. | Method of forming a film in a chamber and positioning a substitute in a chamber |
US6586343B1 (en) | 1999-07-09 | 2003-07-01 | Applied Materials, Inc. | Method and apparatus for directing constituents through a processing chamber |
TW544743B (en) * | 1999-08-13 | 2003-08-01 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
US6274500B1 (en) * | 1999-10-12 | 2001-08-14 | Chartered Semiconductor Manufacturing Ltd. | Single wafer in-situ dry clean and seasoning for plasma etching process |
JP4592849B2 (ja) * | 1999-10-29 | 2010-12-08 | アプライド マテリアルズ インコーポレイテッド | 半導体製造装置 |
US6573030B1 (en) | 2000-02-17 | 2003-06-03 | Applied Materials, Inc. | Method for depositing an amorphous carbon layer |
US6448180B2 (en) * | 2000-03-09 | 2002-09-10 | Advanced Micro Devices, Inc. | Deposition of in-situ doped semiconductor film and undoped semiconductor film in the same reaction chamber |
JP4790896B2 (ja) * | 2000-05-26 | 2011-10-12 | エーユー オプトロニクス コーポレイション | トップゲート型tftを含むアクティブマトリックスデバイスの製造方法および製造装置 |
US6436488B1 (en) * | 2000-06-12 | 2002-08-20 | Agilent Technologies, Inc. | Chemical vapor deposition method for amorphous silicon and resulting film |
JP4389359B2 (ja) * | 2000-06-23 | 2009-12-24 | 日本電気株式会社 | 薄膜トランジスタ及びその製造方法 |
US6559052B2 (en) | 2000-07-07 | 2003-05-06 | Applied Materials, Inc. | Deposition of amorphous silicon films by high density plasma HDP-CVD at low temperatures |
US6413321B1 (en) | 2000-12-07 | 2002-07-02 | Applied Materials, Inc. | Method and apparatus for reducing particle contamination on wafer backside during CVD process |
US6706336B2 (en) * | 2001-02-02 | 2004-03-16 | Canon Kabushiki Kaisha | Silicon-based film, formation method therefor and photovoltaic element |
US6740601B2 (en) | 2001-05-11 | 2004-05-25 | Applied Materials Inc. | HDP-CVD deposition process for filling high aspect ratio gaps |
US6596653B2 (en) | 2001-05-11 | 2003-07-22 | Applied Materials, Inc. | Hydrogen assisted undoped silicon oxide deposition process for HDP-CVD |
US6887578B2 (en) * | 2001-10-30 | 2005-05-03 | Massachusetts Institute Of Technology | Fluorocarbon-organosilicon copolymers and coatings prepared by hot-filament chemical vapor deposition |
US6734101B1 (en) | 2001-10-31 | 2004-05-11 | Taiwan Semiconductor Manufacturing Company | Solution to the problem of copper hillocks |
US6730615B2 (en) * | 2002-02-19 | 2004-05-04 | Intel Corporation | High reflector tunable stress coating, such as for a MEMS mirror |
US6541397B1 (en) | 2002-03-29 | 2003-04-01 | Applied Materials, Inc. | Removable amorphous carbon CMP stop |
JP2004072049A (ja) * | 2002-08-09 | 2004-03-04 | Ricoh Co Ltd | 有機tft素子及びその製造方法 |
WO2004038774A2 (en) | 2002-10-25 | 2004-05-06 | Unaxis Balzers Ltd. | Method for producing semi-conducting devices and devices obtained with this method |
US6808748B2 (en) | 2003-01-23 | 2004-10-26 | Applied Materials, Inc. | Hydrogen assisted HDP-CVD deposition process for aggressive gap-fill technology |
US7723228B2 (en) * | 2003-05-20 | 2010-05-25 | Applied Materials, Inc. | Reduction of hillocks prior to dielectric barrier deposition in Cu damascene |
US7371427B2 (en) * | 2003-05-20 | 2008-05-13 | Applied Materials, Inc. | Reduction of hillocks prior to dielectric barrier deposition in Cu damascene |
US6958112B2 (en) | 2003-05-27 | 2005-10-25 | Applied Materials, Inc. | Methods and systems for high-aspect-ratio gapfill using atomic-oxygen generation |
US7300829B2 (en) * | 2003-06-02 | 2007-11-27 | Applied Materials, Inc. | Low temperature process for TFT fabrication |
US6903031B2 (en) | 2003-09-03 | 2005-06-07 | Applied Materials, Inc. | In-situ-etch-assisted HDP deposition using SiF4 and hydrogen |
US7109114B2 (en) * | 2004-05-07 | 2006-09-19 | Applied Materials, Inc. | HDP-CVD seasoning process for high power HDP-CVD gapfil to improve particle performance |
US7229931B2 (en) | 2004-06-16 | 2007-06-12 | Applied Materials, Inc. | Oxygen plasma treatment for enhanced HDP-CVD gapfill |
US7183227B1 (en) | 2004-07-01 | 2007-02-27 | Applied Materials, Inc. | Use of enhanced turbomolecular pump for gapfill deposition using high flows of low-mass fluent gas |
TWI244128B (en) * | 2004-08-26 | 2005-11-21 | Mosel Vitelic Inc | Method of utilizing amorphous silicon layer to form a gate structure and its application |
US7087536B2 (en) | 2004-09-01 | 2006-08-08 | Applied Materials | Silicon oxide gapfill deposition using liquid precursors |
US20060189171A1 (en) * | 2005-02-23 | 2006-08-24 | Chua Choon A | Seasoning process for a deposition chamber |
US7678715B2 (en) | 2007-12-21 | 2010-03-16 | Applied Materials, Inc. | Low wet etch rate silicon nitride film |
US8309446B2 (en) | 2008-07-16 | 2012-11-13 | Applied Materials, Inc. | Hybrid heterojunction solar cell fabrication using a doping layer mask |
KR20100033091A (ko) * | 2008-09-19 | 2010-03-29 | 한국전자통신연구원 | 화학기상증착법에 의한 비정질 실리콘 박막의 증착방법 |
CN102318078B (zh) | 2008-12-10 | 2013-10-30 | 应用材料公司 | 用于网版印刷图案对准的增强型检视系统 |
JP5698950B2 (ja) | 2009-10-23 | 2015-04-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US8709551B2 (en) * | 2010-03-25 | 2014-04-29 | Novellus Systems, Inc. | Smooth silicon-containing films |
US8741394B2 (en) | 2010-03-25 | 2014-06-03 | Novellus Systems, Inc. | In-situ deposition of film stacks |
US9028924B2 (en) | 2010-03-25 | 2015-05-12 | Novellus Systems, Inc. | In-situ deposition of film stacks |
US8895116B2 (en) | 2010-11-04 | 2014-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of crystalline semiconductor film and manufacturing method of semiconductor device |
KR102025441B1 (ko) | 2012-04-06 | 2019-09-25 | 노벨러스 시스템즈, 인코포레이티드 | 증착 후 소프트 어닐링 |
US9117668B2 (en) | 2012-05-23 | 2015-08-25 | Novellus Systems, Inc. | PECVD deposition of smooth silicon films |
WO2014003855A1 (en) | 2012-06-27 | 2014-01-03 | Monteris Medical Corporation | Image-guided therapy of a tissue |
US9388491B2 (en) | 2012-07-23 | 2016-07-12 | Novellus Systems, Inc. | Method for deposition of conformal films with catalysis assisted low temperature CVD |
US9018108B2 (en) | 2013-01-25 | 2015-04-28 | Applied Materials, Inc. | Low shrinkage dielectric films |
US8895415B1 (en) | 2013-05-31 | 2014-11-25 | Novellus Systems, Inc. | Tensile stressed doped amorphous silicon |
WO2015108558A1 (en) * | 2014-01-17 | 2015-07-23 | Applied Materials, Inc. | In-line chamber coating to control particle flaking |
US10675113B2 (en) | 2014-03-18 | 2020-06-09 | Monteris Medical Corporation | Automated therapy of a three-dimensional tissue region |
US20150265353A1 (en) | 2014-03-18 | 2015-09-24 | Monteris Medical Corporation | Image-guided therapy of a tissue |
US9433383B2 (en) | 2014-03-18 | 2016-09-06 | Monteris Medical Corporation | Image-guided therapy of a tissue |
US9299558B2 (en) | 2014-03-21 | 2016-03-29 | Applied Materials, Inc. | Run-to-run stability of film deposition |
US9548188B2 (en) | 2014-07-30 | 2017-01-17 | Lam Research Corporation | Method of conditioning vacuum chamber of semiconductor substrate processing apparatus |
US10327830B2 (en) | 2015-04-01 | 2019-06-25 | Monteris Medical Corporation | Cryotherapy, thermal therapy, temperature modulation therapy, and probe apparatus therefor |
CN104795315A (zh) * | 2015-04-15 | 2015-07-22 | 上海华力微电子有限公司 | 一种非晶硅薄膜及一种半导体器件的制造方法 |
CN113628959B (zh) * | 2021-07-19 | 2024-06-14 | 华虹半导体(无锡)有限公司 | 应用于功率器件的沟槽填充方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5992519A (ja) * | 1982-11-19 | 1984-05-28 | Hitachi Ltd | 半導体装置の製造方法 |
JPS59204274A (ja) * | 1983-05-06 | 1984-11-19 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
US4933296A (en) * | 1985-08-02 | 1990-06-12 | General Electric Company | N+ amorphous silicon thin film transistors for matrix addressed liquid crystal displays |
JPS6294922A (ja) * | 1985-10-22 | 1987-05-01 | Fuji Photo Film Co Ltd | プラズマcvd法による製膜装置 |
FR2590406B1 (fr) * | 1985-11-15 | 1988-10-28 | Commissariat Energie Atomique | Procede de fabrication d'un transistor en couches minces a grille auto-alignee par rapport au drain et a la source de celui-ci |
DE3725358A1 (de) * | 1987-07-30 | 1989-02-09 | Telog Systems Gmbh | Vorrichtung und verfahren zur oberflaechenbehandlung von materialien |
JPH0194615A (ja) * | 1987-10-06 | 1989-04-13 | Seiko Epson Corp | プラズマcvd装置 |
US4990981A (en) * | 1988-01-29 | 1991-02-05 | Hitachi, Ltd. | Thin film transistor and a liquid crystal display device using same |
JPH01302769A (ja) * | 1988-05-30 | 1989-12-06 | Seikosha Co Ltd | 逆スタガー型シリコン薄膜トランジスタの製造方法 |
JP2708533B2 (ja) * | 1989-03-14 | 1998-02-04 | 富士通株式会社 | Cvd装置の残留ガス除去方法 |
US5244730A (en) * | 1991-04-30 | 1993-09-14 | International Business Machines Corporation | Plasma deposition of fluorocarbon |
US5221414A (en) * | 1991-07-16 | 1993-06-22 | Micron Technology, Inc. | Process and system for stabilizing layer deposition and etch rates while simultaneously maintaining cleanliness in a water processing reaction chamber |
JPH08977B2 (ja) * | 1991-08-22 | 1996-01-10 | 日新電機株式会社 | プラズマcvd法及び装置 |
JPH05166728A (ja) * | 1991-12-11 | 1993-07-02 | Toshiba Corp | プラズマcvd装置 |
JPH0793272B2 (ja) * | 1991-12-11 | 1995-10-09 | 日新電機株式会社 | プラズマcvd法及び装置 |
JP3150408B2 (ja) * | 1992-03-16 | 2001-03-26 | 株式会社東芝 | Cvd装置のプラズマ・クリーニング後処理方法 |
US5266504A (en) * | 1992-03-26 | 1993-11-30 | International Business Machines Corporation | Low temperature emitter process for high performance bipolar devices |
JP3204735B2 (ja) * | 1992-06-01 | 2001-09-04 | 株式会社東芝 | 水素化アモルファスシリコン薄膜トランジスタの製造方法 |
US5281546A (en) * | 1992-09-02 | 1994-01-25 | General Electric Company | Method of fabricating a thin film transistor using hydrogen plasma treatment of the intrinsic silicon/doped layer interface |
JPH07169700A (ja) * | 1993-12-16 | 1995-07-04 | Sanyo Electric Co Ltd | 基板の処理装置 |
-
1994
- 1994-11-22 DE DE69424759T patent/DE69424759T2/de not_active Expired - Fee Related
- 1994-11-22 EP EP94118349A patent/EP0661731B1/en not_active Expired - Lifetime
- 1994-12-28 JP JP6327116A patent/JP2918792B2/ja not_active Expired - Lifetime
-
1995
- 1995-06-06 US US08/466,915 patent/US5589233A/en not_active Expired - Lifetime
-
1999
- 1999-01-27 JP JP11018760A patent/JPH11265855A/ja active Pending
-
2006
- 2006-11-06 JP JP2006300796A patent/JP2007134706A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP0661731A3 (en) | 1995-11-15 |
JP2007134706A (ja) | 2007-05-31 |
JPH07326589A (ja) | 1995-12-12 |
DE69424759D1 (de) | 2000-07-06 |
EP0661731B1 (en) | 2000-05-31 |
US5589233A (en) | 1996-12-31 |
JP2918792B2 (ja) | 1999-07-12 |
EP0661731A2 (en) | 1995-07-05 |
DE69424759T2 (de) | 2001-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2918792B2 (ja) | 薄膜トランジスタ用シングルチャンバcvdプロセス | |
JP4018625B2 (ja) | 薄膜トランジスタのための多段階cvd法 | |
US7566900B2 (en) | Integrated metrology tools for monitoring and controlling large area substrate processing chambers | |
US7754294B2 (en) | Method of improving the uniformity of PECVD-deposited thin films | |
KR101199007B1 (ko) | 박막 트랜지스터 제조를 위한 저온 프로세스 | |
EP1899498B1 (en) | Method for manufacturing flat substrates | |
WO2011056710A2 (en) | Thin film transistors having multiple doped silicon layers | |
US20100075506A1 (en) | Apparatus and method for manufacturing semiconductor element and semiconductor element manufactured by the method | |
US7589031B2 (en) | Method of avoiding haze formation on surfaces of silicon-containing PECVD-deposited thin films | |
JP2940051B2 (ja) | 絶縁薄膜の形成方法 | |
JP3416472B2 (ja) | 半導体素子 | |
JPH0831752A (ja) | Cvd装置の反応室のクリーニング方法およびコーティング方法 | |
JP2007138301A (ja) | 薄膜成膜装置 | |
JP3471082B2 (ja) | Cvd装置の反応室のコーティング方法 | |
JPH07283147A (ja) | 薄膜形成方法 | |
JP3406681B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3294438B2 (ja) | 多結晶半導体薄膜の形成方法およびそれを用いた薄膜トランジスタの形成方法 | |
JP3282204B2 (ja) | アルミニウム系合金膜の成膜方法 | |
JP3708940B2 (ja) | Cvd装置の反応室のコーティング方法 | |
US12021152B2 (en) | Process to reduce plasma induced damage | |
US6844222B2 (en) | Method for reducing contact impedance of thin film transistor | |
JPH08260149A (ja) | 減圧表面処理装置及び太陽電池製作装置 | |
JP2562686B2 (ja) | プラズマ処理装置 | |
JP2662180B2 (ja) | 電子素子 | |
JPS63172422A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050411 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050711 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050714 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051011 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060711 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061222 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070125 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070216 |