JP3150408B2 - Ｃｖｄ装置のプラズマ・クリーニング後処理方法 - Google Patents
Ｃｖｄ装置のプラズマ・クリーニング後処理方法Info
- Publication number
- JP3150408B2 JP3150408B2 JP09027592A JP9027592A JP3150408B2 JP 3150408 B2 JP3150408 B2 JP 3150408B2 JP 09027592 A JP09027592 A JP 09027592A JP 9027592 A JP9027592 A JP 9027592A JP 3150408 B2 JP3150408 B2 JP 3150408B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- plasma
- reaction chamber
- fluorine
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
- C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
Landscapes
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板上にＣＶＤ
膜を形成するＣＶＤ装置のクリーニング技術に関するも
ので、特に反応室をプラズマ・ドライ・エッチングによ
りプラズマ・クリーニングした後に行なう後処理方法に
係るものである。
膜を形成するＣＶＤ装置のクリーニング技術に関するも
ので、特に反応室をプラズマ・ドライ・エッチングによ
りプラズマ・クリーニングした後に行なう後処理方法に
係るものである。
【０００２】
【従来の技術】従来例として、コールド・ウォール（co
ld wall ）型プラズマＣＶＤ装置により、半導体基板上
にプラズマ・シリコン酸化膜（以下Ｐ−Ｓi Ｏ膜と略
記）を形成するデポジション（deposition、堆積）／ク
リーニング（cleaning、洗浄）・サイクルについて、図
面を参照し、簡単に説明する。図６は、従来のプレ・デ
ポジション後の反応室内を示すプラズマＣＶＤ装置の断
面図、図２（ｂ）は従来のデポジション／クリーニング
・サイクの流れ図である。
ld wall ）型プラズマＣＶＤ装置により、半導体基板上
にプラズマ・シリコン酸化膜（以下Ｐ−Ｓi Ｏ膜と略
記）を形成するデポジション（deposition、堆積）／ク
リーニング（cleaning、洗浄）・サイクルについて、図
面を参照し、簡単に説明する。図６は、従来のプレ・デ
ポジション後の反応室内を示すプラズマＣＶＤ装置の断
面図、図２（ｂ）は従来のデポジション／クリーニング
・サイクの流れ図である。
【０００３】まずウェーハを反応室１２に設置しない状
態で、反応室１２内に厚さ1.0 μmのＰ−Ｓi Ｏ膜１１
を堆積し、反応室１２の条件（condition ）を安定化さ
せる（プレ・デポジションと略記）。この後、ロードロ
ック室１８を介して反応室内にウェーハ（図示なし）を
設置し、所定の膜厚のＰ−Ｓi Ｏ膜をデポジションする
（ウェーハ・デポジションと略記）。引き続き、このウ
ェーハ・デポジション工程を繰り返し、繰り返したウェ
ーハ上のデポジション膜厚の総計が、例えば30μm （こ
の膜厚は、膜厚均一性や、ダストレベルから規定され
る）となったところでウェーハ・デポジション工程を終
える。次にＣＦ4 ／Ｏ2 ガス系で、プラズマ・ドライ・
エッチングを行ない、反応室内をクリーニングして、デ
ポジション／クリーニング・サイクルを完結する。この
後、再び 1.0μm のＰ−Ｓi Ｏ膜のプレ・デポジション
を行ない、上記サイクルを繰り返す。
態で、反応室１２内に厚さ1.0 μmのＰ−Ｓi Ｏ膜１１
を堆積し、反応室１２の条件（condition ）を安定化さ
せる（プレ・デポジションと略記）。この後、ロードロ
ック室１８を介して反応室内にウェーハ（図示なし）を
設置し、所定の膜厚のＰ−Ｓi Ｏ膜をデポジションする
（ウェーハ・デポジションと略記）。引き続き、このウ
ェーハ・デポジション工程を繰り返し、繰り返したウェ
ーハ上のデポジション膜厚の総計が、例えば30μm （こ
の膜厚は、膜厚均一性や、ダストレベルから規定され
る）となったところでウェーハ・デポジション工程を終
える。次にＣＦ4 ／Ｏ2 ガス系で、プラズマ・ドライ・
エッチングを行ない、反応室内をクリーニングして、デ
ポジション／クリーニング・サイクルを完結する。この
後、再び 1.0μm のＰ−Ｓi Ｏ膜のプレ・デポジション
を行ない、上記サイクルを繰り返す。
【０００４】一般に、プラズマＣＶＤ装置では、膜厚の
均一性や、ダストレベルを考慮して、ウェーハ・デポジ
ション工程でのデポジション膜厚の総計が、一定値以上
となった時点で、ＣＦ4 、Ｃ2 Ｆ6 、ＣＨＦ3 、Ｓ
Ｆ6 、ＮＦ3 など弗素原子を有するガスを主体に、Ｏ2
やＨ2 を混合した反応ガスを用いて、プラズマ・ドライ
・エッチング法で反応室内をクリーニングする。次にウ
ェーハ・デポジションを行なう前に、膜厚の均一性、膜
質の安定化及び反応室材料（例えばステンレススチール
等）や電極材料（例えばアルミニウム、カーボン等）か
らの汚染防止等を目的として、反応室にウェーハを設置
しないで、ウェーハ・デポジション膜と同質のプラズマ
ＣＶＤ膜、例えばウェーハ・デポジション膜がＰ−Ｓi
Ｏ膜の場合にはＰ−Ｓi Ｏを、またＰ−Ｓi Ｎ膜の場合
にはＰ−Ｓi Ｎを、反応室内に厚さ 1〜 2μm 程度、プ
レ・デポジションを行なっている。プレ・デポジション
直後に、ウェーハに形成したＰ−Ｓi Ｏ膜を二次イオン
質量分析法（Secondry Ion Mass Spectroscopy、ＳＩＭ
Ｓ）で分析したところ、プラズマ・ドライ・エッチング
条件にもよるが、 0.5〜5.0 at％（アトムパーセント）
程度の弗素原子が検出された。この弗素原子含有Ｐ−Ｓ
i Ｏ膜を50℃の温水に10時間浸漬後、温水中に溶出した
弗素量を原子吸光法で評価したところ、Ｐ−Ｓi Ｏ膜中
に含有される弗素量の 7〜13％が温水中に溶出してい
た。
均一性や、ダストレベルを考慮して、ウェーハ・デポジ
ション工程でのデポジション膜厚の総計が、一定値以上
となった時点で、ＣＦ4 、Ｃ2 Ｆ6 、ＣＨＦ3 、Ｓ
Ｆ6 、ＮＦ3 など弗素原子を有するガスを主体に、Ｏ2
やＨ2 を混合した反応ガスを用いて、プラズマ・ドライ
・エッチング法で反応室内をクリーニングする。次にウ
ェーハ・デポジションを行なう前に、膜厚の均一性、膜
質の安定化及び反応室材料（例えばステンレススチール
等）や電極材料（例えばアルミニウム、カーボン等）か
らの汚染防止等を目的として、反応室にウェーハを設置
しないで、ウェーハ・デポジション膜と同質のプラズマ
ＣＶＤ膜、例えばウェーハ・デポジション膜がＰ−Ｓi
Ｏ膜の場合にはＰ−Ｓi Ｏを、またＰ−Ｓi Ｎ膜の場合
にはＰ−Ｓi Ｎを、反応室内に厚さ 1〜 2μm 程度、プ
レ・デポジションを行なっている。プレ・デポジション
直後に、ウェーハに形成したＰ−Ｓi Ｏ膜を二次イオン
質量分析法（Secondry Ion Mass Spectroscopy、ＳＩＭ
Ｓ）で分析したところ、プラズマ・ドライ・エッチング
条件にもよるが、 0.5〜5.0 at％（アトムパーセント）
程度の弗素原子が検出された。この弗素原子含有Ｐ−Ｓ
i Ｏ膜を50℃の温水に10時間浸漬後、温水中に溶出した
弗素量を原子吸光法で評価したところ、Ｐ−Ｓi Ｏ膜中
に含有される弗素量の 7〜13％が温水中に溶出してい
た。
【０００５】すなわち反応室内を弗素原子を有する反応
ガスを用いて、プラズマ・ドライ・エッチング法でクリ
ーニングした後では、プレ・デポジションを行なって
も、その直後のウェーハ上に形成されるＰ−Ｓi Ｏ膜中
には、弗素原子が含有されており、該Ｐ−Ｓi Ｏ膜が、
温度50℃程度の湿度の高い雰囲気中に置かれると、結露
した水分中に弗素原子が溶出することが予想される。
ガスを用いて、プラズマ・ドライ・エッチング法でクリ
ーニングした後では、プレ・デポジションを行なって
も、その直後のウェーハ上に形成されるＰ−Ｓi Ｏ膜中
には、弗素原子が含有されており、該Ｐ−Ｓi Ｏ膜が、
温度50℃程度の湿度の高い雰囲気中に置かれると、結露
した水分中に弗素原子が溶出することが予想される。
【０００６】以上の結果をふまえ、ＰＣＴ（Pressure C
ooker Test、試験条件 127℃− 2.5kg／cm2 ）によるＡ
l 配線（組成 1％Ｓi 、 0.5％Ｃu 、残Ａl ）の弗素腐
食（Corrosion 、コロージョン）耐性を評価した。その
結果ＰＣＴ98時間より 1％の弗素腐食不良が発生した。
なおＰＣＴによる弗素腐食耐性評価の試料は、図５の断
面図に示すように、半導体基板（ウェーハ）５０を覆う
弗素含有Ｐ−Ｓi Ｏ膜５１ａを形成した後、その上に 1
％Ｓi と 0.5％Ｃu を含むＡl 配線５２をパターニング
し、さらに弗素含有Ｐ−Ｓi Ｏ膜５１ｂで該Ａl 配線５
２を被覆したもので、ウェーハ状態で試験した。また前
記ＰＣＴでは、密閉された温度 127℃の水蒸気の雰囲気
（蒸気圧 2.5kg／cm2 ）中に、前記試料を所定時間放置
した後、Ａl 配線の電気抵抗測定または顕微鏡による目
視判定により、弗素腐食不良を評価する。
ooker Test、試験条件 127℃− 2.5kg／cm2 ）によるＡ
l 配線（組成 1％Ｓi 、 0.5％Ｃu 、残Ａl ）の弗素腐
食（Corrosion 、コロージョン）耐性を評価した。その
結果ＰＣＴ98時間より 1％の弗素腐食不良が発生した。
なおＰＣＴによる弗素腐食耐性評価の試料は、図５の断
面図に示すように、半導体基板（ウェーハ）５０を覆う
弗素含有Ｐ−Ｓi Ｏ膜５１ａを形成した後、その上に 1
％Ｓi と 0.5％Ｃu を含むＡl 配線５２をパターニング
し、さらに弗素含有Ｐ−Ｓi Ｏ膜５１ｂで該Ａl 配線５
２を被覆したもので、ウェーハ状態で試験した。また前
記ＰＣＴでは、密閉された温度 127℃の水蒸気の雰囲気
（蒸気圧 2.5kg／cm2 ）中に、前記試料を所定時間放置
した後、Ａl 配線の電気抵抗測定または顕微鏡による目
視判定により、弗素腐食不良を評価する。
【０００７】
【発明が解決しようとする課題】これまで述べたよう
に、ＣＶＤ装置を用いてウェーハ上にＣＶＤ膜を形成す
る場合、デポジション膜厚の総計が一定値以上になる
と、弗素原子を有する反応ガスを用い、プラズマ・ドラ
イ・エッチング法により、反応室内のクリーニングを行
なう。しかしクリーニング後に、反応室内に弗素原子が
残存し、プレ・デポジション後のウェーハ・デポジショ
ン膜に弗素原子が存在する。例えばＣＶＤ膜をＰ−Ｓi
Ｏ膜とすると、Ｐ−Ｓi Ｏ膜には弗素原子が含有され、
この膜上に形成されるＡl 配線の弗素腐食不良を発生
し、問題となっている。
に、ＣＶＤ装置を用いてウェーハ上にＣＶＤ膜を形成す
る場合、デポジション膜厚の総計が一定値以上になる
と、弗素原子を有する反応ガスを用い、プラズマ・ドラ
イ・エッチング法により、反応室内のクリーニングを行
なう。しかしクリーニング後に、反応室内に弗素原子が
残存し、プレ・デポジション後のウェーハ・デポジショ
ン膜に弗素原子が存在する。例えばＣＶＤ膜をＰ−Ｓi
Ｏ膜とすると、Ｐ−Ｓi Ｏ膜には弗素原子が含有され、
この膜上に形成されるＡl 配線の弗素腐食不良を発生
し、問題となっている。
【０００８】本発明は、ＣＦ4 、Ｃ2 Ｆ6 、ＣＨＦ3 、
ＳＦ6 、ＮＦ3 など弗素（Ｆ）原子を含む反応ガスを用
い、反応室内をプラズマ・ドライ・エッチングによりク
リーニングするＣＶＤ装置において、該クリーニング後
の反応室内に残存する弗素量を低減し、これにより、例
えばウェーハ上のＰ−Ｓi ＯやＰ−Ｓi Ｎ等のＣＶＤ膜
中に含有される弗素量を低減し、Ａl 配線の弗素腐食の
発生がなく、より信頼性の高いＣＶＤ膜が得られるプラ
ズマ・クリーニング後処理方法を提供することを目的と
する。
ＳＦ6 、ＮＦ3 など弗素（Ｆ）原子を含む反応ガスを用
い、反応室内をプラズマ・ドライ・エッチングによりク
リーニングするＣＶＤ装置において、該クリーニング後
の反応室内に残存する弗素量を低減し、これにより、例
えばウェーハ上のＰ−Ｓi ＯやＰ−Ｓi Ｎ等のＣＶＤ膜
中に含有される弗素量を低減し、Ａl 配線の弗素腐食の
発生がなく、より信頼性の高いＣＶＤ膜が得られるプラ
ズマ・クリーニング後処理方法を提供することを目的と
する。
【０００９】
【課題を解決するための手段】本発明は、半導体基板上
にＣＶＤ膜を形成するＣＶＤ装置の反応室内を、弗素原
子を有する反応ガスを用いてプラズマ・ドライ・エッチ
ング法でクリーニングし、続けて反応室内に上記半導体
基板を設置しない状態で上記ＣＶＤ膜と同一組成のプレ
・デポジション膜を形成し、しかる後に処理室内に上記
半導体基板を設置して半導体基板上の上記ＣＶＤ膜を形
成するにあたり、上記プラズマ・ドライ・エッチング法
によるクリーニング後であって、上記プレ・デポジショ
ン膜の形成前に、弗素原子を取り込む被膜を該反応室内
に被覆することを特徴としたプラズマ・クリーニング後
処理方法である。
にＣＶＤ膜を形成するＣＶＤ装置の反応室内を、弗素原
子を有する反応ガスを用いてプラズマ・ドライ・エッチ
ング法でクリーニングし、続けて反応室内に上記半導体
基板を設置しない状態で上記ＣＶＤ膜と同一組成のプレ
・デポジション膜を形成し、しかる後に処理室内に上記
半導体基板を設置して半導体基板上の上記ＣＶＤ膜を形
成するにあたり、上記プラズマ・ドライ・エッチング法
によるクリーニング後であって、上記プレ・デポジショ
ン膜の形成前に、弗素原子を取り込む被膜を該反応室内
に被覆することを特徴としたプラズマ・クリーニング後
処理方法である。
【００１０】なお上記プラズマ・ドライ・エッチング法
は、反応ガスプラズマを利用し、気相中で、反応室内面
等に付着するＣＶＤ膜をエッチングする方法である。
は、反応ガスプラズマを利用し、気相中で、反応室内面
等に付着するＣＶＤ膜をエッチングする方法である。
【００１１】
【作用】本発明では、プラズマ・ドライ・エッチング法
でクリーニングした後の後工程として、弗素原子を取り
込む被膜を反応室内に被覆する工程を、新しく設けたこ
とが特徴である。すなわち弗素原子を取り込む被膜は、
物理的または化学的作用を弗素原子に及ぼし、該原子を
捕獲、固着することのできる被膜であり、この被膜を反
応室内（反応室内面のほか、電極面等を含む）に被覆す
る工程により、反応室内に残存する弗素原子は、該被膜
に捕獲拘束されるので、ウェーハ上に形成されるＣＶＤ
膜中の弗素含有量は大幅に低減される。これによりＡl
配線の弗素腐食不良等を防止した信頼性の高いＣＶＤ膜
の形成が容易にできる。
でクリーニングした後の後工程として、弗素原子を取り
込む被膜を反応室内に被覆する工程を、新しく設けたこ
とが特徴である。すなわち弗素原子を取り込む被膜は、
物理的または化学的作用を弗素原子に及ぼし、該原子を
捕獲、固着することのできる被膜であり、この被膜を反
応室内（反応室内面のほか、電極面等を含む）に被覆す
る工程により、反応室内に残存する弗素原子は、該被膜
に捕獲拘束されるので、ウェーハ上に形成されるＣＶＤ
膜中の弗素含有量は大幅に低減される。これによりＡl
配線の弗素腐食不良等を防止した信頼性の高いＣＶＤ膜
の形成が容易にできる。
【００１２】
【実施例】本発明の実施例について、図面を参照して、
以下説明する。
以下説明する。
【００１３】図１は、該実施例において、プレ・デポジ
ション後の反応室内を示すプラズマＣＶＤ装置の断面図
である。該装置は、ロードロック室２８を有するコール
ドウォール型プラズマＣＶＤ装置である。ステンレスス
チール２２ａで囲まれた反応室２２内には、ヒーター内
蔵の上部電極（Ａl ）２３及び該電極に対向する下部電
極（Ａl ）２４が設けられる。ＲＦ電源（周波数 400 k
Hz）２３ａからの高周波電力により電極間にプラズマが
誘起される。反応ガスは、ガスインレット２５より反応
室２２内に供給され、排気口２６より排出される。符号
２３ｂは、ヒータ電源、符号２７及び２９は、ロードロ
ック室２８のそれぞれ排気口及びＮ2 ガスを導入するベ
ントライン（vent line ）である。
ション後の反応室内を示すプラズマＣＶＤ装置の断面図
である。該装置は、ロードロック室２８を有するコール
ドウォール型プラズマＣＶＤ装置である。ステンレスス
チール２２ａで囲まれた反応室２２内には、ヒーター内
蔵の上部電極（Ａl ）２３及び該電極に対向する下部電
極（Ａl ）２４が設けられる。ＲＦ電源（周波数 400 k
Hz）２３ａからの高周波電力により電極間にプラズマが
誘起される。反応ガスは、ガスインレット２５より反応
室２２内に供給され、排気口２６より排出される。符号
２３ｂは、ヒータ電源、符号２７及び２９は、ロードロ
ック室２８のそれぞれ排気口及びＮ2 ガスを導入するベ
ントライン（vent line ）である。
【００１４】符号２０は、プラズマ・ドライ・エッチン
グ後に形成したプラズマＳi 膜、符号２１は、厚さ約 1
μm のプレ・デポジション膜（Ｐ−Ｓi Ｏ膜）である。
グ後に形成したプラズマＳi 膜、符号２１は、厚さ約 1
μm のプレ・デポジション膜（Ｐ−Ｓi Ｏ膜）である。
【００１５】次にこのＣＶＤ装置を用いて、ウェーハ上
にＰ−Ｓi Ｏ膜を形成するデポジション／クリーニング
・サイクルルについて図２（ａ）を参照して説明する。
にＰ−Ｓi Ｏ膜を形成するデポジション／クリーニング
・サイクルルについて図２（ａ）を参照して説明する。
【００１６】プレ・デポジション工程後、ウェーハ・デ
ポジション工程を行なう。ウェーハ上にデポジションし
た膜厚の総計が30μm となるまで、この工程を続ける。
条件は反応ガスに、Ｓi Ｈ4 ／Ｎ2 Ｏ系を用い、ガス流
量はＳi Ｈ4 ＝150 sccm、Ｎ2 Ｏ＝2200sccm、反応室内
の圧力0.40Torr、ＲＦパワー 2.3 kＷ、温度 300℃であ
る。
ポジション工程を行なう。ウェーハ上にデポジションし
た膜厚の総計が30μm となるまで、この工程を続ける。
条件は反応ガスに、Ｓi Ｈ4 ／Ｎ2 Ｏ系を用い、ガス流
量はＳi Ｈ4 ＝150 sccm、Ｎ2 Ｏ＝2200sccm、反応室内
の圧力0.40Torr、ＲＦパワー 2.3 kＷ、温度 300℃であ
る。
【００１７】次にプラズマ・ドライ・エッチング法によ
り反応室内のプラズマ・クリーニングを行なった。条件
は、反応ガスＣ2 Ｆ6 ／Ｏ2 、流量 600／70sccm、圧力
0.25Torr、ＲＦパワー 2.8 kＷ、温度 300℃、オーバー
エッチ40％である。
り反応室内のプラズマ・クリーニングを行なった。条件
は、反応ガスＣ2 Ｆ6 ／Ｏ2 、流量 600／70sccm、圧力
0.25Torr、ＲＦパワー 2.8 kＷ、温度 300℃、オーバー
エッチ40％である。
【００１８】プラズマ・クリーニング後、弗素原子を取
り込む被膜としてプラズマＳi 膜２０を反応ガスＳi Ｈ
4 、流量 200sccm、圧力0.35Torr、ＲＦパワー 1.3 k
Ｗ、温度 300℃の条件で、反応室内に厚さ 0.1μm 被覆
し、デポジション／クリーニング・サイクルルを完了す
る。
り込む被膜としてプラズマＳi 膜２０を反応ガスＳi Ｈ
4 、流量 200sccm、圧力0.35Torr、ＲＦパワー 1.3 k
Ｗ、温度 300℃の条件で、反応室内に厚さ 0.1μm 被覆
し、デポジション／クリーニング・サイクルルを完了す
る。
【００１９】その後、再び 1.0μm のＰ−Ｓi Ｏ膜２１
のプレ・デポジションを行ない、さらにウェーハ・デポ
ジションを繰り返す。
のプレ・デポジションを行ない、さらにウェーハ・デポ
ジションを繰り返す。
【００２０】上記実施例で、ウェーハ上に形成されたＰ
−Ｓi Ｏ膜中の弗素含有量は0.02at％で、従来の2 at％
に比し大幅に低減されている。またこのＰ−Ｓi Ｏ膜上
にＡl 配線（ 1％Ｓi − 0.5％Ｃu −残Ａl ）を形成
し、ＰＣＴ（ 127℃− 2.5kg／cm2 ）で弗素腐食耐性評
価をしたところ、ＰＣＴ 500時間では腐食は発生しなか
った。
−Ｓi Ｏ膜中の弗素含有量は0.02at％で、従来の2 at％
に比し大幅に低減されている。またこのＰ−Ｓi Ｏ膜上
にＡl 配線（ 1％Ｓi − 0.5％Ｃu −残Ａl ）を形成
し、ＰＣＴ（ 127℃− 2.5kg／cm2 ）で弗素腐食耐性評
価をしたところ、ＰＣＴ 500時間では腐食は発生しなか
った。
【００２１】すなわち本実施例においては、弗素原子を
含む反応ガスを使用し、プラズマ・ドライ・エッチング
によるクリーニングをした後、後処理としてプラズマＳ
i 膜を反応室内に被覆する工程を新しく設けたことによ
り、反応室内に残存していた弗素原子は、プラズマＳi
膜に捕獲され拘束されると共に、プラズマＳi 膜形成時
に、残存弗素原子の一部は、励起されたＳi によりガス
化され、反応室外に排出され、ウェーハ上のＣＶＤ膜
（Ｐ−Ｓi Ｏ膜）中の弗素含有量を大幅に低減すること
ができた。
含む反応ガスを使用し、プラズマ・ドライ・エッチング
によるクリーニングをした後、後処理としてプラズマＳ
i 膜を反応室内に被覆する工程を新しく設けたことによ
り、反応室内に残存していた弗素原子は、プラズマＳi
膜に捕獲され拘束されると共に、プラズマＳi 膜形成時
に、残存弗素原子の一部は、励起されたＳi によりガス
化され、反応室外に排出され、ウェーハ上のＣＶＤ膜
（Ｐ−Ｓi Ｏ膜）中の弗素含有量を大幅に低減すること
ができた。
【００２２】次にプラズマ・クリーニング後に形成する
プラズマＳi 膜の膜厚と、ウェーハ上に堆積されるＰ−
Ｓi Ｏ膜中の弗素含有量との関係について調べた。
プラズマＳi 膜の膜厚と、ウェーハ上に堆積されるＰ−
Ｓi Ｏ膜中の弗素含有量との関係について調べた。
【００２３】前記実施例と同様のデポジション／クリー
ニング・サイクルルと処理条件で、弗素原子を取り込む
プラズマＳi 膜の膜厚のみを変化させ、Ｐ−Ｓi Ｏ膜を
堆積した複数枚のウェーハを作成した。図３はその結果
を示すもので、横軸は前記プラズマＳi 膜厚（μm ）、
縦軸はＰ−Ｓi Ｏ膜中の弗素含有量（at％）である。同
図からわかるように、クリーニング後にプラズマＳi 膜
を形成しない場合、すなわち従来の方法では、Ｐ−Ｓi
Ｏ膜中の弗素含有量が2.0 at％であったものが、プラズ
マＳi 膜 0.1μm 形成した場合で、 0.02 at％、 0.4μ
m 形成した場合で、 0.01 at％以下となった。この際、
特記すべきことは、プラズマＳi 膜の膜厚が、 0.1μm
以下と薄い領域では、膜厚の増加に伴いＰ−Ｓi Ｏ膜中
の弗素含有量は急速に減少し、プラズマＳi 膜の膜厚
が、 0.1μm を越えると弗素含有量は漸減する。この原
因については十分解明されていないが、弗素原子を取り
込む効果に対し、臨界的な膜厚が存在する。
ニング・サイクルルと処理条件で、弗素原子を取り込む
プラズマＳi 膜の膜厚のみを変化させ、Ｐ−Ｓi Ｏ膜を
堆積した複数枚のウェーハを作成した。図３はその結果
を示すもので、横軸は前記プラズマＳi 膜厚（μm ）、
縦軸はＰ−Ｓi Ｏ膜中の弗素含有量（at％）である。同
図からわかるように、クリーニング後にプラズマＳi 膜
を形成しない場合、すなわち従来の方法では、Ｐ−Ｓi
Ｏ膜中の弗素含有量が2.0 at％であったものが、プラズ
マＳi 膜 0.1μm 形成した場合で、 0.02 at％、 0.4μ
m 形成した場合で、 0.01 at％以下となった。この際、
特記すべきことは、プラズマＳi 膜の膜厚が、 0.1μm
以下と薄い領域では、膜厚の増加に伴いＰ−Ｓi Ｏ膜中
の弗素含有量は急速に減少し、プラズマＳi 膜の膜厚
が、 0.1μm を越えると弗素含有量は漸減する。この原
因については十分解明されていないが、弗素原子を取り
込む効果に対し、臨界的な膜厚が存在する。
【００２４】次にこのようにして形成されたＰ−Ｓi Ｏ
膜上にＡl 配線（組成 1％Ｓi − 0.5％Ｃu −残Ａl ）
を形成し、さらに該Ａl 配線を、前記下地Ｐ−Ｓi Ｏ膜
と同じ条件で形成したＰ−Ｓi Ｏ膜で被覆したサンプル
を作製し、ウェーハ状態でのＰＣＴ（ 127℃− 2.5kg／
cm2 ）で弗素腐食耐性評価を行なった。その結果を図４
に示す。同図において、横軸はＰＣＴ時間（hr）、縦軸
は弗素腐食不良率（％）である。同図中、○印は従来の
Ｐ−Ｓi Ｏ膜、△印、□印及び▽印は膜厚が 0.1μm 、
0.4μm 及び0.8 μm のプラズマＳi 膜を被覆する後工
程を行なって形成したＰ−Ｓi Ｏ膜を示す。同図より従
来のＰ−Ｓi Ｏ膜では、ＰＣＴ時間の増加に伴い弗素腐
食不良率も増加するのに対し、プラズマ・クリーニング
後処理をして形成した本発明のＰ−Ｓi Ｏ膜では、 500
時間経過後でも弗素腐食不良は発生しなかった。
膜上にＡl 配線（組成 1％Ｓi − 0.5％Ｃu −残Ａl ）
を形成し、さらに該Ａl 配線を、前記下地Ｐ−Ｓi Ｏ膜
と同じ条件で形成したＰ−Ｓi Ｏ膜で被覆したサンプル
を作製し、ウェーハ状態でのＰＣＴ（ 127℃− 2.5kg／
cm2 ）で弗素腐食耐性評価を行なった。その結果を図４
に示す。同図において、横軸はＰＣＴ時間（hr）、縦軸
は弗素腐食不良率（％）である。同図中、○印は従来の
Ｐ−Ｓi Ｏ膜、△印、□印及び▽印は膜厚が 0.1μm 、
0.4μm 及び0.8 μm のプラズマＳi 膜を被覆する後工
程を行なって形成したＰ−Ｓi Ｏ膜を示す。同図より従
来のＰ−Ｓi Ｏ膜では、ＰＣＴ時間の増加に伴い弗素腐
食不良率も増加するのに対し、プラズマ・クリーニング
後処理をして形成した本発明のＰ−Ｓi Ｏ膜では、 500
時間経過後でも弗素腐食不良は発生しなかった。
【００２５】図３及び図４に示す結果より、弗素原子を
取り込む被膜がプラズマＳi 膜の場合には、その膜厚を
0.1μm 以上にすることが望ましい。
取り込む被膜がプラズマＳi 膜の場合には、その膜厚を
0.1μm 以上にすることが望ましい。
【００２６】本発明の対象となるＣＶＤ装置は、プラズ
マＣＶＤ装置以外の例えばＬＰＣＶＤ装置等であって
も、ＣＦ4 、Ｃ2 Ｆ6 、ＳＦ6 、ＮＦ3 等少なくとも 1
つ以上の弗素原子を有するガスを主体に、プラズマ・ド
ライ・エッチングによるクリーニングを実施する装置で
あればよい。
マＣＶＤ装置以外の例えばＬＰＣＶＤ装置等であって
も、ＣＦ4 、Ｃ2 Ｆ6 、ＳＦ6 、ＮＦ3 等少なくとも 1
つ以上の弗素原子を有するガスを主体に、プラズマ・ド
ライ・エッチングによるクリーニングを実施する装置で
あればよい。
【００２７】また反応室内に残存する弗素原子を取り込
む被膜として、本実施例ではプラズマＳi 膜としたが、
これに限定されない。例えば炭素（Ｃ）被膜であって
も、またＡl 等の金属被膜であってもよい。さらに形成
されるＳi 膜はプラズマ法以外の、例えばシランガスの
熱分解などの方法で形成されてもよい。
む被膜として、本実施例ではプラズマＳi 膜としたが、
これに限定されない。例えば炭素（Ｃ）被膜であって
も、またＡl 等の金属被膜であってもよい。さらに形成
されるＳi 膜はプラズマ法以外の、例えばシランガスの
熱分解などの方法で形成されてもよい。
【００２８】また本実施例ではＣＶＤ膜としてＰ−Ｓi
Ｏ膜を例示したが、Ｐ−Ｓi Ｏ膜以外のＳi Ｎ膜などの
絶縁膜、ポリシリコン膜、あるいはＷ等の金属膜であっ
てもよい。
Ｏ膜を例示したが、Ｐ−Ｓi Ｏ膜以外のＳi Ｎ膜などの
絶縁膜、ポリシリコン膜、あるいはＷ等の金属膜であっ
てもよい。
【００２９】
【発明の効果】これまで詳述したように、弗素原子を有
する反応ガスを用いて、ＣＶＤ装置の反応室内をプラズ
マ・ドライ・エッチングによりクリーニングするＣＶＤ
装置において、該クリーニング後、弗素原子を取り込む
被膜を反応室内に形成する工程を、前記クリーニングの
後処理工程として新設したことにより、反応室内に残存
する弗素は該被膜に捕獲固着され、これによりウェーハ
上のＰ−Ｓi ＯやＰ−Ｓi Ｎ等のＣＶＤ膜中に含有され
る弗素量を大幅に低減できた。すなわち本発明により、
例えばＡl 配線の弗素腐食の発生がなく、より信頼性の
高いＣＶＤ膜が得られるプラズマ・クリーニング後処理
方法を提供することができた。
する反応ガスを用いて、ＣＶＤ装置の反応室内をプラズ
マ・ドライ・エッチングによりクリーニングするＣＶＤ
装置において、該クリーニング後、弗素原子を取り込む
被膜を反応室内に形成する工程を、前記クリーニングの
後処理工程として新設したことにより、反応室内に残存
する弗素は該被膜に捕獲固着され、これによりウェーハ
上のＰ−Ｓi ＯやＰ−Ｓi Ｎ等のＣＶＤ膜中に含有され
る弗素量を大幅に低減できた。すなわち本発明により、
例えばＡl 配線の弗素腐食の発生がなく、より信頼性の
高いＣＶＤ膜が得られるプラズマ・クリーニング後処理
方法を提供することができた。
【図１】本発明のプレ・デポジション後の反応室内を示
すプラズマＣＶＤ装置の断面図である。
すプラズマＣＶＤ装置の断面図である。
【図２】同図（ａ）及び（ｂ）はそれぞれ本発明及び従
来例のデポジション／クリーニング・サイクルルのフロ
ー図である。
来例のデポジション／クリーニング・サイクルルのフロ
ー図である。
【図３】Ｐ−Ｓi Ｏ膜中の弗素含有量と弗素原子を取り
込むプラズマＳi 膜厚の関係を示す図である。
込むプラズマＳi 膜厚の関係を示す図である。
【図４】従来及び本発明の弗素腐食不良率とＰＣＴ時間
との関係を示す図である。
との関係を示す図である。
【図５】ＰＣＴによる弗素腐食耐性評価のサンプルの断
面図である。
面図である。
【図６】従来のプレ・デポジション後の反応室内を示す
プラズマＣＶＤ装置の断面図である。
プラズマＣＶＤ装置の断面図である。
２０ 弗素原子を取り込む被膜 １１，２１ プレ・デポジション膜 １２，２２ 反応室 １３，２３ 上部電極 １３ａ，２３ａ ＲＦ電源 １３ｂ，２３ｂ ヒータ電源 １４，２４ 下部電極 １５，２５ ガス・インレット １６，２６ 反応室排気口 １７，２７ ロードロック室排気口 １８，２８ ロードロック室 １９，２９ ベントライン
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/205
Claims (1)
- 【請求項１】半導体基板上にＣＶＤ膜を形成するＣＶＤ
装置の反応室内を、弗素原子を有する反応ガスを用いて
プラズマ・ドライ・エッチング法でクリーニングし、続
けて反応室内に上記半導体基板を設置しない状態で上記
ＣＶＤ膜と同一組成のプレ・デポジション膜を形成し、
しかる後に処理室内に上記半導体基板を設置して半導体
基板上の上記ＣＶＤ膜を形成するにあたり、 上記プラズマ・ドライ・エッチング法によるクリーニン
グ後であって、上記プレ・デポジション膜の形成前に、
弗素原子を取り込む被膜を該反応室内に被覆することを
特徴としたプラズマ・クリーニング後処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09027592A JP3150408B2 (ja) | 1992-03-16 | 1992-03-16 | Ｃｖｄ装置のプラズマ・クリーニング後処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09027592A JP3150408B2 (ja) | 1992-03-16 | 1992-03-16 | Ｃｖｄ装置のプラズマ・クリーニング後処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05259083A JPH05259083A (ja) | 1993-10-08 |
| JP3150408B2 true JP3150408B2 (ja) | 2001-03-26 |
Family
ID=13993970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09027592A Expired - Fee Related JP3150408B2 (ja) | 1992-03-16 | 1992-03-16 | Ｃｖｄ装置のプラズマ・クリーニング後処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3150408B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100291971B1 (ko) | 1993-10-26 | 2001-10-24 | 야마자끼 순페이 | 기판처리장치및방법과박막반도체디바이스제조방법 |
| EP0661731B1 (en) * | 1993-12-28 | 2000-05-31 | Applied Materials, Inc. | A single chamber CVD process for thin film transistors |
| JP3471082B2 (ja) * | 1994-07-15 | 2003-11-25 | 株式会社東芝 | Ｃｖｄ装置の反応室のコーティング方法 |
| US5647953A (en) * | 1995-12-22 | 1997-07-15 | Lam Research Corporation | Plasma cleaning method for removing residues in a plasma process chamber |
| US5843838A (en) * | 1995-12-27 | 1998-12-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Modified clean recipe to suppress formation of BPSG bubble |
| JP3601988B2 (ja) * | 1999-01-04 | 2004-12-15 | 株式会社東芝 | 絶縁膜の形成方法 |
| US6426015B1 (en) * | 1999-12-14 | 2002-07-30 | Applied Materials, Inc. | Method of reducing undesired etching of insulation due to elevated boron concentrations |
| JP4411215B2 (ja) * | 2002-11-11 | 2010-02-10 | 株式会社日立国際電気 | 基板処理装置及び半導体装置の製造方法 |
| JP4430918B2 (ja) * | 2003-03-25 | 2010-03-10 | 東京エレクトロン株式会社 | 薄膜形成装置の洗浄方法及び薄膜形成方法 |
| JP3708940B2 (ja) * | 2003-10-27 | 2005-10-19 | 株式会社東芝 | Ｃｖｄ装置の反応室のコーティング方法 |
| JP4885025B2 (ja) * | 2007-03-26 | 2012-02-29 | 三菱重工業株式会社 | 真空処理装置および真空処理装置の運転方法 |
| EP2290124A1 (en) | 2008-06-27 | 2011-03-02 | Mitsubishi Heavy Industries, Ltd. | Vacuum processing apparatus and method for operating vacuum processing apparatus |
-
1992
- 1992-03-16 JP JP09027592A patent/JP3150408B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05259083A (ja) | 1993-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7264677B2 (en) | Process for treating solid surface and substrate surface | |
| JP3150408B2 (ja) | Ｃｖｄ装置のプラズマ・クリーニング後処理方法 | |
| KR100579753B1 (ko) | 금속 표면 상의 불소 함유 유전체 접착을 강화시키는 방법 | |
| JP2941943B2 (ja) | 半導体基板の水存在下におけるハライドエッチング法 | |
| KR100579756B1 (ko) | 금속에의 유전체 접합을 개선시키기 위한 방법 | |
| US7833358B2 (en) | Method of recovering valuable material from exhaust gas stream of a reaction chamber | |
| JP3090476B2 (ja) | プラズマ化学蒸着を用いてフッ化シリコン酸化物層を形成する方法 | |
| US5277750A (en) | Method for anisotropic dry etching of metallization layers, containing aluminum or aluminum alloys, in integrated semiconductor circuits | |
| US5753137A (en) | Dry cleaning of semiconductor processing chambers using non-metallic, carbon-comprising material | |
| Nguyen et al. | The variation of physical properties of plasma‐deposited silicon nitride and oxynitride with their compositions | |
| WO2001004936A1 (en) | Method of cleaning a semiconductor device processing chamber after a copper etch process | |
| US6051505A (en) | Plasma etch method for forming metal-fluoropolymer residue free vias through silicon containing dielectric layers | |
| JP2002083810A (ja) | 成膜方法及び半導体装置 | |
| Loboda et al. | Chemical influence of inert gas on the thin film stress in plasma-enhanced chemical vapor deposited a-SiN: H films | |
| JPH05267157A (ja) | 配線形成法 | |
| EP0990265B1 (en) | Methods and compositions for post-etch layer stack treatment in semiconductor fabrication | |
| US5227341A (en) | Method of manufacturing a semiconductor device using an isopropyl alcohol ashing step | |
| WO2009048850A2 (en) | Methods utilizing organosilicon compounds for manufacturing pre-seasoned components and plasma reaction apparatuses having pre-seasoned components | |
| Lim et al. | Comparison of in situ and ex situ plasma-treated metalorganic chemical vapor deposition titanium nitride thin films | |
| Lee et al. | Observations of Silicon Surfaces Exposed to Inductively Coupled CHF3 and C4F8/H2 Plasmas Using Fourier Transform Infrared Ellipsometry | |
| US20050158666A1 (en) | Lateral etch inhibited multiple etch method for etching material etchable with oxygen containing plasma | |
| JPH0855838A (ja) | 微細加工装置のクリーニング方法 | |
| JP3116887B2 (ja) | 半導体装置の製造方法 | |
| Rogers et al. | Localized corrosion of aluminum–1.5% copper thin films exposed to photoresist developing solutions | |
| Brown et al. | Ramp breakdown study of double polysilicon RAM's as a function of fabrication parameters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |