JP3116887B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3116887B2 JP3116887B2 JP10021062A JP2106298A JP3116887B2 JP 3116887 B2 JP3116887 B2 JP 3116887B2 JP 10021062 A JP10021062 A JP 10021062A JP 2106298 A JP2106298 A JP 2106298A JP 3116887 B2 JP3116887 B2 JP 3116887B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- semiconductor device
- nitride film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にプラズマＣＶＤ法によりシリコン窒化
膜を形成する工程を含む半導体装置の製造方法に関す
る。
方法に関し、特にプラズマＣＶＤ法によりシリコン窒化
膜を形成する工程を含む半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】シリコン窒化膜は層間膜、ｐａｓｓｉｖ
ａｔｉｏｎ膜、ｅｔｃｈｉｎｇ ｓｔｏｐｐｅｒ、拡散
防止膜等の半導体素子に必須である。シリコン窒化膜は
通常堆積温度１００〜３００℃程度の基板上にＳｉＨ4
＋ＮＨ3、ＳｉＨ2Ｃｌ2＋ＮＨ3等の還元雰囲気の混合気
を導入して減圧ＣＶＤ（ＬＰＣＶＤ）法やプラズマＣＶ
Ｄ（ＰＥＣＶＤ）法を用いて作成される。これらの方法
で作成されるシリコン窒化膜は高純度かつ稠密でしかも
段差被覆性に優れている。
ａｔｉｏｎ膜、ｅｔｃｈｉｎｇ ｓｔｏｐｐｅｒ、拡散
防止膜等の半導体素子に必須である。シリコン窒化膜は
通常堆積温度１００〜３００℃程度の基板上にＳｉＨ4
＋ＮＨ3、ＳｉＨ2Ｃｌ2＋ＮＨ3等の還元雰囲気の混合気
を導入して減圧ＣＶＤ（ＬＰＣＶＤ）法やプラズマＣＶ
Ｄ（ＰＥＣＶＤ）法を用いて作成される。これらの方法
で作成されるシリコン窒化膜は高純度かつ稠密でしかも
段差被覆性に優れている。
【０００３】
【発明が解決しようとする課題】近年、半導体素子に強
誘電体や高誘電体薄膜を用いることが検討されている
が、これら強誘電体・高誘電体薄膜は遷移金属と酸素の
化合物であるため還元雰囲気に曝されると電気特性が劣
化する。しかしながら、従来法によるシリコン窒化膜の
堆積は還元雰囲気で行われるため、強誘電体・高誘電体
薄膜の劣化の一因となりうる。従って、強誘電体・高誘
電体薄膜を応用した半導体素子の安定動作及び性能向上
にはシリコン窒化膜を非還元雰囲気で成膜する事が望ま
しい。
誘電体や高誘電体薄膜を用いることが検討されている
が、これら強誘電体・高誘電体薄膜は遷移金属と酸素の
化合物であるため還元雰囲気に曝されると電気特性が劣
化する。しかしながら、従来法によるシリコン窒化膜の
堆積は還元雰囲気で行われるため、強誘電体・高誘電体
薄膜の劣化の一因となりうる。従って、強誘電体・高誘
電体薄膜を応用した半導体素子の安定動作及び性能向上
にはシリコン窒化膜を非還元雰囲気で成膜する事が望ま
しい。
【０００４】シリコン窒化膜を堆積する方法には、ＣＶ
Ｄ法以外にｓｐｕｔｔｅｒ法、ｉｏｎ ｂｅａｍ ａｓ
ｓｉｓｔｅｄ ｄｅｐｏｉｓｉｔｉｏｎ （ＩＢＡＤ）
法（Ｄ． Ｖａｎ Ｖｅｃｈｔｅｎ他、Ｊ． Ｖａｃ．
Ｓｃｉ． ＴｅｃｈｎｏｌＡ８、１９９０年）があ
る。これらはいずれも非還元雰囲気中で成膜できるが膜
密度が低くシリコン窒化膜に要求される高い硬度・拡散
防止能といった性能を満たさない。また、これらの堆積
方法では被覆性に乏しく、将来の高アスペクト比の埋め
込みが要求される半導体素子への適用は困難である。従
って、高い膜密度を持ちかつ被覆性に優れた膜を成膜可
能なＣＶＤ法がシリコン窒化膜の成膜手段として望まれ
る。
Ｄ法以外にｓｐｕｔｔｅｒ法、ｉｏｎ ｂｅａｍ ａｓ
ｓｉｓｔｅｄ ｄｅｐｏｉｓｉｔｉｏｎ （ＩＢＡＤ）
法（Ｄ． Ｖａｎ Ｖｅｃｈｔｅｎ他、Ｊ． Ｖａｃ．
Ｓｃｉ． ＴｅｃｈｎｏｌＡ８、１９９０年）があ
る。これらはいずれも非還元雰囲気中で成膜できるが膜
密度が低くシリコン窒化膜に要求される高い硬度・拡散
防止能といった性能を満たさない。また、これらの堆積
方法では被覆性に乏しく、将来の高アスペクト比の埋め
込みが要求される半導体素子への適用は困難である。従
って、高い膜密度を持ちかつ被覆性に優れた膜を成膜可
能なＣＶＤ法がシリコン窒化膜の成膜手段として望まれ
る。
【０００５】シリコン窒化膜を非還元雰囲気でＣＶＤ法
により成膜する一つの方法として、水素を全く含まない
原料を用いて成膜する方法が以下の三例に報告されてい
る。
により成膜する一つの方法として、水素を全く含まない
原料を用いて成膜する方法が以下の三例に報告されてい
る。
【０００６】（１）Ｓｉ2Ｆ6＋Ｎ2を用いて成膜温度３
５０℃でＰＥＣＶＤ法で堆積する方法（特開昭６１−２
５６７３５号公報）。
５０℃でＰＥＣＶＤ法で堆積する方法（特開昭６１−２
５６７３５号公報）。
【０００７】（２）ＳｉＢｒ4＋Ｎ2を用いて成膜温度３
００℃でＰＥＣＶＤ法で堆積する方法（Ｕｎｉｔｅｄ
Ｓｔａｔｅｓ ３，４２４，６６１）。
００℃でＰＥＣＶＤ法で堆積する方法（Ｕｎｉｔｅｄ
Ｓｔａｔｅｓ ３，４２４，６６１）。
【０００８】（３）ＳｉＩ4＋Ｎ2を用いてＰＥＣＶＤ法
で堆積する方法（Ｍ． Ｓｈｉｌｏｈ他、Ｊ． Ｅｌｅ
ｃｔｒｏｃｈｅｍ． Ｓｏｃ． １２４、１９７７
年）。
で堆積する方法（Ｍ． Ｓｈｉｌｏｈ他、Ｊ． Ｅｌｅ
ｃｔｒｏｃｈｅｍ． Ｓｏｃ． １２４、１９７７
年）。
【０００９】しかしながら、（１）に関しては膜中に大
量のＦが残り例えば配線周りに用いる場合には配線を腐
食させる事が考えられるため望ましくない。また、
（２）と（３）に関してはＳｉ原料がそれぞれ液体と固
体であり取り扱いに難がある。従って、上記のいずれの
方法も半導体素子への応用は困難である。
量のＦが残り例えば配線周りに用いる場合には配線を腐
食させる事が考えられるため望ましくない。また、
（２）と（３）に関してはＳｉ原料がそれぞれ液体と固
体であり取り扱いに難がある。従って、上記のいずれの
方法も半導体素子への応用は困難である。
【００１０】シリコン窒化膜の非還元雰囲気でＣＶＤ成
膜するもう一つの方法として、水素をＳｉ−Ｈ結合とＮ
−Ｈ結合を直接持たない原料を用いて成膜する方法が以
下の二例に報告されている。
膜するもう一つの方法として、水素をＳｉ−Ｈ結合とＮ
−Ｈ結合を直接持たない原料を用いて成膜する方法が以
下の二例に報告されている。
【００１１】（１）（Ｍｅ2Ｎ）3ＳｉＮ3 （Ｍｅ：−
ＣＨ3基）を用いて１００〜４００℃でＰＥＣＶＤ法で
堆積する方法（Ｈ． Ｋｉｔｏｈ他Ｊｐｎ． Ｊ． Ａ
ｐｐｌ． Ｐｈｙｓ． ３３、１９９４年）。
ＣＨ3基）を用いて１００〜４００℃でＰＥＣＶＤ法で
堆積する方法（Ｈ． Ｋｉｔｏｈ他Ｊｐｎ． Ｊ． Ａ
ｐｐｌ． Ｐｈｙｓ． ３３、１９９４年）。
【００１２】（２）（Ｍｅ）3ＳｉＮ（Ｍｅ）2を用いて
Ｒ．Ｔ．でＰＥＣＶＤ法で堆積後、８５０℃で熱処理す
る方法（Ｎ． Ｉｎａｇａｋｉ他、Ｔｈｉｎ Ｓｏｌｉ
ｄＦｉｌｍｓ １１８、１９８４年）。
Ｒ．Ｔ．でＰＥＣＶＤ法で堆積後、８５０℃で熱処理す
る方法（Ｎ． Ｉｎａｇａｋｉ他、Ｔｈｉｎ Ｓｏｌｉ
ｄＦｉｌｍｓ １１８、１９８４年）。
【００１３】しかしながら、いずれも原料が有機化合物
であるため成膜された膜中にシリコン窒化膜の電気特性
の劣化の一因として知られる炭素を多量に含み、上記の
二例の半導体素子への応用は困難である。
であるため成膜された膜中にシリコン窒化膜の電気特性
の劣化の一因として知られる炭素を多量に含み、上記の
二例の半導体素子への応用は困難である。
【００１４】従って、従来技術では半導体素子に要求さ
れる高純度かつ稠密で更に段差被覆性に優れたシリコン
窒化膜を非還元雰囲気中で成膜することは困難であり、
将来の強誘電体・高誘電体薄膜を用いた素子を実現する
ための課題となっている。
れる高純度かつ稠密で更に段差被覆性に優れたシリコン
窒化膜を非還元雰囲気中で成膜することは困難であり、
将来の強誘電体・高誘電体薄膜を用いた素子を実現する
ための課題となっている。
【００１５】本発明はこのような従来の問題点に鑑みて
なされたものであり、強誘電体膜・高誘電体膜を劣化さ
せる還元性雰囲気を用いることなく、さらに膜中に電気
特性を劣化させる炭素、および配線等の腐食の原因とな
るハロゲンを含むことのないシリコン窒化膜形成工程を
含む半導体装置の製造方法を提供することを目的とす
る。
なされたものであり、強誘電体膜・高誘電体膜を劣化さ
せる還元性雰囲気を用いることなく、さらに膜中に電気
特性を劣化させる炭素、および配線等の腐食の原因とな
るハロゲンを含むことのないシリコン窒化膜形成工程を
含む半導体装置の製造方法を提供することを目的とす
る。
【００１６】
【課題を解決するための手段】本発明は、ＳｉＦ4また
はＳｉ2Ｆ6のいずれかとＮ2との混合気体を用いて、プ
ラズマＣＶＤ法により温度４００〜８５０℃の基板上に
シリコン窒化膜を形成する工程を含む半導体装置の製造
方法に関する。
はＳｉ2Ｆ6のいずれかとＮ2との混合気体を用いて、プ
ラズマＣＶＤ法により温度４００〜８５０℃の基板上に
シリコン窒化膜を形成する工程を含む半導体装置の製造
方法に関する。
【００１７】本発明では、特にラジカル化を促進する触
媒を備えたＣＶＤ装置を用いて、プラズマ放電の際に、
装置内で前記混合気体と触媒を接触させることが好まし
い。
媒を備えたＣＶＤ装置を用いて、プラズマ放電の際に、
装置内で前記混合気体と触媒を接触させることが好まし
い。
【００１８】
【発明の実施の形態】まず、本発明は以下の理由によ
り、本発明の効果が奏される。
り、本発明の効果が奏される。
【００１９】シリコン窒化物をＣＶＤにより成膜する際
の原料としては、前述のようにＳｉハロゲン化物とＳｉ
有機化合物の二種類がある。Ｓｉハロゲン化物を用いる
際の問題は残留ハロゲンによる腐食であるが、残留ハロ
ゲンはシリコン窒化膜の特性自体は劣化させない。腐食
は残留量が少なければその後の工程により回避出来るの
で、残留量の減少が出来れば半導体素子への適用は可能
である。それに対し、Ｓｉ有機化合物を用いた場合、残
留炭素はシリコン窒化膜そのものの特性を劣化させるた
め半導体素子への応用は困難である。従って、Ｓｉハロ
ゲン化物とＮ2が非還元雰囲気によるシリコン窒化膜Ｃ
ＶＤ成膜の原料として適当である。
の原料としては、前述のようにＳｉハロゲン化物とＳｉ
有機化合物の二種類がある。Ｓｉハロゲン化物を用いる
際の問題は残留ハロゲンによる腐食であるが、残留ハロ
ゲンはシリコン窒化膜の特性自体は劣化させない。腐食
は残留量が少なければその後の工程により回避出来るの
で、残留量の減少が出来れば半導体素子への適用は可能
である。それに対し、Ｓｉ有機化合物を用いた場合、残
留炭素はシリコン窒化膜そのものの特性を劣化させるた
め半導体素子への応用は困難である。従って、Ｓｉハロ
ゲン化物とＮ2が非還元雰囲気によるシリコン窒化膜Ｃ
ＶＤ成膜の原料として適当である。
【００２０】Ｓｉハロゲン化物として何が適当であるか
は生成の自由エネルギーを考慮することで判断できる。
Ｓｉハロゲン化物とＮ2が熱平衡状態でシリコン窒化膜
を形成するとした場合の反応は次の式（１）のように書
ける。ＣＶＤ反応は非熱平衡状態で進行するが熱平衡状
態での結果は材料選択には有効である。
は生成の自由エネルギーを考慮することで判断できる。
Ｓｉハロゲン化物とＮ2が熱平衡状態でシリコン窒化膜
を形成するとした場合の反応は次の式（１）のように書
ける。ＣＶＤ反応は非熱平衡状態で進行するが熱平衡状
態での結果は材料選択には有効である。
【００２１】
【数１】 ここで、ＳｉnＸmはハロゲン化シリコンであり、Ｘは、
Ｆ、Ｃｌ、ＢｒまたはＩである。
Ｆ、Ｃｌ、ＢｒまたはＩである。
【００２２】各化合物の生成反応は、次に式（２）、お
よび式（３）のように進行する。
よび式（３）のように進行する。
【００２３】
【数２】
【００２４】
【数３】 従って、式（１）〜（３）より求める自由エネルギーは
式（４）のように書ける。
式（４）のように書ける。
【００２５】
【数４】
【００２６】各材料の標準状態での生成のＥｎｔｒｏｐ
ｙ及びＥｎｔｈａｌｐｙを表１に示す（Ｄ． Ｒ． Ｌ
ｉｄｅ、”ＣＲＣ Ｈａｎｄｂｏｏｋ ｏｆ Ｃｈｅｍ
ｉｓｔｒｙ ａｎｄ Ｐｈｙｓｉｃｓ ７７ｔｈ ｅｄ
ｉｔｉｏｎ” 、１９９７年）。表内のｃ、ｌ及びｇは
その物質の状態（それぞれ固体、液体及び気体）を、
Ｍ．Ｐ．、Ｂ．Ｐ．はそれぞれ融点、沸点を示す。
ｙ及びＥｎｔｈａｌｐｙを表１に示す（Ｄ． Ｒ． Ｌ
ｉｄｅ、”ＣＲＣ Ｈａｎｄｂｏｏｋ ｏｆ Ｃｈｅｍ
ｉｓｔｒｙ ａｎｄ Ｐｈｙｓｉｃｓ ７７ｔｈ ｅｄ
ｉｔｉｏｎ” 、１９９７年）。表内のｃ、ｌ及びｇは
その物質の状態（それぞれ固体、液体及び気体）を、
Ｍ．Ｐ．、Ｂ．Ｐ．はそれぞれ融点、沸点を示す。
【００２７】表１及び式（４）から計算した１気圧での
自由エネルギーを表２の（イ）〜（ヘ）欄に示す。但し
比熱の効果は計算が煩雑になるため無視している。
自由エネルギーを表２の（イ）〜（ヘ）欄に示す。但し
比熱の効果は計算が煩雑になるため無視している。
【００２８】自由エネルギーに負の項を含んでいるのは
（ヘ）欄のＳｉＩ4のみで、従って熱平衡状態でＳｉ3Ｎ
4を生成する方向に反応が進む可能性があるのはＳｉＩ4
だけである。これは従来例の結果と一致する（Ｍ． Ｓ
ｈｉｌｏｈ他、Ｊ． Ｅｌｅｃｔｒｏｃｈｅｍ． Ｓｏ
ｃ． １２４、１９７７年）。ＳｉＩ4での自由エネル
ギーは低温で低くなるので、反応は低温下が望ましく思
えるがその場合Ｉの残留量が多くなる事が予想される。
（ヘ）欄のＳｉＩ4のみで、従って熱平衡状態でＳｉ3Ｎ
4を生成する方向に反応が進む可能性があるのはＳｉＩ4
だけである。これは従来例の結果と一致する（Ｍ． Ｓ
ｈｉｌｏｈ他、Ｊ． Ｅｌｅｃｔｒｏｃｈｅｍ． Ｓｏ
ｃ． １２４、１９７７年）。ＳｉＩ4での自由エネル
ギーは低温で低くなるので、反応は低温下が望ましく思
えるがその場合Ｉの残留量が多くなる事が予想される。
【００２９】Ｕｎｉｔｅｄ Ｓｔａｔｅｓ Ｐａｔｅｎ
ｔ ３，４２４，６６１によればＳｉＢｒ4でも反応が
進むとのことであるが、（ホ）欄に示すように自由エネ
ルギーは正である。この違いの理由として式（１）の気
体のｍｏｌ数を反応前後で比較すると反応後の方がｍｏ
ｌ数が多く、ＣＶＤ成膜が行われる減圧下ではＥｎｔｒ
ｏｐｙ効果で自由エネルギーは表２よりも小さくなる事
が考えられる。また、ＣＶＤ反応は非平衡であるのに平
衡状態を仮定した計算したことが理由として考えられ
る。いずれにせよＳｉＩ4と同様自由エネルギーは低温
でより低くなるので、膜中Ｂｒの残留量が多くなる事が
予想される。従って、ＳｉＩ4、ＳｉＢｒ4とも多量のハ
ロゲンが残留するため非還元雰囲気シリコン窒化膜成膜
の原料としては不適である。
ｔ ３，４２４，６６１によればＳｉＢｒ4でも反応が
進むとのことであるが、（ホ）欄に示すように自由エネ
ルギーは正である。この違いの理由として式（１）の気
体のｍｏｌ数を反応前後で比較すると反応後の方がｍｏ
ｌ数が多く、ＣＶＤ成膜が行われる減圧下ではＥｎｔｒ
ｏｐｙ効果で自由エネルギーは表２よりも小さくなる事
が考えられる。また、ＣＶＤ反応は非平衡であるのに平
衡状態を仮定した計算したことが理由として考えられ
る。いずれにせよＳｉＩ4と同様自由エネルギーは低温
でより低くなるので、膜中Ｂｒの残留量が多くなる事が
予想される。従って、ＳｉＩ4、ＳｉＢｒ4とも多量のハ
ロゲンが残留するため非還元雰囲気シリコン窒化膜成膜
の原料としては不適である。
【００３０】一方、ＳｉＦ4、Ｓｉ2Ｆ6については、
（イ）欄および（ロ）欄にそれぞれ示すように、式
（１）の反応では自由エネルギーは非常に大きく、従っ
て式（１）に従って成膜することは考えられない。
（イ）欄および（ロ）欄にそれぞれ示すように、式
（１）の反応では自由エネルギーは非常に大きく、従っ
て式（１）に従って成膜することは考えられない。
【００３１】ＳｉnＦmの場合は次の式（５）で示す反応
も考えられる。
も考えられる。
【００３２】
【数５】 ＮＦ3の生成反応は次の式（６）のように書ける。
【００３３】
【数６】 従って、式（２），（３），（５），（６）より求める
自由エネルギーは式（７）のように書ける。
自由エネルギーは式（７）のように書ける。
【００３４】
【数７】
【００３５】即ち、式（５）によるＳｉＦ4、Ｓｉ2Ｆ6
の反応では、表２（ト）欄、（チ）欄に示すように、ど
ちらの場合も生成の自由エネルギーが負となりうる。生
成の自由エネルギーが負になるのは、ＳｉＦ4で１００
００℃、Ｓｉ2Ｆ6で５０００℃以上の高温であるが、実
際のＣＶＤ反応は非平衡反応であるためより低温で成膜
できると考えられる。
の反応では、表２（ト）欄、（チ）欄に示すように、ど
ちらの場合も生成の自由エネルギーが負となりうる。生
成の自由エネルギーが負になるのは、ＳｉＦ4で１００
００℃、Ｓｉ2Ｆ6で５０００℃以上の高温であるが、実
際のＣＶＤ反応は非平衡反応であるためより低温で成膜
できると考えられる。
【００３６】
【表１】
【００３７】
【表２】
【００３８】このように、ＳｉＦ4およびＳｉ2Ｆ6の場
合は、高温になるほど生成の自由エネルギーが負になる
のでＳｉＦ4やＳｉ2Ｆ6とＮ2でＣＶＤを行う場合は堆積
温度を高温にすることが望ましい。本発明者の検討によ
れば、ＰＥＣＶＤ法を用いればラジカルが生成され反応
が容易に進行する。
合は、高温になるほど生成の自由エネルギーが負になる
のでＳｉＦ4やＳｉ2Ｆ6とＮ2でＣＶＤを行う場合は堆積
温度を高温にすることが望ましい。本発明者の検討によ
れば、ＰＥＣＶＤ法を用いればラジカルが生成され反応
が容易に進行する。
【００３９】実際の反応は非平衡状態であるので、必ず
しも式（５）の通りに進行するわけではないが、式
（５）に類似の反応に従い進行すると本発明者は考えて
いる。即ち、フッ素の脱離はＮＦx（ラジカル）の形で
進行すると考えられるが、この場合も式（５）と同様
に、高温の方が容易に反応が進行し、フッ素の脱離がＮ
Ｆxの形で進むことにより、膜中にフッ素が残留するこ
とが少ない。
しも式（５）の通りに進行するわけではないが、式
（５）に類似の反応に従い進行すると本発明者は考えて
いる。即ち、フッ素の脱離はＮＦx（ラジカル）の形で
進行すると考えられるが、この場合も式（５）と同様
に、高温の方が容易に反応が進行し、フッ素の脱離がＮ
Ｆxの形で進むことにより、膜中にフッ素が残留するこ
とが少ない。
【００４０】特開昭６１−２５６７３５号公報では、３
５０℃という比較的低温でＳｉ2Ｆ6とＮ2を原料として
用いてＣＶＤ成膜を行っているが、以上の点を考慮する
と反応の進行の点で十分でないことに加え、残留Ｆの問
題があること明らかである。
５０℃という比較的低温でＳｉ2Ｆ6とＮ2を原料として
用いてＣＶＤ成膜を行っているが、以上の点を考慮する
と反応の進行の点で十分でないことに加え、残留Ｆの問
題があること明らかである。
【００４１】これに対して、本発明では、堆積温度４０
０〜８５０℃を用いることにより、成膜を容易に行うこ
とが可能で、しかもフッ素がＮＦxの形で効率よく脱離
するので残留Ｆ濃度が小さいシリコン窒化膜を効率よく
成膜できる。
０〜８５０℃を用いることにより、成膜を容易に行うこ
とが可能で、しかもフッ素がＮＦxの形で効率よく脱離
するので残留Ｆ濃度が小さいシリコン窒化膜を効率よく
成膜できる。
【００４２】さらに本発明では、触媒を用いてＳｉxＦy
ラジカルやＮラジカル量を増加することで堆積温度の低
温化並びに残留Ｆの低減化が出来る。
ラジカルやＮラジカル量を増加することで堆積温度の低
温化並びに残留Ｆの低減化が出来る。
【００４３】次に、本発明の実施の形態について図面を
参照して詳細に説明する。
参照して詳細に説明する。
【００４４】図１に模式的に示すように、ＳｉＦ4また
はＳｉ2Ｆ6を搬送管（１０）を通し、一方Ｎ2を搬送管
（２０）を通して成膜室に導入する。導入された混合気
体は触媒グリッド（３０）を通った後にプラズマ放電さ
せラジカルを生成する。
はＳｉ2Ｆ6を搬送管（１０）を通し、一方Ｎ2を搬送管
（２０）を通して成膜室に導入する。導入された混合気
体は触媒グリッド（３０）を通った後にプラズマ放電さ
せラジカルを生成する。
【００４５】このラジカルは、加熱された基板（４０）
上でシリコン窒化膜を成膜する。基板温度は４００〜８
５０℃であり、好ましくは６００〜８５０℃である。
上でシリコン窒化膜を成膜する。基板温度は４００〜８
５０℃であり、好ましくは６００〜８５０℃である。
【００４６】ＳｉＦ4またはＳｉ2Ｆ6の導入量は５〜２
０ｓｃｃｍ、Ｎ2の導入量は１０〜２００ｓｃｃｍであ
る。
０ｓｃｃｍ、Ｎ2の導入量は１０〜２００ｓｃｃｍであ
る。
【００４７】触媒グリッド（３０）としては、線幅が１
０〜１０００μｍ、間隔が５０〜５０００μｍのメッシ
ュが用いられる。触媒グリッドを構成する材料は、Ｓｉ
Ｆ4またはＳｉ2Ｆ6とＮ2をラジカル化するのを促進する
ような金属が用いられ、Ｐｔ、ＰｄおよびＷが好まし
い。触媒グリッドは通電加熱等の方法で１００〜４５０
℃、好ましくは２００〜４００℃に加熱する。
０〜１０００μｍ、間隔が５０〜５０００μｍのメッシ
ュが用いられる。触媒グリッドを構成する材料は、Ｓｉ
Ｆ4またはＳｉ2Ｆ6とＮ2をラジカル化するのを促進する
ような金属が用いられ、Ｐｔ、ＰｄおよびＷが好まし
い。触媒グリッドは通電加熱等の方法で１００〜４５０
℃、好ましくは２００〜４００℃に加熱する。
【００４８】基板（４０）には、Ａｌ等の融点が堆積温
度より低い材料を使用していない限り半導体素子製造過
程で作られる全ての基板を適用できる。
度より低い材料を使用していない限り半導体素子製造過
程で作られる全ての基板を適用できる。
【００４９】触媒により活性化されたＳｉＦ4またはＳ
ｉ2Ｆ6とＮ2は、プラズマにより更に励起され、ＮやＳ
ｉxＦyのラジカルやイオンを多量に生成する。シリコン
窒化膜の反応は表面からのハロゲンの脱離に律速される
が、本方法ではより高い励起状態で生成されたＮラジカ
ルが、フッ素をＮＦxの形で脱離させ反応が進行する。
ｉ2Ｆ6とＮ2は、プラズマにより更に励起され、ＮやＳ
ｉxＦyのラジカルやイオンを多量に生成する。シリコン
窒化膜の反応は表面からのハロゲンの脱離に律速される
が、本方法ではより高い励起状態で生成されたＮラジカ
ルが、フッ素をＮＦxの形で脱離させ反応が進行する。
【００５０】従って、非還元雰囲気中で残留ハロゲン量
の少ない高純度のシリコン窒化膜をＣＶＤ法により成膜
できる。
の少ない高純度のシリコン窒化膜をＣＶＤ法により成膜
できる。
【００５１】
【実施例】図１に模式的に示す装置を用いて、搬送管
（１０）を通してＳｉ2Ｆ6を１０ｓｃｃｍ、搬送管（２
０）を通してＮ2を１００ｓｃｃｍだけ成膜室に導入し
た。
（１０）を通してＳｉ2Ｆ6を１０ｓｃｃｍ、搬送管（２
０）を通してＮ2を１００ｓｃｃｍだけ成膜室に導入し
た。
【００５２】導入ガスを、通電加熱により４００℃に加
熱した触媒グリッドを通過させた。この触媒グリッド
は、タングステン製で、線幅及び間隔はそれぞれ１００
μｍ及び１０００μｍとした。
熱した触媒グリッドを通過させた。この触媒グリッド
は、タングステン製で、線幅及び間隔はそれぞれ１００
μｍ及び１０００μｍとした。
【００５３】ＥＣＲを用いてプラズマ放電し、（図１中
のプラズマ５０）、８００℃に加熱したＳｉＯ2基板
（４０）上に、シリコン窒化膜を堆積させて成膜した。
のプラズマ５０）、８００℃に加熱したＳｉＯ2基板
（４０）上に、シリコン窒化膜を堆積させて成膜した。
【００５４】
【発明の効果】本発明によれば、強誘電体膜・高誘電体
膜を劣化させる還元性雰囲気を用いることなく、さらに
膜中に電気特性を劣化させる炭素、および配線等の腐食
の原因となるハロゲンを含むことのないシリコン窒化膜
形成工程を含む半導体装置の製造方法を提供することが
できる。
膜を劣化させる還元性雰囲気を用いることなく、さらに
膜中に電気特性を劣化させる炭素、および配線等の腐食
の原因となるハロゲンを含むことのないシリコン窒化膜
形成工程を含む半導体装置の製造方法を提供することが
できる。
【図１】本発明の製造方法を説明するための図である。
１０ ＳｉＦ4またはＳｉ2Ｆ6を成膜室に導入するため
の搬送管 ２０ Ｎ2を成膜室に導入するための搬送管 ３０ 触媒グリッド ４０ 基板 ５０ プラズマ
の搬送管 ２０ Ｎ2を成膜室に導入するための搬送管 ３０ 触媒グリッド ４０ 基板 ５０ プラズマ
Claims (6)
- 【請求項１】 ＳｉＦ4またはＳｉ2Ｆ6のいずれかとＮ2
との混合気体を用いて、プラズマＣＶＤ法により温度４
００〜８５０℃の基板上にシリコン窒化膜を形成する工
程を含む半導体装置の製造方法。 - 【請求項２】 ラジカル化を促進する触媒を備えたＣＶ
Ｄ装置を用いて、プラズマ放電の際に、装置内で前記混
合気体と触媒を接触させることを含む請求項１記載の半
導体装置の製造方法。 - 【請求項３】 前記触媒は、１００〜４５０℃に加熱し
たＰｔ、ＰｄまたはＷである請求項２記載の半導体装置
の製造方法。 - 【請求項４】 前記触媒は、線幅が１０〜１０００μ
ｍ、間隔が５０〜５０００μｍのメッシュ状グリッドで
ある請求項２または３記載の半導体装置の製造方法。 - 【請求項５】 前記プラズマＣＶＤ法は、ＥＣＲを用い
てプラズマ放電を行う方法である請求項１〜４のいずれ
かに記載の半導体装置の製造方法。 - 【請求項６】 前記基板がシリコン基板である請求項１
〜５のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10021062A JP3116887B2 (ja) | 1998-02-02 | 1998-02-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10021062A JP3116887B2 (ja) | 1998-02-02 | 1998-02-02 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11219952A JPH11219952A (ja) | 1999-08-10 |
| JP3116887B2 true JP3116887B2 (ja) | 2000-12-11 |
Family
ID=12044421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10021062A Expired - Fee Related JP3116887B2 (ja) | 1998-02-02 | 1998-02-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3116887B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR200487760Y1 (ko) * | 2016-12-02 | 2018-10-30 | 곽덕영 | 호신용 그물 발사기 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3868324B2 (ja) | 2002-04-15 | 2007-01-17 | 三菱電機株式会社 | シリコン窒化膜の成膜方法、成膜装置、及び半導体装置の製造方法 |
-
1998
- 1998-02-02 JP JP10021062A patent/JP3116887B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR200487760Y1 (ko) * | 2016-12-02 | 2018-10-30 | 곽덕영 | 호신용 그물 발사기 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11219952A (ja) | 1999-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI674617B (zh) | 用於在電漿清潔製程之後執行電漿處理製程的方法 | |
| JP2697315B2 (ja) | フッ素含有シリコン酸化膜の形成方法 | |
| JP3529989B2 (ja) | 成膜方法及び半導体装置の製造方法 | |
| US7780865B2 (en) | Method to improve the step coverage and pattern loading for dielectric films | |
| JP3437832B2 (ja) | 成膜方法及び成膜装置 | |
| US7488693B2 (en) | Method for producing silicon oxide film | |
| JP3400293B2 (ja) | Ｃｖｄ装置及びそのクリーニング方法 | |
| US7211506B2 (en) | Methods of forming cobalt layers for semiconductor devices | |
| TW201323647A (zh) | 利用包含鉿或鋯之前驅物之膜的原子層沉積 | |
| JP2014146786A (ja) | 感受性基材上にフィルムを蒸着するための方法 | |
| JPH0697111A (ja) | バリアメタルの形成方法 | |
| US12068156B2 (en) | Selective deposition of SiOC thin films | |
| CN101789361A (zh) | 成膜装置及其使用方法 | |
| JP2004260192A (ja) | シロキサン化合物を利用した二酸化シリコン膜の形成方法 | |
| JPH1072672A (ja) | 非プラズマ式チャンバクリーニング法 | |
| TW200947560A (en) | Methods for adjusting critical dimension uniformity in an etch process | |
| JP6952766B2 (ja) | ドライエッチング方法またはドライクリーニング方法 | |
| Eisenbraun et al. | Atomic layer deposition (ALD) of tantalum-based materials for zero thickness copper barrier applications | |
| JP3116887B2 (ja) | 半導体装置の製造方法 | |
| KR100596488B1 (ko) | 반도체 기판 가공 방법 | |
| US6777347B1 (en) | Method to produce porous oxide including forming a precoating oxide and a thermal oxide | |
| JP2803556B2 (ja) | バリアメタル層の形成方法 | |
| JPH05267220A (ja) | 半導体装置の密着層及びメタルプラグ形成方法 | |
| JP3090751B2 (ja) | 半導体装置の製造方法 | |
| JPS62274082A (ja) | ドライエツチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |