JPH08977B2 - プラズマｃｖｄ法及び装置 - Google Patents
プラズマｃｖｄ法及び装置Info
- Publication number
- JPH08977B2 JPH08977B2 JP3211126A JP21112691A JPH08977B2 JP H08977 B2 JPH08977 B2 JP H08977B2 JP 3211126 A JP3211126 A JP 3211126A JP 21112691 A JP21112691 A JP 21112691A JP H08977 B2 JPH08977 B2 JP H08977B2
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- film
- high frequency
- pulse modulation
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Chemical Vapour Deposition (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、成膜原料ガスをプラズ
マ化し、このプラズマのもとで被成膜基板上に薄膜を形
成するプラズマＣＶＤ法及び装置に関する。
マ化し、このプラズマのもとで被成膜基板上に薄膜を形
成するプラズマＣＶＤ法及び装置に関する。
【０００２】
【従来の技術】プラズマＣＶＤは、アモルファスシリコ
ン（ａ−Ｓｉ）太陽電池、液晶表示装置等の各種薄膜デ
バイスの形成に広く利用されている。プラズマＣＶＤ装
置は代表的には、真空成膜室、該室中に設けた高周波電
極及びこれに対向する接地電極を備えており、この成膜
室に原料ガスを導入するとともに所定の成膜真空度を維
持しつつ、前記両電極間に高周波電力（通常、サイン 波
高周波電力）を印加して原料ガスをプラズマ化させるこ
とで、接地電極上の基板に所望の薄膜を形成するもので
ある。 このようなプラズマＣＶＤ方法及び装置では、成
膜基板上にダストが付着することを防止するため、プラ
ズマＣＶＤ装置の成膜室への基板搬送系や成膜室におけ
る基板の各配置を、ダスト発生が少なくなるように工夫
している。また、ダスト発生を抑制するため、成膜条件
を工夫したり、成膜室への基板の設置時や装置の運転の
合間に成膜室内電極や基板搬送系等を清掃することも行
われており、これらによって例えば液晶表示基板上の成
膜ではかなりの効果があがっている。
ン（ａ−Ｓｉ）太陽電池、液晶表示装置等の各種薄膜デ
バイスの形成に広く利用されている。プラズマＣＶＤ装
置は代表的には、真空成膜室、該室中に設けた高周波電
極及びこれに対向する接地電極を備えており、この成膜
室に原料ガスを導入するとともに所定の成膜真空度を維
持しつつ、前記両電極間に高周波電力（通常、サイン 波
高周波電力）を印加して原料ガスをプラズマ化させるこ
とで、接地電極上の基板に所望の薄膜を形成するもので
ある。 このようなプラズマＣＶＤ方法及び装置では、成
膜基板上にダストが付着することを防止するため、プラ
ズマＣＶＤ装置の成膜室への基板搬送系や成膜室におけ
る基板の各配置を、ダスト発生が少なくなるように工夫
している。また、ダスト発生を抑制するため、成膜条件
を工夫したり、成膜室への基板の設置時や装置の運転の
合間に成膜室内電極や基板搬送系等を清掃することも行
われており、これらによって例えば液晶表示基板上の成
膜ではかなりの効果があがっている。
【０００３】
【発明が解決しようとする課題】しかしながら、プラズ
マＣＶＤにより、例えば原料ガスにシラン（ＳｉＨ 4 ）
を使ってガラス等の基板上にアモルファスシリコン（ａ
−Ｓｉ）膜を形成すると、たとえ前述の如く、ダスト発
生の少ない条件を設定しても、該成膜中に基板にダスト
が付着する。これは、本発明者の研究によると、たと
え、ダストが生成される最低のミニマムダストの条件で
成膜しても、その成膜中に、なお、基板に近い領域のプ
ラズマにミニマムダストが蓄積されるからである。
マＣＶＤにより、例えば原料ガスにシラン（ＳｉＨ 4 ）
を使ってガラス等の基板上にアモルファスシリコン（ａ
−Ｓｉ）膜を形成すると、たとえ前述の如く、ダスト発
生の少ない条件を設定しても、該成膜中に基板にダスト
が付着する。これは、本発明者の研究によると、たと
え、ダストが生成される最低のミニマムダストの条件で
成膜しても、その成膜中に、なお、基板に近い領域のプ
ラズマにミニマムダストが蓄積されるからである。
【０００４】前記原料ガスＳｉＨ4 を例にとると、これ
がプラズマ化されることによりＳｉＨ3 ラジカル、Ｓｉ
Ｈ2 ラジカル、ＳｉＨラジカルが生成されるが、（ａ−
Ｓｉ）膜の形成には主としてＳｉＨ3 ラジカルが寄与
し、ＳｉＨ2 ラジカルやＳｉＨラジカルといった低シラ
ン系ラジカルはＳｉＨ4 と反応して高次シランＳｉｘＨ
ｙが生成され、これがダストパーティクルになると考え
られる。
がプラズマ化されることによりＳｉＨ3 ラジカル、Ｓｉ
Ｈ2 ラジカル、ＳｉＨラジカルが生成されるが、（ａ−
Ｓｉ）膜の形成には主としてＳｉＨ3 ラジカルが寄与
し、ＳｉＨ2 ラジカルやＳｉＨラジカルといった低シラ
ン系ラジカルはＳｉＨ4 と反応して高次シランＳｉｘＨ
ｙが生成され、これがダストパーティクルになると考え
られる。
【０００５】そこで本発明は、成膜原料ガスをプラズマ
化し、このプラズマのもとで被成膜基板上に薄膜を形成
するプラズマＣＶＤ法及び装置において、成膜反応に寄
与するラジカル種の生成を妨げず、しかもダスト発生の
原因となるラジカル種の発生を選択的に抑制して、所望
の成膜速度を維持したまま、ダストの基板上成膜部への
付着、混入を抑制することを目的とする。
化し、このプラズマのもとで被成膜基板上に薄膜を形成
するプラズマＣＶＤ法及び装置において、成膜反応に寄
与するラジカル種の生成を妨げず、しかもダスト発生の
原因となるラジカル種の発生を選択的に抑制して、所望
の成膜速度を維持したまま、ダストの基板上成膜部への
付着、混入を抑制することを目的とする。
【０００６】
【課題を解決するための手段】プラズマＣＶＤの反応過
程を支配するプラズマ中には、前述のとおり多くのラジ
カルが存在し、また、イオンが存在する。プラズマ中に
おけるエネルギー交換、ラジカル生成の主役は電子であ
り、電界により加速された電子が、イオンや中性粒子と
衝突を繰り返し、多種多様のイオン、ラジカルが生成さ
れる。従ってプラズマＣＶＤ法及び装置においては、イ
オン、ラジカル制御は電子（エネルギー又は密度）制御
により制御でき、これを制御することで、生成される各
種ラジカルのうち、成膜反応に不必要なラジカルの発生
を抑制し、成膜反応に必要なラジカルのみを増加させ得
ると考えられる。
程を支配するプラズマ中には、前述のとおり多くのラジ
カルが存在し、また、イオンが存在する。プラズマ中に
おけるエネルギー交換、ラジカル生成の主役は電子であ
り、電界により加速された電子が、イオンや中性粒子と
衝突を繰り返し、多種多様のイオン、ラジカルが生成さ
れる。従ってプラズマＣＶＤ法及び装置においては、イ
オン、ラジカル制御は電子（エネルギー又は密度）制御
により制御でき、これを制御することで、生成される各
種ラジカルのうち、成膜反応に不必要なラジカルの発生
を抑制し、成膜反応に必要なラジカルのみを増加させ得
ると考えられる。
【０００７】そこで本発明者はさらに研究を重ね、プラ
ズマ中における電子エネルギーや密度は生成される各種
ラジカルの密度の空間分布により決定されること、換言
すると、プラズマ中における電子エネルギーが各種イオ
ン、ラジカルの生成に関係することに着目するととも
に、各種ラジカル密度の比はプラズマ発生のための高周
波入力（ＲＦ入力）のオン時、オフ時からの時間遷移を
持つこと、すなわち、例えば原料ガスがＳｉＨ4 の場
合、成膜反応に利用すべきＳｉＨ3 ラジカルは、プラズ
マ発生のための高周波入力オンにより、ダスト発生の原
因となるＳｉＨ2 ラジカルやＳｉＨラジカルとともに増
加するが、高周波入力オフ後、ＳｉＨ3 ラジカルは寿命
が比較的長いのに対し、ＳｉＨ2 ラジカルやＳｉＨラジ
カルは寿命が短いことに着目した。さらに、電子エネル
ギー或いは密度は、図５に示すように、高周波入力オン
にともない急速に立ち上がり、再び急速に降下して一定
となることに着目し、結論として、原料ガスへの高周波
電力印加の時間間隔を制御することで成膜反応に不必要
なラジカルの発生を選択的に抑制し、成膜反応に必要な
ラジカルのみを選択的に増加させ得ることを見出し、本
発明を完成した。
ズマ中における電子エネルギーや密度は生成される各種
ラジカルの密度の空間分布により決定されること、換言
すると、プラズマ中における電子エネルギーが各種イオ
ン、ラジカルの生成に関係することに着目するととも
に、各種ラジカル密度の比はプラズマ発生のための高周
波入力（ＲＦ入力）のオン時、オフ時からの時間遷移を
持つこと、すなわち、例えば原料ガスがＳｉＨ4 の場
合、成膜反応に利用すべきＳｉＨ3 ラジカルは、プラズ
マ発生のための高周波入力オンにより、ダスト発生の原
因となるＳｉＨ2 ラジカルやＳｉＨラジカルとともに増
加するが、高周波入力オフ後、ＳｉＨ3 ラジカルは寿命
が比較的長いのに対し、ＳｉＨ2 ラジカルやＳｉＨラジ
カルは寿命が短いことに着目した。さらに、電子エネル
ギー或いは密度は、図５に示すように、高周波入力オン
にともない急速に立ち上がり、再び急速に降下して一定
となることに着目し、結論として、原料ガスへの高周波
電力印加の時間間隔を制御することで成膜反応に不必要
なラジカルの発生を選択的に抑制し、成膜反応に必要な
ラジカルのみを選択的に増加させ得ることを見出し、本
発明を完成した。
【０００８】すなわち、本発明は、前記目的を達成する
ため、成膜原料ガスをプラズマ化し、該プラズマのもと
で被成膜基板上に薄膜を形成するプラズマＣＶＤ法にお
いて、前記原料ガスのプラズマ化を、所定周波数の高周
波電力に１ｋＨｚ以下の第１のパルス変調及び該変調よ
り短い周期をもつ第２のパルス変調を重畳させてオン・
オフの繰り返しを伴った状態とした高周波電力の印加に
より行うことを特徴とするプラズマＣＶＤ法、及び成膜
原料ガスをプラズマ化し、該プラズマのもとで被成膜基
板上に薄膜を形成するプラズマＣＶＤ装置において、前
記原料ガスのプラズマ化のための高周波電力印加手段
が、所定周波数の高周波電力に１ｋＨｚ以下の第１のパ
ルス変調及び該変調より短い周期をもつ第２のパルス変
調を重畳させてオン・オフの繰り返しを伴った状態とし
た高周波電力を印加するものであることを特徴とするプ
ラズマＣＶＤ装置を提供するものである。
ため、成膜原料ガスをプラズマ化し、該プラズマのもと
で被成膜基板上に薄膜を形成するプラズマＣＶＤ法にお
いて、前記原料ガスのプラズマ化を、所定周波数の高周
波電力に１ｋＨｚ以下の第１のパルス変調及び該変調よ
り短い周期をもつ第２のパルス変調を重畳させてオン・
オフの繰り返しを伴った状態とした高周波電力の印加に
より行うことを特徴とするプラズマＣＶＤ法、及び成膜
原料ガスをプラズマ化し、該プラズマのもとで被成膜基
板上に薄膜を形成するプラズマＣＶＤ装置において、前
記原料ガスのプラズマ化のための高周波電力印加手段
が、所定周波数の高周波電力に１ｋＨｚ以下の第１のパ
ルス変調及び該変調より短い周期をもつ第２のパルス変
調を重畳させてオン・オフの繰り返しを伴った状態とし
た高周波電力を印加するものであることを特徴とするプ
ラズマＣＶＤ装置を提供するものである。
【０００９】前記変調条件は、原料ガス流量、成膜室、
基板温度、原料ガス種等の多くのパラメーターにより、
随時変化させる必要があるが、一般的には、前記第１の
パルス変調は１ｋＨｚ以下の条件とすることが考えられ
る。周期が１ｋＨｚ相当のものより短いと、不必要なラ
ジカル種発生を抑制し難い。一方、必要なラジカル種を
十分増加させる上で、例えば４００Ｈｚ以上とすること
が考えられる。また、必要なラジカル種を選択的に増加
させ、不必要なラジカル種の発生、残存を選択的に抑制
するうえで、前記第２のパルス変調におけるオンタイム
Ｔ１を０．５μｓｅｃ＜Ｔ１＜１００μｓｅｃの範囲
で、オフタイムＴ２を３μｓｅｃ＜Ｔ２＜１００μｓｅ
ｃの範囲で選択決定することが代表的な例として考えら
れる。なお、本明細書において「μｓｅｃ」は「１０ -6
秒」を意味している。
基板温度、原料ガス種等の多くのパラメーターにより、
随時変化させる必要があるが、一般的には、前記第１の
パルス変調は１ｋＨｚ以下の条件とすることが考えられ
る。周期が１ｋＨｚ相当のものより短いと、不必要なラ
ジカル種発生を抑制し難い。一方、必要なラジカル種を
十分増加させる上で、例えば４００Ｈｚ以上とすること
が考えられる。また、必要なラジカル種を選択的に増加
させ、不必要なラジカル種の発生、残存を選択的に抑制
するうえで、前記第２のパルス変調におけるオンタイム
Ｔ１を０．５μｓｅｃ＜Ｔ１＜１００μｓｅｃの範囲
で、オフタイムＴ２を３μｓｅｃ＜Ｔ２＜１００μｓｅ
ｃの範囲で選択決定することが代表的な例として考えら
れる。なお、本明細書において「μｓｅｃ」は「１０ -6
秒」を意味している。
【００１０】
【作用】本発明のプラズマＣＶＤ法及び装置によると、
所定周波数の高周波電力に１ｋＨｚ以下の第１のパルス
変調及び該変調より短い周期をもつ第２のパルス変調を
重畳させてオン・オフの繰り返しを伴う状態とされた高
周波電力が原料ガスに印加され、各電力印加オン時にお
ける電子エネルギー・密度の急速且つ一時的な立ち上が
り及び各電力オフ時の成膜反応に不必要なラジカルの比
較的速やかな消滅とにより、成膜反応に必要なラジカル
種が選択的に発生、増加する一方、成膜反応に不必要な
ラジカル種の発生が抑制された状態で、基板上に所望の
薄膜が形成される。このように、成膜中、成膜反応に不
必要なラジカル種の発生が抑制されることでダストパー
ティクルの発生率は激減し、且つ、成膜反応に必要なラ
ジカル種は選択的に発生、増加することで所望の成膜速
度が得られる。
所定周波数の高周波電力に１ｋＨｚ以下の第１のパルス
変調及び該変調より短い周期をもつ第２のパルス変調を
重畳させてオン・オフの繰り返しを伴う状態とされた高
周波電力が原料ガスに印加され、各電力印加オン時にお
ける電子エネルギー・密度の急速且つ一時的な立ち上が
り及び各電力オフ時の成膜反応に不必要なラジカルの比
較的速やかな消滅とにより、成膜反応に必要なラジカル
種が選択的に発生、増加する一方、成膜反応に不必要な
ラジカル種の発生が抑制された状態で、基板上に所望の
薄膜が形成される。このように、成膜中、成膜反応に不
必要なラジカル種の発生が抑制されることでダストパー
ティクルの発生率は激減し、且つ、成膜反応に必要なラ
ジカル種は選択的に発生、増加することで所望の成膜速
度が得られる。
【００１１】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は本発明方法の実施に使用するプラズマＣＶ
Ｄ装置の一例の概略断面を示している。図示の装置は、
真空チャンバ１、該チャンバに電磁弁２１を介して接続
した真空ポンプ２、チャンバ１内に設置した電極３、
４、チャンバ１に接続した成膜用ガス源５及び電磁弁６
１を介して接続したベント用ガス源６を備えている。
する。図１は本発明方法の実施に使用するプラズマＣＶ
Ｄ装置の一例の概略断面を示している。図示の装置は、
真空チャンバ１、該チャンバに電磁弁２１を介して接続
した真空ポンプ２、チャンバ１内に設置した電極３、
４、チャンバ１に接続した成膜用ガス源５及び電磁弁６
１を介して接続したベント用ガス源６を備えている。
【００１２】電極３は接地電極であり、これには成膜温
度調節用のヒータ３１が付設されている。電極４にはそ
れ自体既に知られているマッチングボックス８を介して
高周波電源７から高周波電圧が印加される。これら電極
３、４は、基板９へのダスト付着を少なくするため、い
ずれも垂直に配置してある。
度調節用のヒータ３１が付設されている。電極４にはそ
れ自体既に知られているマッチングボックス８を介して
高周波電源７から高周波電圧が印加される。これら電極
３、４は、基板９へのダスト付着を少なくするため、い
ずれも垂直に配置してある。
【００１３】高周波電源７は、任意の高周波パルス変調
が可能な高周波信号発生器７１及び高周波増幅器（ＲＦ
パワーアンプ）７２を有しており、本発明に従って、所
定周波数の高周波に４００Ｈｚ〜１ｋＨｚの第１のパル
ス変調及び該変調より短い周期をもつ第２のパルス変調
を重畳させてオン・オフを伴った状態の高周波電力を印
加できるように構成してある。第２のパルス変調では、
本発明に従い、オンタイム（Ｏｎ−Ｔｉｍｅ）Ｔ１を
０．５μｓｅｃ＜Ｔ１＜１００μｓｅｃの範囲から、オ
フタイム（Ｏｆｆ−Ｔｉｍｅ）Ｔ２を３μｓｅｃ＜Ｔ２
＜１００μｓｅｃの範囲から選択決定できる。
が可能な高周波信号発生器７１及び高周波増幅器（ＲＦ
パワーアンプ）７２を有しており、本発明に従って、所
定周波数の高周波に４００Ｈｚ〜１ｋＨｚの第１のパル
ス変調及び該変調より短い周期をもつ第２のパルス変調
を重畳させてオン・オフを伴った状態の高周波電力を印
加できるように構成してある。第２のパルス変調では、
本発明に従い、オンタイム（Ｏｎ−Ｔｉｍｅ）Ｔ１を
０．５μｓｅｃ＜Ｔ１＜１００μｓｅｃの範囲から、オ
フタイム（Ｏｆｆ−Ｔｉｍｅ）Ｔ２を３μｓｅｃ＜Ｔ２
＜１００μｓｅｃの範囲から選択決定できる。
【００１４】第１パルス変調による高周波入力のオン、
オフ状態は図２の（Ａ）に示すようになり、第２パルス
変調による高周波入力のオン、オフ状態は図２の（Ｂ）
下段に概略的に示すようになる。以上説明した装置によ
ると、本発明方法は次のように実施される。先ず、成膜
すべき基板９を装着したトレー１０を電極３上に設置す
る。しかるのち、チャンバ１内を電磁弁２１の開成とポ
ンプ２の運転にて所定圧まで真空引きし、成膜用ガス源
５から成膜用原料ガスをチャンバ内に導入する。次い
で、電源７にてこのガスに第１及び第２パルス変調され
た高周波電力を印加し、プラズマ化させ、基板９上に成
膜させる。成膜後、電磁弁６１を開いてベントガス源６
からチャンバ内へベントガス（例えばＮ2 ガス）を導入
してベント処理したのち、基板９をチャンバ１から取り
出す。或いは、チャンバ１内の真空を維持したまま、基
板９をトレー１０ごと、次のプロセスチャンバへ移動さ
せることも考えられる。
オフ状態は図２の（Ａ）に示すようになり、第２パルス
変調による高周波入力のオン、オフ状態は図２の（Ｂ）
下段に概略的に示すようになる。以上説明した装置によ
ると、本発明方法は次のように実施される。先ず、成膜
すべき基板９を装着したトレー１０を電極３上に設置す
る。しかるのち、チャンバ１内を電磁弁２１の開成とポ
ンプ２の運転にて所定圧まで真空引きし、成膜用ガス源
５から成膜用原料ガスをチャンバ内に導入する。次い
で、電源７にてこのガスに第１及び第２パルス変調され
た高周波電力を印加し、プラズマ化させ、基板９上に成
膜させる。成膜後、電磁弁６１を開いてベントガス源６
からチャンバ内へベントガス（例えばＮ2 ガス）を導入
してベント処理したのち、基板９をチャンバ１から取り
出す。或いは、チャンバ１内の真空を維持したまま、基
板９をトレー１０ごと、次のプロセスチャンバへ移動さ
せることも考えられる。
【００１５】前記成膜中、原料ガスには、電力印加のオ
ン・オフを繰り返す、第１及び第２パルス変調された高
周波電力が印加されるので、各電力印加オン時における
電子エネルギー・密度の急速且つ一時的な立ち上がり及
び各電力オフ時の成膜反応に不必要なラジカルの比較的
速やかな消滅とにより、成膜反応に必要なラジカル種が
選択的に発生、増加する一方、成膜反応に不必要なラジ
カル種の発生が抑制された状態で、基板９上に所望の薄
膜が形成される。このように、成膜中、成膜反応に不必
要なラジカル種の発生が抑制されることでダストパーテ
ィクルの発生率は激減し、且つ、成膜反応に必要なラジ
カル種が選択的に発生、増加することで成膜速度が向上
し、また、プラズマエネルギー或いは密度の制御により
良質な成膜を行える。
ン・オフを繰り返す、第１及び第２パルス変調された高
周波電力が印加されるので、各電力印加オン時における
電子エネルギー・密度の急速且つ一時的な立ち上がり及
び各電力オフ時の成膜反応に不必要なラジカルの比較的
速やかな消滅とにより、成膜反応に必要なラジカル種が
選択的に発生、増加する一方、成膜反応に不必要なラジ
カル種の発生が抑制された状態で、基板９上に所望の薄
膜が形成される。このように、成膜中、成膜反応に不必
要なラジカル種の発生が抑制されることでダストパーテ
ィクルの発生率は激減し、且つ、成膜反応に必要なラジ
カル種が選択的に発生、増加することで成膜速度が向上
し、また、プラズマエネルギー或いは密度の制御により
良質な成膜を行える。
【００１６】なお、第１パルス変調のみを行うときは、
図２の（Ａ）に示すように、ダストパーティクルの発生
率は高いが、第２パルス変調も重畳するときは、図２の
（Ｂ）に示すように、ダストパーティクルの発生率は著
しく低下する。また、前記実施例によると、原料ガス流
量やプラズマ発生のための投入パワーを増加させても、
ダスト発生の増加が抑制されるので、それだけ成膜速度
を向上させることができる。
図２の（Ａ）に示すように、ダストパーティクルの発生
率は高いが、第２パルス変調も重畳するときは、図２の
（Ｂ）に示すように、ダストパーティクルの発生率は著
しく低下する。また、前記実施例によると、原料ガス流
量やプラズマ発生のための投入パワーを増加させても、
ダスト発生の増加が抑制されるので、それだけ成膜速度
を向上させることができる。
【００１７】前記パルス変調におけるオン時間・オフ時
間の最適条件で成膜した膜は、物理的特性（バンドギャ
ップ、キャリア移動度等）の安定した特性が得られる。
以上説明した方法及び装置に基づき、次の具体的条件で
ガラス基板上に厚さ５００〜１０００Åのアモルファス
シリコン（ａ−Ｓｉ）膜を形成したところ、該膜上に実
用上問題となるダストの付着は殆ど見られず、成膜時間
もパルス変調無しで、他の条件を同一とした成膜時より
短縮された。
間の最適条件で成膜した膜は、物理的特性（バンドギャ
ップ、キャリア移動度等）の安定した特性が得られる。
以上説明した方法及び装置に基づき、次の具体的条件で
ガラス基板上に厚さ５００〜１０００Åのアモルファス
シリコン（ａ−Ｓｉ）膜を形成したところ、該膜上に実
用上問題となるダストの付着は殆ど見られず、成膜時間
もパルス変調無しで、他の条件を同一とした成膜時より
短縮された。
【００１８】ガラス基板 ：１０ｃｍ角、成膜時温度２
００〜２５０℃ 電極３、４ ：３００ｍｍ角 高周波電力 ：２００〜５００Ｗ、１３．５６ＭＨｚの
サイン波連続高周波電 力 第１パルス変調条件 ：４００〜１０００Ｈｚ 第２パルス変調 ：オンタイムＴ１ １０μｓｅｃ オフタイムＴ２ ２０μｓｅｃ チャンバ１の成膜時真空度 ：０．５〜１Ｔｏｒｒ 原料ガス ：シラン、水素、不活性ガス ４００ｓｃｃ
ｍ以下 成膜に要した時間 ：５〜１０分 その他 ：基板−電極間隔 ４ｃｍ なお、本発明は前記実施例に限定されるものではなく、
他にも種々の態様で実施できる。例えば、高周波電源７
は、図３や図４に示すように構成してもよく、或いは、
さらに他の構成としてもよい。
００〜２５０℃ 電極３、４ ：３００ｍｍ角 高周波電力 ：２００〜５００Ｗ、１３．５６ＭＨｚの
サイン波連続高周波電 力 第１パルス変調条件 ：４００〜１０００Ｈｚ 第２パルス変調 ：オンタイムＴ１ １０μｓｅｃ オフタイムＴ２ ２０μｓｅｃ チャンバ１の成膜時真空度 ：０．５〜１Ｔｏｒｒ 原料ガス ：シラン、水素、不活性ガス ４００ｓｃｃ
ｍ以下 成膜に要した時間 ：５〜１０分 その他 ：基板−電極間隔 ４ｃｍ なお、本発明は前記実施例に限定されるものではなく、
他にも種々の態様で実施できる。例えば、高周波電源７
は、図３や図４に示すように構成してもよく、或いは、
さらに他の構成としてもよい。
【００１９】図３に示すものは、高周波信号発生器７３
からの第１パルス変調された高周波出力を、アナログス
イッチＡＳ、ＲＦパワーアンプ７４及びマッチングボッ
クス８１を介して供給するように構成する一方、アナロ
グスイッチＡＳを、位相同期回路７５にてパルス信号の
同期をとりつつパルス信号発生器７６にて操作すること
で第２パルス変調を行うようにしたものである。
からの第１パルス変調された高周波出力を、アナログス
イッチＡＳ、ＲＦパワーアンプ７４及びマッチングボッ
クス８１を介して供給するように構成する一方、アナロ
グスイッチＡＳを、位相同期回路７５にてパルス信号の
同期をとりつつパルス信号発生器７６にて操作すること
で第２パルス変調を行うようにしたものである。
【００２０】図４に示すものは、高周波信号発生器７７
からの高周波出力をアナログスイッチＡＳ１及びＡＳ２
を介してＲＦパワーアンプ７８及びマッチングポックス
８２を介して供給するように構成する一方、アナログス
イッチＡＳ１及びＡＳ２を、位相同期回路７９にてパル
ス信号の同期をとりつつパルス信号発生器８０１、８０
２にて操作することで第１及び第２パルス変調を行うよ
うにしたものである。
からの高周波出力をアナログスイッチＡＳ１及びＡＳ２
を介してＲＦパワーアンプ７８及びマッチングポックス
８２を介して供給するように構成する一方、アナログス
イッチＡＳ１及びＡＳ２を、位相同期回路７９にてパル
ス信号の同期をとりつつパルス信号発生器８０１、８０
２にて操作することで第１及び第２パルス変調を行うよ
うにしたものである。
【００２１】
【発明の効果】以上説明したように本発明プラズマＣＶ
Ｄ法及び装置には次のような利点がある。 成膜反応に寄与するラジカル種の生成を妨げず、し
かもダスト発生の原因となるラジカル種の発生を選択的
に抑制して、所望の成膜速度を維持したまま、ダストの
基板上成膜部への付着、混入を抑制することができる。 ガス流量や、原料ガスプラズマ化のための投入パワ
ーを増加させても、ダストの発生率の増加を引き起こさ
ないので、それだけ成膜速度を向上させることができ
る。 装置の大幅な改造を必要としないため、装置コス
ト、成膜コストが安価に抑制される。 ダストの発生が抑制されるため、装置のメインテナ
ンス性の向上が得られる。
Ｄ法及び装置には次のような利点がある。 成膜反応に寄与するラジカル種の生成を妨げず、し
かもダスト発生の原因となるラジカル種の発生を選択的
に抑制して、所望の成膜速度を維持したまま、ダストの
基板上成膜部への付着、混入を抑制することができる。 ガス流量や、原料ガスプラズマ化のための投入パワ
ーを増加させても、ダストの発生率の増加を引き起こさ
ないので、それだけ成膜速度を向上させることができ
る。 装置の大幅な改造を必要としないため、装置コス
ト、成膜コストが安価に抑制される。 ダストの発生が抑制されるため、装置のメインテナ
ンス性の向上が得られる。
【図１】本発明に係る方法の実施に使用するプラズマＣ
ＶＤ装置の一例の概略断面図である。
ＶＤ装置の一例の概略断面図である。
【図２】高周波電力のパルス変調の様子を示す図であ
る。
る。
【図３】高周波電源の他の例のブロック回路図である。
【図４】高周波電源のさらに他の例のブロック回路図で
ある。
ある。
【図５】高周波入力オン後の電子エネルギーの時間的変
化を示すグラフである。
化を示すグラフである。
１ 真空チャンバ ２ 真空ポンプ ２１ 電磁弁 ３ 接地電極 ４ 高周波電極 ５ 成膜用原料ガス源 ６ ベントガス源 ６１ 電磁弁 ７ 高周波電源 ７１ 高周波信号発生器 ７２ ＲＦパワーアンプ ７３ 高周波パルス信号発生器 ７４ ＲＦパワーアンプ ７５ 位相同期回路 ７６ パルス信号発生器 ＡＳ アナログスイッチ ８１ マッチングボックス ７７ 高周波信号発生器 ７８ ＲＦパワーアンプ ７９ 位相同期回路 ８０１、８０２ パルス信号発生器 ＡＳ１、ＡＳ２ アナログスイッチ ８２ マッチングボックス
Claims (3)
- 【請求項１】 成膜原料ガスをプラズマ化し、該プラズ
マのもとで被成膜基板上に薄膜を形成するプラズマＣＶ
Ｄ法において、前記原料ガスのプラズマ化を、所定周波
数の高周波電力に１ｋＨｚ以下の第１のパルス変調及び
該変調より短い周期をもつ第２のパルス変調を重畳させ
てオン・オフの繰り返しを伴った状態とした高周波電力
の印加により行うことを特徴とするプラズマＣＶＤ法。 - 【請求項２】 前記第２のパルス変調におけるオンタイ
ムＴ１が０．５μｓｅｃ＜Ｔ１＜１００μｓｅｃの範囲
にあり、オフタイムＴ２が３μｓｅｃ＜Ｔ２＜１００μ
ｓｅｃの範囲にある請求項１記載のプラズマＣＶＤ法。 - 【請求項３】 成膜原料ガスをプラズマ化し、該プラズ
マのもとで被成膜基板上に薄膜を形成するプラズマＣＶ
Ｄ装置において、前記原料ガスのプラズマ化のための高
周波電力印加手段が、所定周波数の高周波電力に１ｋＨ
ｚ以下の第１のパルス変調及び該変調より短い周期をも
つ第２のパルス変調を重畳させてオン・オフの繰り返し
を伴った状態とした高周波電力を印加するものであるこ
とを特徴とするプラズマＣＶＤ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3211126A JPH08977B2 (ja) | 1991-08-22 | 1991-08-22 | プラズマｃｖｄ法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3211126A JPH08977B2 (ja) | 1991-08-22 | 1991-08-22 | プラズマｃｖｄ法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0551753A JPH0551753A (ja) | 1993-03-02 |
| JPH08977B2 true JPH08977B2 (ja) | 1996-01-10 |
Family
ID=16600825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3211126A Expired - Fee Related JPH08977B2 (ja) | 1991-08-22 | 1991-08-22 | プラズマｃｖｄ法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08977B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH687987A5 (de) * | 1993-05-03 | 1997-04-15 | Balzers Hochvakuum | Verfahren zur Erhoehung der Beschichtungsrate in einem Plasmaentladungsraum und Plasmakammer. |
| JPH0758024A (ja) * | 1993-08-11 | 1995-03-03 | Nec Corp | アモルファスシリコン膜の形成方法 |
| JPH0758014A (ja) * | 1993-08-11 | 1995-03-03 | Nec Corp | シリコン薄膜の形成方法 |
| EP0653501B1 (en) * | 1993-11-11 | 1998-02-04 | Nissin Electric Company, Limited | Plasma-CVD method and apparatus |
| DE69424759T2 (de) * | 1993-12-28 | 2001-02-08 | Applied Materials, Inc. | Gasphasenabscheidungsverfahren in einer einzigen Kammer für Dünnfilmtransistoren |
| JP3119172B2 (ja) | 1995-09-13 | 2000-12-18 | 日新電機株式会社 | プラズマｃｖｄ法及び装置 |
| JP4557400B2 (ja) | 2000-09-14 | 2010-10-06 | キヤノン株式会社 | 堆積膜形成方法 |
| US7849633B2 (en) | 2003-05-07 | 2010-12-14 | Sugatsune Kogyo Co., Ltd. | Device for guiding plate-like object |
| US20070095281A1 (en) * | 2005-11-01 | 2007-05-03 | Stowell Michael W | System and method for power function ramping of microwave liner discharge sources |
| US7842355B2 (en) | 2005-11-01 | 2010-11-30 | Applied Materials, Inc. | System and method for modulation of power and power related functions of PECVD discharge sources to achieve new film properties |
| DE102006053366A1 (de) * | 2006-11-10 | 2008-05-15 | Schott Ag | Verfahren und Vorrichtung zur plasmaunterstützten chemischen Dampfphasenabscheidung |
| KR100965844B1 (ko) * | 2007-11-27 | 2010-06-28 | (주)유피아이 | 역펄스 정류방식의 도금용 전원공급장치 및 그전류제어방법 |
| GB201307118D0 (en) * | 2013-04-19 | 2013-05-29 | Gencoa Ltd | Pulse control of deposition and surface treatment processes |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62188783A (ja) * | 1986-02-14 | 1987-08-18 | Sanyo Electric Co Ltd | 静電潜像担持体の製造方法 |
-
1991
- 1991-08-22 JP JP3211126A patent/JPH08977B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0551753A (ja) | 1993-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4808258A (en) | Plasma processing method and apparatus for carrying out the same | |
| US6675816B2 (en) | Plasma CVD apparatus and dry cleaning method of the same | |
| KR100372385B1 (ko) | 박막형성방법 및 박막형성장치 | |
| CN103168337B (zh) | 电容耦合反应器中用梯形波形激励的等离子体加工 | |
| US5437895A (en) | Plasma CVD process for forming amorphous silicon thin film | |
| US6071797A (en) | Method for forming amorphous carbon thin film by plasma chemical vapor deposition | |
| JPH08977B2 (ja) | プラズマｃｖｄ法及び装置 | |
| KR20020021337A (ko) | 플라즈마처리 방법 및 장치 | |
| JP2764575B2 (ja) | ラジカルの制御方法 | |
| JP2011086776A (ja) | 薄膜形成装置 | |
| JP2000068227A (ja) | 表面処理方法および装置 | |
| JPH06318552A (ja) | プラズマ処理方法及び装置 | |
| JP3227949B2 (ja) | プラズマ処理方法及び装置 | |
| JPH06291048A (ja) | 薄膜形成方法 | |
| JPH05156451A (ja) | プラズマｃｖｄ法及び装置 | |
| JP3019563B2 (ja) | プラズマｃｖｄ法及び装置 | |
| JP5496073B2 (ja) | 微結晶半導体薄膜製造装置および微結晶半導体薄膜製造方法 | |
| JPH0793272B2 (ja) | プラズマｃｖｄ法及び装置 | |
| JPH08979B2 (ja) | プラズマｃｖｄ法及び装置 | |
| JP3615919B2 (ja) | プラズマｃｖｄ装置 | |
| JP2536367B2 (ja) | 酸化シリコン膜の形成方法 | |
| JPH07183236A (ja) | プラズマｃｖｄ法及び装置 | |
| JP3836032B2 (ja) | プラズマｃｖｄ装置 | |
| JPS6277465A (ja) | アモルフアスシリコン成膜法 | |
| JPH1154432A (ja) | 多結晶シリコン薄膜の成膜方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960625 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080110 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |