JPH0758024A - アモルファスシリコン膜の形成方法 - Google Patents
アモルファスシリコン膜の形成方法Info
- Publication number
- JPH0758024A JPH0758024A JP19940293A JP19940293A JPH0758024A JP H0758024 A JPH0758024 A JP H0758024A JP 19940293 A JP19940293 A JP 19940293A JP 19940293 A JP19940293 A JP 19940293A JP H0758024 A JPH0758024 A JP H0758024A
- Authority
- JP
- Japan
- Prior art keywords
- gate pulse
- duty ratio
- pulse
- particles
- frequency power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【目的】 パーティクルの発生を防止しながら、アモル
ファスＳｉの成膜速度を向上させる。 【構成】 ゲートパルスがオンの時に高周波電源が発振
し、ゲートパルスがオフの時高周波電源の発振が停止す
るプラズマＣＶＤ装置を用い、高デューティー比のゲー
トパルス列１と低デューティー比のゲートパルス列２の
組み合せを繰り返すことにより、間欠的な放電を起こ
し、アモルファスシリコン膜を形成する。
ファスＳｉの成膜速度を向上させる。 【構成】 ゲートパルスがオンの時に高周波電源が発振
し、ゲートパルスがオフの時高周波電源の発振が停止す
るプラズマＣＶＤ装置を用い、高デューティー比のゲー
トパルス列１と低デューティー比のゲートパルス列２の
組み合せを繰り返すことにより、間欠的な放電を起こ
し、アモルファスシリコン膜を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、アクティブマトリック
ス型液晶表示装置用薄膜トランジスタや画像読みとり装
置用フォトダイオードなど薄膜半導体デバイスに用いら
れる半導体薄膜の形成方法に関し、特に半導体薄膜の高
速形成時にパーティクルの発生が少ない半導体薄膜の形
成方法に関するものである。
ス型液晶表示装置用薄膜トランジスタや画像読みとり装
置用フォトダイオードなど薄膜半導体デバイスに用いら
れる半導体薄膜の形成方法に関し、特に半導体薄膜の高
速形成時にパーティクルの発生が少ない半導体薄膜の形
成方法に関するものである。
【０００２】
【従来の技術】アモルファスＳｉ等の半導体薄膜は、図
５に示してあるような時間的に連続した高周波電力を用
いた連続放電プラズマＣＶＤ法により形成されている。
５に示してあるような時間的に連続した高周波電力を用
いた連続放電プラズマＣＶＤ法により形成されている。
【０００３】この連続放電プラズマＣＶＤ法を拡張した
形成法として、特開昭５８−１５７６００号公報には、
非定常的高周波電力を利用した半導体薄膜を形成した例
がある。図４に示すように、これはゲートパルスがオン
状態にあるとき、発生した高周波電力を形成装置に導
き、原料ガスを放電分解し、一方ゲートパルスがオフ状
態のとき高周波電力の発生を停止し、放電を一時的に遮
断する薄膜の形成法である。なお、このようなゲートパ
ルスとして同じ周期・同じデューティーの単純な繰り返
しパルスで放電をオン・オフする薄膜の形成法を単純ゲ
ートパルス変調間欠放電プラズマＣＶＤ法と呼ぶことに
する。
形成法として、特開昭５８−１５７６００号公報には、
非定常的高周波電力を利用した半導体薄膜を形成した例
がある。図４に示すように、これはゲートパルスがオン
状態にあるとき、発生した高周波電力を形成装置に導
き、原料ガスを放電分解し、一方ゲートパルスがオフ状
態のとき高周波電力の発生を停止し、放電を一時的に遮
断する薄膜の形成法である。なお、このようなゲートパ
ルスとして同じ周期・同じデューティーの単純な繰り返
しパルスで放電をオン・オフする薄膜の形成法を単純ゲ
ートパルス変調間欠放電プラズマＣＶＤ法と呼ぶことに
する。
【０００４】この単純ゲートパルス変調間欠放電ＣＶＤ
法を用いて非晶質Ｓｉを形成する場合の特徴として、パ
ーティクル発生が非常に少ないことが知られている。例
えば、アプライド・フィジックス・レターズ、第５７
巻、第１６号、１６１６〜１６１８頁（ＡＰＰＬＩＥＤ
ＰＨＹＳＩＣＳ ＬＥＴＴＥＲＳ，ＶＯＬ．５７，Ｎ
Ｏ．１６，ＯＣＴＯＢＥＲ，１９９０，ｐｐ．１６１６
−１６１８）に示されているように、非晶質Ｓｉを形成
する場合３６０Ａ／分という高成膜速度でもパーティク
ルの発生は認められていない。
法を用いて非晶質Ｓｉを形成する場合の特徴として、パ
ーティクル発生が非常に少ないことが知られている。例
えば、アプライド・フィジックス・レターズ、第５７
巻、第１６号、１６１６〜１６１８頁（ＡＰＰＬＩＥＤ
ＰＨＹＳＩＣＳ ＬＥＴＴＥＲＳ，ＶＯＬ．５７，Ｎ
Ｏ．１６，ＯＣＴＯＢＥＲ，１９９０，ｐｐ．１６１６
−１６１８）に示されているように、非晶質Ｓｉを形成
する場合３６０Ａ／分という高成膜速度でもパーティク
ルの発生は認められていない。
【０００５】
【発明が解決しようとする課題】薄膜半導体デバイスの
量産プロセスにおいて、エッチング装置等他の製造装置
に対してプラズマＣＶＤ装置のスループットが悪く、そ
のためプラズマＣＶＤ装置を多数台設置することでライ
ンバランスを確保している。製造設備の投資コストの面
から、プラズマＣＶＤ装置のスループット向上が重要で
あり、そのためには成膜速度の大幅な高速化技術開発が
急務となっている。
量産プロセスにおいて、エッチング装置等他の製造装置
に対してプラズマＣＶＤ装置のスループットが悪く、そ
のためプラズマＣＶＤ装置を多数台設置することでライ
ンバランスを確保している。製造設備の投資コストの面
から、プラズマＣＶＤ装置のスループット向上が重要で
あり、そのためには成膜速度の大幅な高速化技術開発が
急務となっている。
【０００６】ところが、従来の単純ゲートパルス変調間
欠放電ＣＶＤ法では、４００Ａ／分程度まではパーティ
クルの増加は見られないが、さらに高速成膜を狙いデュ
ーティー比や高周波電力を増大するとパーティクルの発
生が見られる。従って、４００Ａ／分以上の成膜速度で
パーティクルを発生させない薄膜の形成方法の開発が強
く望まれている。
欠放電ＣＶＤ法では、４００Ａ／分程度まではパーティ
クルの増加は見られないが、さらに高速成膜を狙いデュ
ーティー比や高周波電力を増大するとパーティクルの発
生が見られる。従って、４００Ａ／分以上の成膜速度で
パーティクルを発生させない薄膜の形成方法の開発が強
く望まれている。
【０００７】
【課題を解決するための手段】上述した問題を解決する
ため、本発明の薄膜の形成方法では、ゲートパルスがオ
ンの時に高周波電力が出力され放電を起こすオン状態と
ゲートパルスがオフ状態のときに高周波電力を切り放電
が休止するオフ状態とを繰り返す間欠的な放電でアモル
ファスシリコン膜を堆積させるアモルファスシリコン膜
の形成方法において、前記ゲートパルスとして高デュー
ティー比のパルス列と低デューティー比のパルス列ある
いは全期間オフ状態の休止パルスとを交互に繰り返す特
徴を有している。
ため、本発明の薄膜の形成方法では、ゲートパルスがオ
ンの時に高周波電力が出力され放電を起こすオン状態と
ゲートパルスがオフ状態のときに高周波電力を切り放電
が休止するオフ状態とを繰り返す間欠的な放電でアモル
ファスシリコン膜を堆積させるアモルファスシリコン膜
の形成方法において、前記ゲートパルスとして高デュー
ティー比のパルス列と低デューティー比のパルス列ある
いは全期間オフ状態の休止パルスとを交互に繰り返す特
徴を有している。
【０００８】
【作用】プラズマＣＶＤ法においてパーティクルの発生
する原因は、気相中でのＳｉ系活性種の重合反応が急激
に起こることに起因しており、このパーティカルが直接
試料に付着したり、あるいは成長室の内壁に付着してい
たパーティクルが壁から剥がれ、試料に再付着するため
と考えられる。
する原因は、気相中でのＳｉ系活性種の重合反応が急激
に起こることに起因しており、このパーティカルが直接
試料に付着したり、あるいは成長室の内壁に付着してい
たパーティクルが壁から剥がれ、試料に再付着するため
と考えられる。
【０００９】従来の単純ゲートパルス変調間欠放電プラ
ズマＣＶＤ法では、放電休止期間内に重合反応を起こす
ような活性な成長種を死滅させることで、パーティクル
の発生を防いでいる。
ズマＣＶＤ法では、放電休止期間内に重合反応を起こす
ような活性な成長種を死滅させることで、パーティクル
の発生を防いでいる。
【００１０】ところが、膜形成を高速に行うため高周波
電力をさらに増大し、デューティー比を大きくすると、
前述のような放電休止期間内に活性な成長種が死滅しき
れず、その結果パーティクルが再び発生してしまう。
電力をさらに増大し、デューティー比を大きくすると、
前述のような放電休止期間内に活性な成長種が死滅しき
れず、その結果パーティクルが再び発生してしまう。
【００１１】従って、図１に示すようにある期間高デュ
ーティー比の高周波電力を投入し高速成膜し、気相中で
パーティクルが増大してきた時点で、低デューティー比
の高周波電力あるいは全期間オフ状態の休止パルスを挿
入するようなゲ−トパルスを使用することで、平均的に
は高デューティー比ではあるが、低デューティー比の期
間中の長い放電休止時間により活性な成長種を死滅さ
せ、低パーティクル成膜を実現するものである。なお、
全期間オフ状態の休止パルスとは、高デューティー比の
パルス列とパルス列の間を全期間オフ状態とし、高周波
放電をさせないようなデューティー比０の波形を意味し
ている。本発明の形成法を複合ゲ−トパルス変調間欠放
電プラズマＣＶＤ法と呼ぶことにする。
ーティー比の高周波電力を投入し高速成膜し、気相中で
パーティクルが増大してきた時点で、低デューティー比
の高周波電力あるいは全期間オフ状態の休止パルスを挿
入するようなゲ−トパルスを使用することで、平均的に
は高デューティー比ではあるが、低デューティー比の期
間中の長い放電休止時間により活性な成長種を死滅さ
せ、低パーティクル成膜を実現するものである。なお、
全期間オフ状態の休止パルスとは、高デューティー比の
パルス列とパルス列の間を全期間オフ状態とし、高周波
放電をさせないようなデューティー比０の波形を意味し
ている。本発明の形成法を複合ゲ−トパルス変調間欠放
電プラズマＣＶＤ法と呼ぶことにする。
【００１２】
【実施例】次に本発明の第１の実施例について述べる。
本実施例で用いたアモルファスシリコン膜の形成装置
は、ゲートパルスにより高周波電力の出力をオン・オフ
できるパルスモード付きの高周波電源と応答時間１００
μ秒以内の高速マッチング回路を持つマッチングボック
スを使用している。高周波電極の大きさは、６００ｍｍ
角である。
本実施例で用いたアモルファスシリコン膜の形成装置
は、ゲートパルスにより高周波電力の出力をオン・オフ
できるパルスモード付きの高周波電源と応答時間１００
μ秒以内の高速マッチング回路を持つマッチングボック
スを使用している。高周波電極の大きさは、６００ｍｍ
角である。
【００１３】本実施例で用いた成膜条件は、シラン流量
２００ＳＣＣＭ、水素流量６００ＳＣＣＭ、真空度２０
０Ｐａ、基板温度３００℃である。高周波電力を制御す
るゲートパルスの波形を図２に示す。高デューティー比
の９個のパルスは、オン時間８００マイクロ秒、オフ時
間２００マイクロ秒であり、デューティー比は８０％で
ある。一方、低デューティー比のパルスとしてデューテ
ィー比０のパルス（つまりすべての期間がオフのパル
ス）を１つ挿入した。従って、デューティー比８０％の
９個のパルスとデューティー比０％の１個のパルスを連
結したパルスを繰り返すことでゲートパルスを形成し
た。
２００ＳＣＣＭ、水素流量６００ＳＣＣＭ、真空度２０
０Ｐａ、基板温度３００℃である。高周波電力を制御す
るゲートパルスの波形を図２に示す。高デューティー比
の９個のパルスは、オン時間８００マイクロ秒、オフ時
間２００マイクロ秒であり、デューティー比は８０％で
ある。一方、低デューティー比のパルスとしてデューテ
ィー比０のパルス（つまりすべての期間がオフのパル
ス）を１つ挿入した。従って、デューティー比８０％の
９個のパルスとデューティー比０％の１個のパルスを連
結したパルスを繰り返すことでゲートパルスを形成し
た。
【００１４】パーティクルの評価には、基板に付着して
いるパーティクルをレーザー光の散乱現象を利用したゴ
ミ検査装置を利用して、成膜前後の基板上に付着してい
るパーティクル数を測定して、その増加量によりプラズ
マＣＶＤ装置内で付着するパーティクル数を評価した。
いるパーティクルをレーザー光の散乱現象を利用したゴ
ミ検査装置を利用して、成膜前後の基板上に付着してい
るパーティクル数を測定して、その増加量によりプラズ
マＣＶＤ装置内で付着するパーティクル数を評価した。
【００１５】オン状態の時の高周波電力として４００Ｗ
投入した時、成膜速度は８１０Ａ／ｍｉｎであった。比
較のために、他の成膜条件は全て同一にし、デューティ
ー比８０％のゲートパルスを用いた単純ゲートパルス変
調間欠放電プラズマＣＶＤ法でアモルファスシリコン膜
を形成したところ、成膜速度は９００Ａ／ｍｉｎが得ら
れた。一方、パーティクル数は単純ゲートパルス変調間
欠放電プラズマＣＶＤ法で形成すると、基板の２４０ｍ
ｍ×２９０ｍｍの範囲での２μｍ以上の大きさのパーテ
ィクル数は２４００個と非常に多いのに対して、本実施
例の複合合成ゲートパルス変調間欠放電プラズマＣＶＤ
法ではわずか５６個であり、本発明の効果が示された。
投入した時、成膜速度は８１０Ａ／ｍｉｎであった。比
較のために、他の成膜条件は全て同一にし、デューティ
ー比８０％のゲートパルスを用いた単純ゲートパルス変
調間欠放電プラズマＣＶＤ法でアモルファスシリコン膜
を形成したところ、成膜速度は９００Ａ／ｍｉｎが得ら
れた。一方、パーティクル数は単純ゲートパルス変調間
欠放電プラズマＣＶＤ法で形成すると、基板の２４０ｍ
ｍ×２９０ｍｍの範囲での２μｍ以上の大きさのパーテ
ィクル数は２４００個と非常に多いのに対して、本実施
例の複合合成ゲートパルス変調間欠放電プラズマＣＶＤ
法ではわずか５６個であり、本発明の効果が示された。
【００１６】次に本発明の第２の実施例について述べ
る。本実施例でアモルファスシリコン膜の形成装置は、
実施例１と同一である。アモルファスシリコン膜形成条
件は、原料ガスとしてシラン流量２００ＳＣＣＭ、真空
度１４０Ｐａ、基板温度３００℃である。高周波電力を
制御するゲートパルスとして、繰り返し周波数を５００
Ｈｚとし、オン時の高周波電力として５００Ｗ導入し
た。ここで、本発明の特徴であるゲートパルスに対する
デューティー比の変調として、９個のゲートパルスのデ
ューティー比を７０％とし、１０個目のゲートパルスの
デューティー比を７０％から０％まで変化させた。この
時のパーティクルの発生量を測定した。１０個目のゲー
トパルスのデューティ比が７０％の時、アモルファスシ
リコン膜の形成速度は９５０Ａ／ｍｉｎであった。また
デューティー比０％の時は８５５Ａ／ｍｉｎであった。
結果を図３に示す。縦軸は基板の２４０ｍｍ×２９０ｍ
ｍの範囲で２μｍ以上の大きさのパーティクル数であ
る。図３より、１０番目のゲートパルスのデューディ比
が５０％以下になると急激にパーティクルが減少してい
ることがわかる。これは低デューティー比パルス挿入の
効果である。デューティー比が１０％以下で、デューテ
ィー比７０％の単純ゲートパルス変調間欠放電プラズマ
ＣＶＤ法に比べ約１桁のパーティクル数低減が実現され
ており、本発明の有効性が実証された。
る。本実施例でアモルファスシリコン膜の形成装置は、
実施例１と同一である。アモルファスシリコン膜形成条
件は、原料ガスとしてシラン流量２００ＳＣＣＭ、真空
度１４０Ｐａ、基板温度３００℃である。高周波電力を
制御するゲートパルスとして、繰り返し周波数を５００
Ｈｚとし、オン時の高周波電力として５００Ｗ導入し
た。ここで、本発明の特徴であるゲートパルスに対する
デューティー比の変調として、９個のゲートパルスのデ
ューティー比を７０％とし、１０個目のゲートパルスの
デューティー比を７０％から０％まで変化させた。この
時のパーティクルの発生量を測定した。１０個目のゲー
トパルスのデューティ比が７０％の時、アモルファスシ
リコン膜の形成速度は９５０Ａ／ｍｉｎであった。また
デューティー比０％の時は８５５Ａ／ｍｉｎであった。
結果を図３に示す。縦軸は基板の２４０ｍｍ×２９０ｍ
ｍの範囲で２μｍ以上の大きさのパーティクル数であ
る。図３より、１０番目のゲートパルスのデューディ比
が５０％以下になると急激にパーティクルが減少してい
ることがわかる。これは低デューティー比パルス挿入の
効果である。デューティー比が１０％以下で、デューテ
ィー比７０％の単純ゲートパルス変調間欠放電プラズマ
ＣＶＤ法に比べ約１桁のパーティクル数低減が実現され
ており、本発明の有効性が実証された。
【００１７】
【発明の効果】以上説明したように、本発明による複合
合成ゲートパルス変調間欠放電プラズマＣＶＤ法を用い
たアモルファスシリコン膜の形成方法によれば、半導体
薄膜の高速成膜時にパーティクルの発生量が従来法に比
較して１／４０程度であり、液晶ディスプレイ用薄膜ト
ランジスタ素子アレイや秘着型イメージセンサ用フォト
ダイオードアレイのプラズマＣＶＤ工程のスループット
が向上し、歩留まりの改善にも大きな効果がある。
合成ゲートパルス変調間欠放電プラズマＣＶＤ法を用い
たアモルファスシリコン膜の形成方法によれば、半導体
薄膜の高速成膜時にパーティクルの発生量が従来法に比
較して１／４０程度であり、液晶ディスプレイ用薄膜ト
ランジスタ素子アレイや秘着型イメージセンサ用フォト
ダイオードアレイのプラズマＣＶＤ工程のスループット
が向上し、歩留まりの改善にも大きな効果がある。
【図１】本発明のゲートパルスと高周波電力の発振状態
を示す波形図
を示す波形図
【図２】本発明の第１の実施例で用いたゲートパルスを
示す波形図
示す波形図
【図３】本発明の第２の実施例の効果を示す特性図
【図４】従来の単純パルス変調間欠放電プラズマＣＶＤ
法におけるゲートパルスと高周波電力の発振状態を示す
波形図
法におけるゲートパルスと高周波電力の発振状態を示す
波形図
【図５】従来の連続放電の膜形成方法における高周波電
力の発振状態を示す波形図
力の発振状態を示す波形図
１ 高デューティー比のパルス列 ２ 低デューティー比のパルス列 ３ 放電期間 ４ 放電休止時間 ５ 長い休止パルス
Claims (1)
- 【請求項１】 ゲートパルスがオンの時に高周波電力が
出力され放電を起こすオン状態とゲートパルスがオフの
時に高周波電力を切り放電が休止するオフ状態とを繰り
返す間欠的な放電でアモルファスシリコン膜を堆積させ
るアモルファスシリコン膜の形成方法において、前記ゲ
ートパルスとして高デューティー比のパルス列と低デュ
ーティー比のパルス列あるいは全期間オフ状態の休止パ
ルスとを交互に繰り返すことを特徴とするアモルファス
シリコン膜の形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19940293A JPH0758024A (ja) | 1993-08-11 | 1993-08-11 | アモルファスシリコン膜の形成方法 |
| US08/273,156 US5648293A (en) | 1993-07-22 | 1994-07-22 | Method of growing an amorphous silicon film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19940293A JPH0758024A (ja) | 1993-08-11 | 1993-08-11 | アモルファスシリコン膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758024A true JPH0758024A (ja) | 1995-03-03 |
Family
ID=16407199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19940293A Pending JPH0758024A (ja) | 1993-07-22 | 1993-08-11 | アモルファスシリコン膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758024A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8277906B2 (en) | 2008-09-09 | 2012-10-02 | Samsung Electronics Co., Ltd. | Method of processing a substrate |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02312227A (ja) * | 1989-05-29 | 1990-12-27 | Hitachi Ltd | プラズマ処理方法及び装置 |
| JPH0551753A (ja) * | 1991-08-22 | 1993-03-02 | Nissin Electric Co Ltd | プラズマｃｖｄ法及び装置 |
-
1993
- 1993-08-11 JP JP19940293A patent/JPH0758024A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02312227A (ja) * | 1989-05-29 | 1990-12-27 | Hitachi Ltd | プラズマ処理方法及び装置 |
| JPH0551753A (ja) * | 1991-08-22 | 1993-03-02 | Nissin Electric Co Ltd | プラズマｃｖｄ法及び装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8277906B2 (en) | 2008-09-09 | 2012-10-02 | Samsung Electronics Co., Ltd. | Method of processing a substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0794421A (ja) | アモルファスシリコン薄膜の製造方法 | |
| US7569256B2 (en) | Plasma CVD apparatus and dry cleaning method of the same | |
| JP5323804B2 (ja) | パルスｒｆプラズマを用いたｔｅｏｓ酸化物の堆積 | |
| JPH09185999A (ja) | ラジカルの制御方法 | |
| JPH0758024A (ja) | アモルファスシリコン膜の形成方法 | |
| JPH0845903A (ja) | プラズマエッチング方法 | |
| TW307027B (en) | Process for reducing circuit damage during pecvd in single wafer pecvd system | |
| JPH0551753A (ja) | プラズマｃｖｄ法及び装置 | |
| JPH06291048A (ja) | 薄膜形成方法 | |
| JPH0892765A (ja) | エッチング方法 | |
| EP0976846B1 (en) | Thin film forming device for forming silicon thin film having crystallinity | |
| JPH1131685A (ja) | プラズマｃｖｄ装置およびそのクリーニング方法 | |
| JP3227949B2 (ja) | プラズマ処理方法及び装置 | |
| JPH0794130A (ja) | ラジカルの制御方法および装置 | |
| JP3078707B2 (ja) | 減圧ｃｖｄ装置のクリーニング方法 | |
| JP3420960B2 (ja) | 電子デバイス製造装置および電子デバイス製造方法 | |
| JPH07183236A (ja) | プラズマｃｖｄ法及び装置 | |
| JPH05156452A (ja) | プラズマｃｖｄ法及び装置 | |
| JP3226796B2 (ja) | 窒化ガリウム薄膜の製造方法 | |
| US20060188749A1 (en) | Compound film with a nonlinear third order susceptibility, and method for fabricating the same | |
| JPH09129596A (ja) | 反応室のクリーニング方法 | |
| JP3836032B2 (ja) | プラズマｃｖｄ装置 | |
| JPH06291061A (ja) | アモルファスシリコン膜の形成方法 | |
| JP3615919B2 (ja) | プラズマｃｖｄ装置 | |
| Hong et al. | The piezoelectric and elastic properties of berlinite and the effect of defects on the physical properties |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980120 |