JP2662180B2 - 電子素子 - Google Patents
電子素子Info
- Publication number
- JP2662180B2 JP2662180B2 JP3576794A JP3576794A JP2662180B2 JP 2662180 B2 JP2662180 B2 JP 2662180B2 JP 3576794 A JP3576794 A JP 3576794A JP 3576794 A JP3576794 A JP 3576794A JP 2662180 B2 JP2662180 B2 JP 2662180B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- wiring pattern
- silicon nitride
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
詳細には、絶縁性基体の表面に配線パターンが形成され
ており、その表面を覆って窒化珪素絶縁膜が形成されて
いる電子素子に関する。
ティブマトリクス液晶表示素子の駆動に用いられる薄膜
トランジスタ(以下『TFT』という。)を例にとり関
連する技術を説明する。図6は図5の−’断面図で
あり、TFTアレー部が概念的に示されている。なお、
図6は概念的に書かれたものであり、その寸法等は実際
の素子とは全く異なっている。
ングされたゲート電極(配線パターン)であり、10は
ゲート配線(配線パターン)である。3が絶縁膜であ
り、そのうち3aがゲート絶縁膜、3bが配線交差部の
層間絶縁膜である。11はソース電極、12はソース配
線、13はドレイン電極である。このゲート絶縁膜3a
やTFTアレーの多層金属配線の交差部の絶縁膜3bと
して窒化珪素薄膜が多用されている。
窒素の原子比が約3:4であり、膜質安定化のために水
素が微量含まれているものが好ましいとされている。こ
のような絶縁膜は主にプラズマCVD法(化学気相堆積
法)で成膜されている。通常原料ガスとして、シラン−
窒素系、シラン−アンモニア−窒素系、シラン−アンモ
ニア−水素系、シラン−窒素−水素系、さらにはシラン
−アンモニア−窒素−水素系が用いられる。
ート絶縁膜3aや多層配線の交差部の層間絶縁膜3bと
して用いたTFTに代表される電子素子では、ゲート電
極9、ゲート配線10と、絶縁膜を介して形成されてい
る配線(ソース配線12、ソース電極11等)との間で
電気的短絡が生ずる場合がある。特に、高集積度あるい
は大面積基板においてはかかる短絡の確率は非常に高
い。かかる短絡は、最終製品の使用中において、あるい
は製造過程において生じる。最終製品の場合にあっては
製品の信頼性の低下を招くという欠点がある。また、製
造工程の場合にあっては歩留まりの低下を招くという欠
点がある。例えば、ソース配線12等を形成後、コンタ
クトホール形成等のためにフォトレジスト工程が行われ
るが、その工程中にソース配線12と、ゲート配線10
あるいはゲート電極9との間で絶縁破壊が生じることが
ある。
ることに起因するとの考えに基づき特開昭58−190
042号公報では、ノンドープのアモルファスシリコン
層15をゲート配線10とソース配線12との交差部に
積層するいわゆる多層絶縁膜構造を採用することにより
上記欠点の解決を図ろうとしている。しかし、この技術
はそもそも絶縁層は一層構造ではなく、多層絶縁膜構造
であることを必須としている以上、製造工程が複雑にな
ることは避け難い。
性に優れ、しかも容易に製造可能なTFTに代表される
電子素子が望まれる。
用される頻度が高いため、絶縁膜の絶縁耐圧を100V
以上保有せしめることが望まれる。また、電子素子の微
細化という観点から絶縁膜の膜厚として500nm以
下、好ましくは200nm〜400nmに抑えることが
望まれている。従って、200nm程度の薄い膜厚であ
っても100V以上の絶縁耐圧を有する絶縁膜を有する
素子が望まれる。現在かかる要請に応じることができる
電気素子は開発されていない。
従来よりも極めて良好である電子素子を提供することを
目的とする。また、200nm程度の一層絶縁膜構造で
あっても絶縁耐圧が100V以上であり、しかも製造が
容易な電子素子を提供することを目的とする。
の本発明の電子素子は、少なくとも表面が絶縁性である
基体の該表面に、導電性の配線パターンが形成されてお
り、前記基体及び前記配線パターンの一部又は全部を覆
って絶縁層が形成されている電気素子において、前記絶
縁層は窒化珪素絶縁膜よりなり、前記配線パターンの前
記基体との接触角度θは60°≦θであり、前記窒化珪
素絶縁膜の膜(Tn1)と前記配線パターンの膜厚
(Tg)との比(Tn1/Tg)は2≦Tn1/Tgであり、
前記窒化珪素絶縁膜が前記配線パターンの段差部の為に
盛り上がっている盛り上がり開始位置と前記配線パター
ンの上端部との水平距離(Tn2)は0.6≦T n2/Tn1
の関係にあることを特徴とする。
て得た知見等とともに説明する。本発明者は、従来の電
子素子の基本的見直しを行った。電子素子の耐圧を劣化
させる原因には数多くのものが考えられる。例えば、窒
化珪素絶縁膜の膜厚、膜質等である。
質が大きな原因となっているのではないかと考えた。そ
の一つとして特開昭58−190042号公報では絶縁
膜中のピンホールをあげているわけであるが、かかるピ
ンホールが絶縁特性を悪化させている唯一の原因である
かどうかの確認を行った。そのため、ピンホールを低減
せしめた窒化膜の形成を行った。すなわち、プラズマC
VD法を用い、基板温度、RF電力、原料ガスの組成等
を制御して窒化珪素絶縁膜の形成を行い、ピンホールの
有無を確認し、ほとんどピンホールのない窒化珪素絶縁
膜を形成した。しかるに、このようにして形成したピン
ホールのほとんどない窒化珪素絶縁膜であっても、必ず
しも十分な絶縁特性の確保を行うことができないことが
わかった。
合に耐圧が劣化するかの調査を行った。調査の結果、配
線パターンが基板とのなす角度(接触角度:図1のθ)
が一つの要素となっていることを見い出した。すなわ
ち、例えば、液晶表示素子の駆動に用いられるTFTの
ゲート配線の場合、接触角度θが60°未満の場合には
比較的リーク特性は良好であるが、θが60°以上にな
ると絶縁耐圧が劣化する確率が急激に高くなる事実を突
き止めた。ただ、θが60°以上の場合であっても絶縁
特性が悪くないものもあるため、その原因がどこにある
かを探求すべく、θを60°以上として各種実験を行っ
た。
べく絶縁膜の膜厚を変化させて絶縁耐圧の測定を行っ
た。常識的に考えるならば、ピンホールのない絶縁膜に
おいては、膜厚が厚い方が薄い場合より良好であるとい
える。数多くの実験試料を統計的にみると、確かに膜厚
が厚い方が薄い場合より良好であるといえた。しかし、
膜厚が厚いものであっても薄いものより絶縁耐圧が良く
ないという予想外の場合もあった。
をすべく、その試料をエッチングしたところ、かかる試
料では、電極の段差の為に盛り上がっている盛り上がり
開始位置(図1のAの位置)と電極の角部(図1のB又
はCの位置)とを結ぶ領域におけるエッチング速度が他
の部分より異常に速いことを見いだした。素子製造に際
しては図6からも明かなように、絶縁膜3がエッチング
液に晒される工程があり、絶縁膜3がエッチング液に晒
された場合に上記した盛り上がり開始位置から電極の角
部に向かって選択的にエッチングされ、それが絶縁耐圧
を劣化させる大きな原因となっているのではないかと本
発明者は考えた。
るか否かは盛り上がり開始位置がどこにあるかに依存し
ているのではないかと考えた。そこで、本発明者は、別
途、盛り上がり開始位置を制御し得る成膜方法を開発
し、この方法を用いて盛り上がり開始位置を各種変化さ
せて実験を重ねたところ、60°≦θの場合であって
も、0.6≦Tn2/Tn1の関係にある場合には、絶縁耐
圧が著しく向上し、200nm以下の膜厚の一層構造で
あっても100V以上の絶縁耐圧が得られることを見い
出すことにより本発明をなすに至った。
に分説する。 (電気素子)本発明で対象とする電子素子は、少なくと
も表面が絶縁性である基体の該表面に、導電性の配線パ
ターンが形成されており、前記基体及び前記配線パター
ンの一部又は全部を覆って窒化珪素絶縁膜が形成されて
いる電気素子である。
素子、容量素子、発光素子、光センサー、太陽電池等が
あげられる。なお、基体は少なくとも表面が絶縁性であ
ればよく、それ自身が絶縁性である基体(例えば、ガラ
ス等のセラミック基板)をそのまま使用してもよいし、
導電性基体、半導体基板の表面上に絶縁膜(例えば、S
iO2膜、Si3N4等)を形成したものを使用してもよ
い。電気素子の種類により適宜選択すればよい。
合に特に有効であるが(請求項2)、多層構造とした場
合には絶縁耐圧はより一層向上し、その場合も本発明範
囲に含まれる。導電線の配線パターンとしては、その材
料は特に限定されないが、例えばCr,Al,Cu、そ
の他の金属あるいは合金が適宜用いられる。また、配線
パターンの線幅は、ゲート電極では10μm以下が好ま
しく、7μm以下がより好ましく、5μmが最も好まし
い。厚さは、100〜200nmが好ましい。この範囲
とするとTFTアレー上の配向膜表面の段差を少なくす
ることができ、LCDの表示性能の改善を図ることもで
きる。 (60°≦θ) 本発明では、配線パターンが基板表面となす接触角度θ
を60°以上とする。
して窒化珪素絶縁膜を被覆すれば、電極間の絶縁耐圧は
良好になるが、60°未満の接触角度を付けるためには
特殊なエッチング工程を必要とする。また、60°未満
の接触角度をつけた場合には電極の線幅あるいは厚さの
いずれかを必要以上に大きくとらざるを得なくなる。け
だし、電極あるいは配線の発熱等を防止するためには、
所定以上の断面積の確保が必要であるが、60°未満の
接触角度を付けた場合には削られた部分を補填するため
に線幅を広くするか、厚さを厚くせざるをえないからで
ある。
以上に大きくとることは素子の微細化の要請に反する。
特に、液晶の表示素子の駆動に用いられるTFTの場合
には、外部光が電極(配線)により遮蔽される面積を小
さくするために線幅を7μm以下とすることが望まれる
がその要請に反する。そのために60°以上とすること
が要請される。しかるに、前述した通り、60°以上に
なると絶縁特性の悪化が著しくなるという問題が生じ
る。本発明はまさにかかる問題を解決するものにほかな
らない。
ば、ウエットエッチング又はドライエッチングで異方性
エッチングを行えばよい。また、エッチングによっては
逆テーパ(θ≧90°)となることがあるが、本発明で
はかかる場合も含まれる。 (0.6≦Tn2/Tn1) 本発明では、窒化珪素絶縁膜が配線パターンの段差部の
為に盛り上がっている盛り上がり開始位置と配線パター
ンの上端部との間の水平距離(Tn2)と、窒化珪素膜の
膜厚Tn1との比を、0.6≦Tn2/Tn1とした点にも最
も大きな特徴がある。
は、配線パターン近傍を拡大して概念的に示したもので
ある。ただ、寸法が正確に描かれているわけではない。
ここで、窒化珪素絶縁膜25が配線パターン(ゲート電
極)9の段差部の為に盛り上がっている盛り上がり開始
位置は、図1においてAで示す位置である。一方、配線
パターン9の上端部は、図1においてBで示す位置であ
る。すなわち、配線パターン9の上面が基板5に向かっ
て下がり始める点である。Tn2は、盛り上がり開始位置
Aと配線パターン9の上面の下がり始める点Bとの水平
距離である。
は著しく向上する。0.6以上の場合になぜ絶縁特性が
向上するのかの明確な理由は不明であるが、以下の実施
例で述べる実験結果より確認されたものである。なお、
(Tn2/Tn1)のコントロールは、プラズマCVDによ
る成膜の場合には、RF電力と、ガスの組成、基板温度
を適宜変化させることにより行うことができる。従っ
て、予め実験等によりこれらの値を変量させその条件を
求めておけばよい。
系の原料ガスを用い、基板温度を略々250℃、RF電
力を400W以上、Arガスの含有量を25%以上とす
れば(Tn2/Tn1)を0.6以上とすることができる。
もちろん他のガス成分の影響もある。 (2≦Tn1/Tg) 本発明では、2≦Tn1/Tgとする。なお、Tn1/Tg≦
4が好ましい。
未満では、絶縁耐圧の向上が認められないからである。
なお、4を超えても単位当たりの絶縁耐圧の向上は飽和
するため、4以下が好ましい(請求項3)。逆に4を超
えると膜厚が厚くなり素子微細化の要請上好ましくな
い。 (絶縁膜膜厚)本発明において、絶縁膜の厚さは500
nm以下が好ましく、200〜400nmがより好まし
い。200nmという薄い場合であっても100V以上
の絶縁耐圧を示し得ることに大きな特徴がある。
なお、当然のことではあるが、本発明の範囲は以下の実
施例に限定されるものではない。 (実施例1)本例では、TFTを用いたアクティブマト
リクス液晶表示素子におけるTFTの多層金属配線の交
差部に本発明を適用した例を示す。
あり、図2及び図3に基づき説明する。ガラス基板(コ
ーニング#7059)5の表面に、ITOを成膜後、パ
ターニングを行い画素電極となる透明電極(ITO電
極)7を形成した。次いで、Cr膜を厚さ100nmで
成膜し、次いで、レジストの塗布・現像後、エッチング
により、線幅3μmのゲート配線10と、線幅5μmの
ゲート電極9を形成した。
グ又はドライエッチングの異方性をを制御することによ
り、基板5とゲート配線10あるいはゲート電極9との
角度を制御した。本例では、その角度をほぼ90°とし
た。次に、プラズマCVD法により窒化珪素絶縁膜を基
板5及びゲート電極9、ゲート配線10を覆うように形
成した。この窒化珪素絶縁膜は、TFTのゲート絶縁膜
及び層間絶縁膜となる。
の通りとした。 成膜装置:アネルバ社製平行平板型インラインタイプ 導入ガス(sccm) SiH4: 50 NH3 :150 N2 :500 Ar :500 圧力:150Pa 基板温度:250℃ RF電力:700W 励起周波数:13.56MHz 膜厚:300nm 次いで、不純物を添加しないアモルファスシリコンより
なる半導体層(i:a−Si層)を約100nmの厚さ
に常法により成膜し、続いて同一チャンバー内でオーミ
ックコンタクト層としてPを添加したアモルファスシリ
コン層(n+:a−Si層)を約20nm積層した。
のみを残し、他の部分のアモルファスシリコン膜をウエ
ットエッチングにより除去した。エッチング液はHFを
含むエッチャントにより行った。この時アモルファスシ
リコン膜を除去することによって露出した窒化珪素膜表
面はオーバーエッチングの時間、エッチング液に晒され
ており、わずかにエッチングされる。
7にコンタクトホールを形成した。このコンタクトホー
ルはドライエッチングにより形成した。次に、Cr膜を
300nm成膜し、パターニングによりソース電極11
及びソース配線12並びにドレイン電極13及びドレイ
ン配線18を形成した。なお、本例では、図2に示すよ
うに、ソース配線12はゲート配線10上を横切るよう
に設計した。また、透明電極(ITO)7上の適宜の位
置に設けたコンタクトホールを介してドレイン配線18
と透明電極7とを接続した。なお、このTFTのチャネ
ル長は、7μmとし、チャネル幅は12μmとした。
FT素子につき、次の項目の測定を行い各種特性の評価
を行った。
置は断面TEMにより観察した。本実施例では、Tn2/
Tn1=1.0であった。 (絶縁耐圧)絶縁耐圧の測定は、ゲート電極とドレイン
電極との間に電圧を負荷することにより行った。装置は
ヒューレットパッカード社製の#4142Bを用いた。
絶縁耐圧は、243Vであった。
ス配線を除去することにより絶縁膜を露出させた後、絶
縁膜のエッチングを行った。エッチング液としてバッフ
ァードフッ酸液(NH4F40%溶液:HF48%溶液
=10:1)を用い、エッチング量がどの程度で絶縁膜
に亀裂が生じるのかを調べた。
絶縁膜に亀裂が生じた。 (他の特性) ・しきい値 1.0V ・オン電流 1.5×10-6A ・オフ電流 1.0×10-15A
させて実験を行った。他の点は実施例1と同様とした。
実験条件を表1に示す。また評価結果も併せて表1に示
す。
あり、No.1,No.2が比較例である。
上になると絶縁耐圧は急激に向上していることがわか
る。また、各試料につき実施例1と同様にエッチング特
性を評価した。結果を図4に示す。図4から明かなよう
に、Tn2/Tn1が0.6を境として絶縁膜に亀裂を生じ
るエッチング量が急激に増加し、エッチング特性が向上
することがわかる。
た。θを、0°,60°,90°,100°と変化させ
た。なお、θ=0°とは、基板上にCr膜を堆積し、パ
ターニングすることなく、Cr膜上にそのまま絶縁膜を
堆積したものである。θ=100°のものは逆テーパ形
状となっているものである。
o.3に示す条件を用いた。ただ、本例では、Cr膜の
膜厚を100nm、絶縁膜の膜厚を200nmとした。
その結果を表2に示す。なお、Tn1/Tn2はほぼ0.6
であった。
トな面に形成した場合(θ=0°の場合)とほとんど変
わらない絶縁耐圧を持たすことがことができるという驚
くべき結果が得られた。
みと絶縁膜の厚みとの比が絶縁耐圧に与える関係を調べ
た。成膜条件は表1のNo.3に示す条件を用いた。結
果を表3に示す。
急激に上昇する。なお、Tn1/Tgが4を超えると絶縁
耐圧の向上は飽和傾向を示していることがわかる。
て調べた。実験は、Tn1/Tgがほほぼ2.5となるよ
うにCrの膜厚と絶縁膜の膜厚とを表4に示すように変
化させて行った。成膜条件は、表1におけるNo.3の
条件を用いた。Tn2/Tn1はほぼ0.65であった。
であったも100V以上の絶縁耐圧を示しており、素子
の微細化に極めて有効であることがわかる。また、ゲー
ト絶縁膜を薄くできることにともない、応答速度の速い
素子の実現が可能となる。
高いため、単層構造であっても十分高い絶縁耐圧が得ら
れる。また、製造工程、特にレジスト工程での不良発生
率が低減し、高い歩留まりで製造することができる。
る。
ある。
n1との関係を示すグラフである。
Claims (6)
- 【請求項1】 少なくとも表面が絶縁性である基体の該
表面に、導電性の配線パターンが形成されており、前記
基体及び前記配線パターンの一部又は全部を覆って絶縁
層が形成されている電気素子において、 前記絶縁層は窒化珪素絶縁膜よりなり、 前記配線パターンの前記基体との接触角度θは60°≦
θであり、前記窒化珪素絶縁膜の膜厚(Tn1)と前記配
線パターンの膜厚(Tg)との比(Tn1/Tg)は2≦T
n1/Tgであり、 前記窒化珪素絶縁膜が前記配線パターンの段差部の為に
盛り上がっている盛り上がり開始位置と、前記配線パタ
ーンの上端部との水平距離(Tn2)は0.6≦Tn2/T
n1の関係にあることを特徴とする電子素子。 - 【請求項2】 前記絶縁層は前記窒化珪素絶縁膜単層か
らなることを特徴とする請求項1記載の電子素子。 - 【請求項3】 Tn1/Tg≦4であることを特徴とする
請求項1または2記載の電子素子。 - 【請求項4】 前記窒化珪素膜の膜厚は200nm〜4
00nmであることを特徴とする請求項1ないし3のい
ずれか1項記載の電子素子。 - 【請求項5】 前記電子素子は、逆スタガ型の薄膜トラ
ンジスタであり、前記配線パターンはゲート配線であ
り、前記窒化珪素絶縁膜はゲート絶縁膜であることを特
徴とする請求項1ないし4のいずれか1項記載の電子素
子。 - 【請求項6】 前記窒化珪素絶縁膜は、CVD法により
形成された膜であることを特徴とする請求項1ないし5
のいずれか1項記載の電子素子。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3576794A JP2662180B2 (ja) | 1994-03-07 | 1994-03-07 | 電子素子 |
TW083105896A TW319892B (ja) | 1993-07-14 | 1994-06-29 | |
TW085116146A TW384515B (en) | 1993-07-14 | 1994-06-29 | Electronic device and its manufacturing method |
KR1019940016727A KR0156557B1 (ko) | 1993-07-14 | 1994-07-12 | 전자소자 및 그 제조방법 |
US08/437,606 US5550091A (en) | 1993-07-14 | 1995-05-09 | Method of sputtering a silicon nitride film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3576794A JP2662180B2 (ja) | 1994-03-07 | 1994-03-07 | 電子素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07245408A JPH07245408A (ja) | 1995-09-19 |
JP2662180B2 true JP2662180B2 (ja) | 1997-10-08 |
Family
ID=12451023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3576794A Expired - Fee Related JP2662180B2 (ja) | 1993-07-14 | 1994-03-07 | 電子素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2662180B2 (ja) |
-
1994
- 1994-03-07 JP JP3576794A patent/JP2662180B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
Title |
---|
「超LSIプロセスデータハンドブック」(昭57−4−15)サイエンスフォーラム社 P.307 |
伊藤隆司、石川元、中村宏昭「電子材料シリーズVLSIの薄膜技術」(昭61−9−30)丸善 P.233−234 |
Also Published As
Publication number | Publication date |
---|---|
JPH07245408A (ja) | 1995-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6235559B1 (en) | Thin film transistor with carbonaceous gate dielectric | |
US6740599B2 (en) | Method of fabricating contact holes in a semiconductor device | |
US6190951B1 (en) | Method for manufacturing a liquid crystal display apparatus | |
US5153142A (en) | Method for fabricating an indium tin oxide electrode for a thin film transistor | |
KR950008931B1 (ko) | 표시패널의 제조방법 | |
KR0156557B1 (ko) | 전자소자 및 그 제조방법 | |
US6399428B2 (en) | Liquid crystal display and manufacturing process of thin film transistor used therein | |
TW564489B (en) | Method for improving contact hole patterning | |
KR0154817B1 (ko) | 액정 표시 장치용 박막 트랜지스터 및 그 제조 방법 | |
JP2752582B2 (ja) | 電子素子及びその製造方法 | |
JP2662180B2 (ja) | 電子素子 | |
JPH1082997A (ja) | アクティブマトリクス液晶表示装置の製造方法及びアクティブマトリクス液晶表示装置 | |
KR100596468B1 (ko) | 박막트랜지스터의 게이트전극 및 그 제조방법 | |
JPH11233780A (ja) | 半導体素子の製造方法と液晶表示パネル | |
JPS63164A (ja) | 薄膜トランジスタの製造方法 | |
JPH09232585A (ja) | 陽極酸化膜を有する電子デバイス、および陽極酸化膜のエッ チング方法 | |
JP3245612B2 (ja) | 多層配線板の製造方法 | |
JPH06208977A (ja) | ドライエッチング方法 | |
JPH08297299A (ja) | 薄膜トランジスタとこれを用いた液晶表示装置 | |
JPH11214702A (ja) | 半導体装置およびその製造方法 | |
KR970005952B1 (ko) | 박막트랜지스터의 제조방법 | |
JPH06326309A (ja) | 薄膜トランジスタ素子の製造方法 | |
CN113192974A (zh) | 阵列基板及其制作方法、显示面板 | |
JPH05188394A (ja) | 液晶表示装置用アレイ基板の製造方法 | |
KR100873069B1 (ko) | 크롬 식각용 에천트 및 이를 이용한 이중 금속 박막패터닝 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20090613 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20100613 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20100613 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20110613 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 15 Free format text: PAYMENT UNTIL: 20120613 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 16 Free format text: PAYMENT UNTIL: 20130613 |
|
LAPS | Cancellation because of no payment of annual fees |