JP2662180B2 - 電子素子 - Google Patents
電子素子Info
- Publication number
- JP2662180B2 JP2662180B2 JP3576794A JP3576794A JP2662180B2 JP 2662180 B2 JP2662180 B2 JP 2662180B2 JP 3576794 A JP3576794 A JP 3576794A JP 3576794 A JP3576794 A JP 3576794A JP 2662180 B2 JP2662180 B2 JP 2662180B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- wiring pattern
- silicon nitride
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電子素子に係り、より
詳細には、絶縁性基体の表面に配線パターンが形成され
ており、その表面を覆って窒化珪素絶縁膜が形成されて
いる電子素子に関する。
詳細には、絶縁性基体の表面に配線パターンが形成され
ており、その表面を覆って窒化珪素絶縁膜が形成されて
いる電子素子に関する。
【０００２】
【関連する技術】電子素子として図５に示すようなアク
ティブマトリクス液晶表示素子の駆動に用いられる薄膜
トランジスタ（以下『ＴＦＴ』という。）を例にとり関
連する技術を説明する。図６は図５の−’断面図で
あり、ＴＦＴアレー部が概念的に示されている。なお、
図６は概念的に書かれたものであり、その寸法等は実際
の素子とは全く異なっている。
ティブマトリクス液晶表示素子の駆動に用いられる薄膜
トランジスタ（以下『ＴＦＴ』という。）を例にとり関
連する技術を説明する。図６は図５の−’断面図で
あり、ＴＦＴアレー部が概念的に示されている。なお、
図６は概念的に書かれたものであり、その寸法等は実際
の素子とは全く異なっている。
【０００３】図６において、９は、基板５上にパターニ
ングされたゲート電極（配線パターン）であり、１０は
ゲート配線（配線パターン）である。３が絶縁膜であ
り、そのうち３ａがゲート絶縁膜、３ｂが配線交差部の
層間絶縁膜である。１１はソース電極、１２はソース配
線、１３はドレイン電極である。このゲート絶縁膜３ａ
やＴＦＴアレーの多層金属配線の交差部の絶縁膜３ｂと
して窒化珪素薄膜が多用されている。
ングされたゲート電極（配線パターン）であり、１０は
ゲート配線（配線パターン）である。３が絶縁膜であ
り、そのうち３ａがゲート絶縁膜、３ｂが配線交差部の
層間絶縁膜である。１１はソース電極、１２はソース配
線、１３はドレイン電極である。このゲート絶縁膜３ａ
やＴＦＴアレーの多層金属配線の交差部の絶縁膜３ｂと
して窒化珪素薄膜が多用されている。
【０００４】この窒化珪素薄膜の組成としては、珪素：
窒素の原子比が約３：４であり、膜質安定化のために水
素が微量含まれているものが好ましいとされている。こ
のような絶縁膜は主にプラズマＣＶＤ法（化学気相堆積
法）で成膜されている。通常原料ガスとして、シラン−
窒素系、シラン−アンモニア−窒素系、シラン−アンモ
ニア−水素系、シラン−窒素−水素系、さらにはシラン
−アンモニア−窒素−水素系が用いられる。
窒素の原子比が約３：４であり、膜質安定化のために水
素が微量含まれているものが好ましいとされている。こ
のような絶縁膜は主にプラズマＣＶＤ法（化学気相堆積
法）で成膜されている。通常原料ガスとして、シラン−
窒素系、シラン−アンモニア−窒素系、シラン−アンモ
ニア−水素系、シラン−窒素−水素系、さらにはシラン
−アンモニア−窒素−水素系が用いられる。
【０００５】しかるに、このような窒化珪素絶縁膜をゲ
ート絶縁膜３ａや多層配線の交差部の層間絶縁膜３ｂと
して用いたＴＦＴに代表される電子素子では、ゲート電
極９、ゲート配線１０と、絶縁膜を介して形成されてい
る配線（ソース配線１２、ソース電極１１等）との間で
電気的短絡が生ずる場合がある。特に、高集積度あるい
は大面積基板においてはかかる短絡の確率は非常に高
い。かかる短絡は、最終製品の使用中において、あるい
は製造過程において生じる。最終製品の場合にあっては
製品の信頼性の低下を招くという欠点がある。また、製
造工程の場合にあっては歩留まりの低下を招くという欠
点がある。例えば、ソース配線１２等を形成後、コンタ
クトホール形成等のためにフォトレジスト工程が行われ
るが、その工程中にソース配線１２と、ゲート配線１０
あるいはゲート電極９との間で絶縁破壊が生じることが
ある。
ート絶縁膜３ａや多層配線の交差部の層間絶縁膜３ｂと
して用いたＴＦＴに代表される電子素子では、ゲート電
極９、ゲート配線１０と、絶縁膜を介して形成されてい
る配線（ソース配線１２、ソース電極１１等）との間で
電気的短絡が生ずる場合がある。特に、高集積度あるい
は大面積基板においてはかかる短絡の確率は非常に高
い。かかる短絡は、最終製品の使用中において、あるい
は製造過程において生じる。最終製品の場合にあっては
製品の信頼性の低下を招くという欠点がある。また、製
造工程の場合にあっては歩留まりの低下を招くという欠
点がある。例えば、ソース配線１２等を形成後、コンタ
クトホール形成等のためにフォトレジスト工程が行われ
るが、その工程中にソース配線１２と、ゲート配線１０
あるいはゲート電極９との間で絶縁破壊が生じることが
ある。
【０００６】この欠点は絶縁膜中にピンホールが存在す
ることに起因するとの考えに基づき特開昭５８−１９０
０４２号公報では、ノンドープのアモルファスシリコン
層１５をゲート配線１０とソース配線１２との交差部に
積層するいわゆる多層絶縁膜構造を採用することにより
上記欠点の解決を図ろうとしている。しかし、この技術
はそもそも絶縁層は一層構造ではなく、多層絶縁膜構造
であることを必須としている以上、製造工程が複雑にな
ることは避け難い。
ることに起因するとの考えに基づき特開昭５８−１９０
０４２号公報では、ノンドープのアモルファスシリコン
層１５をゲート配線１０とソース配線１２との交差部に
積層するいわゆる多層絶縁膜構造を採用することにより
上記欠点の解決を図ろうとしている。しかし、この技術
はそもそも絶縁層は一層構造ではなく、多層絶縁膜構造
であることを必須としている以上、製造工程が複雑にな
ることは避け難い。
【０００７】そこで、一層絶縁層構造であっても絶縁特
性に優れ、しかも容易に製造可能なＴＦＴに代表される
電子素子が望まれる。
性に優れ、しかも容易に製造可能なＴＦＴに代表される
電子素子が望まれる。
【０００８】特に、現在、電子素子は過酷な環境下で使
用される頻度が高いため、絶縁膜の絶縁耐圧を１００Ｖ
以上保有せしめることが望まれる。また、電子素子の微
細化という観点から絶縁膜の膜厚として５００ｎｍ以
下、好ましくは２００ｎｍ〜４００ｎｍに抑えることが
望まれている。従って、２００ｎｍ程度の薄い膜厚であ
っても１００Ｖ以上の絶縁耐圧を有する絶縁膜を有する
素子が望まれる。現在かかる要請に応じることができる
電気素子は開発されていない。
用される頻度が高いため、絶縁膜の絶縁耐圧を１００Ｖ
以上保有せしめることが望まれる。また、電子素子の微
細化という観点から絶縁膜の膜厚として５００ｎｍ以
下、好ましくは２００ｎｍ〜４００ｎｍに抑えることが
望まれている。従って、２００ｎｍ程度の薄い膜厚であ
っても１００Ｖ以上の絶縁耐圧を有する絶縁膜を有する
素子が望まれる。現在かかる要請に応じることができる
電気素子は開発されていない。
【０００９】
【発明が解決しようとする課題】本発明は、絶縁耐圧が
従来よりも極めて良好である電子素子を提供することを
目的とする。また、２００ｎｍ程度の一層絶縁膜構造で
あっても絶縁耐圧が１００Ｖ以上であり、しかも製造が
容易な電子素子を提供することを目的とする。
従来よりも極めて良好である電子素子を提供することを
目的とする。また、２００ｎｍ程度の一層絶縁膜構造で
あっても絶縁耐圧が１００Ｖ以上であり、しかも製造が
容易な電子素子を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記課題を解決するため
の本発明の電子素子は、少なくとも表面が絶縁性である
基体の該表面に、導電性の配線パターンが形成されてお
り、前記基体及び前記配線パターンの一部又は全部を覆
って絶縁層が形成されている電気素子において、前記絶
縁層は窒化珪素絶縁膜よりなり、前記配線パターンの前
記基体との接触角度θは６０°≦θであり、前記窒化珪
素絶縁膜の膜（Ｔn1）と前記配線パターンの膜厚
（Ｔg）との比（Ｔn1／Ｔg）は２≦Ｔn1／Ｔgであり、
前記窒化珪素絶縁膜が前記配線パターンの段差部の為に
盛り上がっている盛り上がり開始位置と前記配線パター
ンの上端部との水平距離（Ｔn2）は０．６≦Ｔ n2／Ｔn1
の関係にあることを特徴とする。
の本発明の電子素子は、少なくとも表面が絶縁性である
基体の該表面に、導電性の配線パターンが形成されてお
り、前記基体及び前記配線パターンの一部又は全部を覆
って絶縁層が形成されている電気素子において、前記絶
縁層は窒化珪素絶縁膜よりなり、前記配線パターンの前
記基体との接触角度θは６０°≦θであり、前記窒化珪
素絶縁膜の膜（Ｔn1）と前記配線パターンの膜厚
（Ｔg）との比（Ｔn1／Ｔg）は２≦Ｔn1／Ｔgであり、
前記窒化珪素絶縁膜が前記配線パターンの段差部の為に
盛り上がっている盛り上がり開始位置と前記配線パター
ンの上端部との水平距離（Ｔn2）は０．６≦Ｔ n2／Ｔn1
の関係にあることを特徴とする。
【００１１】
【作用】以下に、本発明の作用を、本発明をなすに際し
て得た知見等とともに説明する。本発明者は、従来の電
子素子の基本的見直しを行った。電子素子の耐圧を劣化
させる原因には数多くのものが考えられる。例えば、窒
化珪素絶縁膜の膜厚、膜質等である。
て得た知見等とともに説明する。本発明者は、従来の電
子素子の基本的見直しを行った。電子素子の耐圧を劣化
させる原因には数多くのものが考えられる。例えば、窒
化珪素絶縁膜の膜厚、膜質等である。
【００１２】 本発明者は、まず、窒化珪素絶縁膜の膜
質が大きな原因となっているのではないかと考えた。そ
の一つとして特開昭５８−１９００４２号公報では絶縁
膜中のピンホールをあげているわけであるが、かかるピ
ンホールが絶縁特性を悪化させている唯一の原因である
かどうかの確認を行った。そのため、ピンホールを低減
せしめた窒化膜の形成を行った。すなわち、プラズマＣ
ＶＤ法を用い、基板温度、ＲＦ電力、原料ガスの組成等
を制御して窒化珪素絶縁膜の形成を行い、ピンホールの
有無を確認し、ほとんどピンホールのない窒化珪素絶縁
膜を形成した。しかるに、このようにして形成したピン
ホールのほとんどない窒化珪素絶縁膜であっても、必ず
しも十分な絶縁特性の確保を行うことができないことが
わかった。
質が大きな原因となっているのではないかと考えた。そ
の一つとして特開昭５８−１９００４２号公報では絶縁
膜中のピンホールをあげているわけであるが、かかるピ
ンホールが絶縁特性を悪化させている唯一の原因である
かどうかの確認を行った。そのため、ピンホールを低減
せしめた窒化膜の形成を行った。すなわち、プラズマＣ
ＶＤ法を用い、基板温度、ＲＦ電力、原料ガスの組成等
を制御して窒化珪素絶縁膜の形成を行い、ピンホールの
有無を確認し、ほとんどピンホールのない窒化珪素絶縁
膜を形成した。しかるに、このようにして形成したピン
ホールのほとんどない窒化珪素絶縁膜であっても、必ず
しも十分な絶縁特性の確保を行うことができないことが
わかった。
【００１３】そこで、さらに実験を重ね、どのような場
合に耐圧が劣化するかの調査を行った。調査の結果、配
線パターンが基板とのなす角度（接触角度：図１のθ）
が一つの要素となっていることを見い出した。すなわ
ち、例えば、液晶表示素子の駆動に用いられるＴＦＴの
ゲート配線の場合、接触角度θが６０°未満の場合には
比較的リーク特性は良好であるが、θが６０°以上にな
ると絶縁耐圧が劣化する確率が急激に高くなる事実を突
き止めた。ただ、θが６０°以上の場合であっても絶縁
特性が悪くないものもあるため、その原因がどこにある
かを探求すべく、θを６０°以上として各種実験を行っ
た。
合に耐圧が劣化するかの調査を行った。調査の結果、配
線パターンが基板とのなす角度（接触角度：図１のθ）
が一つの要素となっていることを見い出した。すなわ
ち、例えば、液晶表示素子の駆動に用いられるＴＦＴの
ゲート配線の場合、接触角度θが６０°未満の場合には
比較的リーク特性は良好であるが、θが６０°以上にな
ると絶縁耐圧が劣化する確率が急激に高くなる事実を突
き止めた。ただ、θが６０°以上の場合であっても絶縁
特性が悪くないものもあるため、その原因がどこにある
かを探求すべく、θを６０°以上として各種実験を行っ
た。
【００１４】その際まず、絶縁膜の膜厚の影響を調べる
べく絶縁膜の膜厚を変化させて絶縁耐圧の測定を行っ
た。常識的に考えるならば、ピンホールのない絶縁膜に
おいては、膜厚が厚い方が薄い場合より良好であるとい
える。数多くの実験試料を統計的にみると、確かに膜厚
が厚い方が薄い場合より良好であるといえた。しかし、
膜厚が厚いものであっても薄いものより絶縁耐圧が良く
ないという予想外の場合もあった。
べく絶縁膜の膜厚を変化させて絶縁耐圧の測定を行っ
た。常識的に考えるならば、ピンホールのない絶縁膜に
おいては、膜厚が厚い方が薄い場合より良好であるとい
える。数多くの実験試料を統計的にみると、確かに膜厚
が厚い方が薄い場合より良好であるといえた。しかし、
膜厚が厚いものであっても薄いものより絶縁耐圧が良く
ないという予想外の場合もあった。
【００１５】そこで、絶縁耐圧の悪かった試料の見直し
をすべく、その試料をエッチングしたところ、かかる試
料では、電極の段差の為に盛り上がっている盛り上がり
開始位置（図１のＡの位置）と電極の角部（図１のＢ又
はＣの位置）とを結ぶ領域におけるエッチング速度が他
の部分より異常に速いことを見いだした。素子製造に際
しては図６からも明かなように、絶縁膜３がエッチング
液に晒される工程があり、絶縁膜３がエッチング液に晒
された場合に上記した盛り上がり開始位置から電極の角
部に向かって選択的にエッチングされ、それが絶縁耐圧
を劣化させる大きな原因となっているのではないかと本
発明者は考えた。
をすべく、その試料をエッチングしたところ、かかる試
料では、電極の段差の為に盛り上がっている盛り上がり
開始位置（図１のＡの位置）と電極の角部（図１のＢ又
はＣの位置）とを結ぶ領域におけるエッチング速度が他
の部分より異常に速いことを見いだした。素子製造に際
しては図６からも明かなように、絶縁膜３がエッチング
液に晒される工程があり、絶縁膜３がエッチング液に晒
された場合に上記した盛り上がり開始位置から電極の角
部に向かって選択的にエッチングされ、それが絶縁耐圧
を劣化させる大きな原因となっているのではないかと本
発明者は考えた。
【００１６】 かかるエッチングされやすい領域が生じ
るか否かは盛り上がり開始位置がどこにあるかに依存し
ているのではないかと考えた。そこで、本発明者は、別
途、盛り上がり開始位置を制御し得る成膜方法を開発
し、この方法を用いて盛り上がり開始位置を各種変化さ
せて実験を重ねたところ、６０°≦θの場合であって
も、０．６≦Ｔn2／Ｔn1の関係にある場合には、絶縁耐
圧が著しく向上し、２００ｎｍ以下の膜厚の一層構造で
あっても１００Ｖ以上の絶縁耐圧が得られることを見い
出すことにより本発明をなすに至った。
るか否かは盛り上がり開始位置がどこにあるかに依存し
ているのではないかと考えた。そこで、本発明者は、別
途、盛り上がり開始位置を制御し得る成膜方法を開発
し、この方法を用いて盛り上がり開始位置を各種変化さ
せて実験を重ねたところ、６０°≦θの場合であって
も、０．６≦Ｔn2／Ｔn1の関係にある場合には、絶縁耐
圧が著しく向上し、２００ｎｍ以下の膜厚の一層構造で
あっても１００Ｖ以上の絶縁耐圧が得られることを見い
出すことにより本発明をなすに至った。
【００１７】
【実施態様例】以下に本発明の構成を実施態様例ととも
に分説する。 （電気素子）本発明で対象とする電子素子は、少なくと
も表面が絶縁性である基体の該表面に、導電性の配線パ
ターンが形成されており、前記基体及び前記配線パター
ンの一部又は全部を覆って窒化珪素絶縁膜が形成されて
いる電気素子である。
に分説する。 （電気素子）本発明で対象とする電子素子は、少なくと
も表面が絶縁性である基体の該表面に、導電性の配線パ
ターンが形成されており、前記基体及び前記配線パター
ンの一部又は全部を覆って窒化珪素絶縁膜が形成されて
いる電気素子である。
【００１８】かかる電気素子としては、例えば、ＴＦＴ
素子、容量素子、発光素子、光センサー、太陽電池等が
あげられる。なお、基体は少なくとも表面が絶縁性であ
ればよく、それ自身が絶縁性である基体（例えば、ガラ
ス等のセラミック基板）をそのまま使用してもよいし、
導電性基体、半導体基板の表面上に絶縁膜（例えば、Ｓ
ｉＯ2膜、Ｓｉ3Ｎ4等）を形成したものを使用してもよ
い。電気素子の種類により適宜選択すればよい。
素子、容量素子、発光素子、光センサー、太陽電池等が
あげられる。なお、基体は少なくとも表面が絶縁性であ
ればよく、それ自身が絶縁性である基体（例えば、ガラ
ス等のセラミック基板）をそのまま使用してもよいし、
導電性基体、半導体基板の表面上に絶縁膜（例えば、Ｓ
ｉＯ2膜、Ｓｉ3Ｎ4等）を形成したものを使用してもよ
い。電気素子の種類により適宜選択すればよい。
【００１９】また、本発明は、絶縁膜層が一層構造の場
合に特に有効であるが（請求項２）、多層構造とした場
合には絶縁耐圧はより一層向上し、その場合も本発明範
囲に含まれる。導電線の配線パターンとしては、その材
料は特に限定されないが、例えばＣｒ，Ａｌ，Ｃｕ、そ
の他の金属あるいは合金が適宜用いられる。また、配線
パターンの線幅は、ゲート電極では１０μｍ以下が好ま
しく、７μｍ以下がより好ましく、５μｍが最も好まし
い。厚さは、１００〜２００ｎｍが好ましい。この範囲
とするとＴＦＴアレー上の配向膜表面の段差を少なくす
ることができ、ＬＣＤの表示性能の改善を図ることもで
きる。 （６０°≦θ） 本発明では、配線パターンが基板表面となす接触角度θ
を６０°以上とする。
合に特に有効であるが（請求項２）、多層構造とした場
合には絶縁耐圧はより一層向上し、その場合も本発明範
囲に含まれる。導電線の配線パターンとしては、その材
料は特に限定されないが、例えばＣｒ，Ａｌ，Ｃｕ、そ
の他の金属あるいは合金が適宜用いられる。また、配線
パターンの線幅は、ゲート電極では１０μｍ以下が好ま
しく、７μｍ以下がより好ましく、５μｍが最も好まし
い。厚さは、１００〜２００ｎｍが好ましい。この範囲
とするとＴＦＴアレー上の配向膜表面の段差を少なくす
ることができ、ＬＣＤの表示性能の改善を図ることもで
きる。 （６０°≦θ） 本発明では、配線パターンが基板表面となす接触角度θ
を６０°以上とする。
【００２０】 配線パターンの接触角度を６０°未満と
して窒化珪素絶縁膜を被覆すれば、電極間の絶縁耐圧は
良好になるが、６０°未満の接触角度を付けるためには
特殊なエッチング工程を必要とする。また、６０°未満
の接触角度をつけた場合には電極の線幅あるいは厚さの
いずれかを必要以上に大きくとらざるを得なくなる。け
だし、電極あるいは配線の発熱等を防止するためには、
所定以上の断面積の確保が必要であるが、６０°未満の
接触角度を付けた場合には削られた部分を補填するため
に線幅を広くするか、厚さを厚くせざるをえないからで
ある。
して窒化珪素絶縁膜を被覆すれば、電極間の絶縁耐圧は
良好になるが、６０°未満の接触角度を付けるためには
特殊なエッチング工程を必要とする。また、６０°未満
の接触角度をつけた場合には電極の線幅あるいは厚さの
いずれかを必要以上に大きくとらざるを得なくなる。け
だし、電極あるいは配線の発熱等を防止するためには、
所定以上の断面積の確保が必要であるが、６０°未満の
接触角度を付けた場合には削られた部分を補填するため
に線幅を広くするか、厚さを厚くせざるをえないからで
ある。
【００２１】電極の線幅あるいは厚さのいずれかを必要
以上に大きくとることは素子の微細化の要請に反する。
特に、液晶の表示素子の駆動に用いられるＴＦＴの場合
には、外部光が電極（配線）により遮蔽される面積を小
さくするために線幅を７μｍ以下とすることが望まれる
がその要請に反する。そのために６０°以上とすること
が要請される。しかるに、前述した通り、６０°以上に
なると絶縁特性の悪化が著しくなるという問題が生じ
る。本発明はまさにかかる問題を解決するものにほかな
らない。
以上に大きくとることは素子の微細化の要請に反する。
特に、液晶の表示素子の駆動に用いられるＴＦＴの場合
には、外部光が電極（配線）により遮蔽される面積を小
さくするために線幅を７μｍ以下とすることが望まれる
がその要請に反する。そのために６０°以上とすること
が要請される。しかるに、前述した通り、６０°以上に
なると絶縁特性の悪化が著しくなるという問題が生じ
る。本発明はまさにかかる問題を解決するものにほかな
らない。
【００２２】なお、６０°以上に制御するのは、例え
ば、ウエットエッチング又はドライエッチングで異方性
エッチングを行えばよい。また、エッチングによっては
逆テーパ（θ≧９０°）となることがあるが、本発明で
はかかる場合も含まれる。 （０．６≦Ｔn2／Ｔn1） 本発明では、窒化珪素絶縁膜が配線パターンの段差部の
為に盛り上がっている盛り上がり開始位置と配線パター
ンの上端部との間の水平距離（Ｔn2）と、窒化珪素膜の
膜厚Ｔn1との比を、０．６≦Ｔn2／Ｔn1とした点にも最
も大きな特徴がある。
ば、ウエットエッチング又はドライエッチングで異方性
エッチングを行えばよい。また、エッチングによっては
逆テーパ（θ≧９０°）となることがあるが、本発明で
はかかる場合も含まれる。 （０．６≦Ｔn2／Ｔn1） 本発明では、窒化珪素絶縁膜が配線パターンの段差部の
為に盛り上がっている盛り上がり開始位置と配線パター
ンの上端部との間の水平距離（Ｔn2）と、窒化珪素膜の
膜厚Ｔn1との比を、０．６≦Ｔn2／Ｔn1とした点にも最
も大きな特徴がある。
【００２３】図１に基づいてこの点を説明する。図１
は、配線パターン近傍を拡大して概念的に示したもので
ある。ただ、寸法が正確に描かれているわけではない。
ここで、窒化珪素絶縁膜２５が配線パターン（ゲート電
極）９の段差部の為に盛り上がっている盛り上がり開始
位置は、図１においてＡで示す位置である。一方、配線
パターン９の上端部は、図１においてＢで示す位置であ
る。すなわち、配線パターン９の上面が基板５に向かっ
て下がり始める点である。Ｔn2は、盛り上がり開始位置
Ａと配線パターン９の上面の下がり始める点Ｂとの水平
距離である。
は、配線パターン近傍を拡大して概念的に示したもので
ある。ただ、寸法が正確に描かれているわけではない。
ここで、窒化珪素絶縁膜２５が配線パターン（ゲート電
極）９の段差部の為に盛り上がっている盛り上がり開始
位置は、図１においてＡで示す位置である。一方、配線
パターン９の上端部は、図１においてＢで示す位置であ
る。すなわち、配線パターン９の上面が基板５に向かっ
て下がり始める点である。Ｔn2は、盛り上がり開始位置
Ａと配線パターン９の上面の下がり始める点Ｂとの水平
距離である。
【００２４】Ｔn2／Ｔn1を０．６以上とすれば絶縁特性
は著しく向上する。０．６以上の場合になぜ絶縁特性が
向上するのかの明確な理由は不明であるが、以下の実施
例で述べる実験結果より確認されたものである。なお、
（Ｔn2／Ｔn1）のコントロールは、プラズマＣＶＤによ
る成膜の場合には、ＲＦ電力と、ガスの組成、基板温度
を適宜変化させることにより行うことができる。従っ
て、予め実験等によりこれらの値を変量させその条件を
求めておけばよい。
は著しく向上する。０．６以上の場合になぜ絶縁特性が
向上するのかの明確な理由は不明であるが、以下の実施
例で述べる実験結果より確認されたものである。なお、
（Ｔn2／Ｔn1）のコントロールは、プラズマＣＶＤによ
る成膜の場合には、ＲＦ電力と、ガスの組成、基板温度
を適宜変化させることにより行うことができる。従っ
て、予め実験等によりこれらの値を変量させその条件を
求めておけばよい。
【００２５】例えば、シラン−アンモニア−Ａｒ−Ｎ2
系の原料ガスを用い、基板温度を略々２５０℃、ＲＦ電
力を４００Ｗ以上、Ａｒガスの含有量を２５％以上とす
れば（Ｔn2／Ｔn1）を０．６以上とすることができる。
もちろん他のガス成分の影響もある。 （２≦Ｔn1／Ｔg） 本発明では、２≦Ｔn1／Ｔgとする。なお、Ｔn1／Ｔg≦
４が好ましい。
系の原料ガスを用い、基板温度を略々２５０℃、ＲＦ電
力を４００Ｗ以上、Ａｒガスの含有量を２５％以上とす
れば（Ｔn2／Ｔn1）を０．６以上とすることができる。
もちろん他のガス成分の影響もある。 （２≦Ｔn1／Ｔg） 本発明では、２≦Ｔn1／Ｔgとする。なお、Ｔn1／Ｔg≦
４が好ましい。
【００２６】２≦Ｔn1／Ｔgとしたのは、Ｔn1／Ｔgが２
未満では、絶縁耐圧の向上が認められないからである。
なお、４を超えても単位当たりの絶縁耐圧の向上は飽和
するため、４以下が好ましい（請求項３）。逆に４を超
えると膜厚が厚くなり素子微細化の要請上好ましくな
い。 （絶縁膜膜厚）本発明において、絶縁膜の厚さは５００
ｎｍ以下が好ましく、２００〜４００ｎｍがより好まし
い。２００ｎｍという薄い場合であっても１００Ｖ以上
の絶縁耐圧を示し得ることに大きな特徴がある。
未満では、絶縁耐圧の向上が認められないからである。
なお、４を超えても単位当たりの絶縁耐圧の向上は飽和
するため、４以下が好ましい（請求項３）。逆に４を超
えると膜厚が厚くなり素子微細化の要請上好ましくな
い。 （絶縁膜膜厚）本発明において、絶縁膜の厚さは５００
ｎｍ以下が好ましく、２００〜４００ｎｍがより好まし
い。２００ｎｍという薄い場合であっても１００Ｖ以上
の絶縁耐圧を示し得ることに大きな特徴がある。
【００２７】
【実施例】以下本発明実施例を挙げて詳細に説明する。
なお、当然のことではあるが、本発明の範囲は以下の実
施例に限定されるものではない。 （実施例１）本例では、ＴＦＴを用いたアクティブマト
リクス液晶表示素子におけるＴＦＴの多層金属配線の交
差部に本発明を適用した例を示す。
なお、当然のことではあるが、本発明の範囲は以下の実
施例に限定されるものではない。 （実施例１）本例では、ＴＦＴを用いたアクティブマト
リクス液晶表示素子におけるＴＦＴの多層金属配線の交
差部に本発明を適用した例を示す。
【００２８】本実施例におけるＴＦＴは逆スタガ構造で
あり、図２及び図３に基づき説明する。ガラス基板（コ
ーニング＃７０５９）５の表面に、ＩＴＯを成膜後、パ
ターニングを行い画素電極となる透明電極（ＩＴＯ電
極）７を形成した。次いで、Ｃｒ膜を厚さ１００ｎｍで
成膜し、次いで、レジストの塗布・現像後、エッチング
により、線幅３μｍのゲート配線１０と、線幅５μｍの
ゲート電極９を形成した。
あり、図２及び図３に基づき説明する。ガラス基板（コ
ーニング＃７０５９）５の表面に、ＩＴＯを成膜後、パ
ターニングを行い画素電極となる透明電極（ＩＴＯ電
極）７を形成した。次いで、Ｃｒ膜を厚さ１００ｎｍで
成膜し、次いで、レジストの塗布・現像後、エッチング
により、線幅３μｍのゲート配線１０と、線幅５μｍの
ゲート電極９を形成した。
【００２９】エッチングに際しては、ウエットエッチン
グ又はドライエッチングの異方性をを制御することによ
り、基板５とゲート配線１０あるいはゲート電極９との
角度を制御した。本例では、その角度をほぼ９０°とし
た。次に、プラズマＣＶＤ法により窒化珪素絶縁膜を基
板５及びゲート電極９、ゲート配線１０を覆うように形
成した。この窒化珪素絶縁膜は、ＴＦＴのゲート絶縁膜
及び層間絶縁膜となる。
グ又はドライエッチングの異方性をを制御することによ
り、基板５とゲート配線１０あるいはゲート電極９との
角度を制御した。本例では、その角度をほぼ９０°とし
た。次に、プラズマＣＶＤ法により窒化珪素絶縁膜を基
板５及びゲート電極９、ゲート配線１０を覆うように形
成した。この窒化珪素絶縁膜は、ＴＦＴのゲート絶縁膜
及び層間絶縁膜となる。
【００３０】 なお、窒化珪素絶縁膜の形成条件は、次
の通りとした。 成膜装置：アネルバ社製平行平板型インラインタイプ 導入ガス（ｓｃｃｍ） ＳｉＨ4： ５０ ＮＨ3 ：１５０ Ｎ2 ：５００ Ａｒ ：５００ 圧力：１５０Ｐａ 基板温度：２５０℃ ＲＦ電力：７００Ｗ 励起周波数：１３．５６ＭＨｚ 膜厚：３００ｎｍ 次いで、不純物を添加しないアモルファスシリコンより
なる半導体層（ｉ：ａ−Ｓｉ層）を約１００ｎｍの厚さ
に常法により成膜し、続いて同一チャンバー内でオーミ
ックコンタクト層としてＰを添加したアモルファスシリ
コン層（ｎ+：ａ−Ｓｉ層）を約２０ｎｍ積層した。
の通りとした。 成膜装置：アネルバ社製平行平板型インラインタイプ 導入ガス（ｓｃｃｍ） ＳｉＨ4： ５０ ＮＨ3 ：１５０ Ｎ2 ：５００ Ａｒ ：５００ 圧力：１５０Ｐａ 基板温度：２５０℃ ＲＦ電力：７００Ｗ 励起周波数：１３．５６ＭＨｚ 膜厚：３００ｎｍ 次いで、不純物を添加しないアモルファスシリコンより
なる半導体層（ｉ：ａ−Ｓｉ層）を約１００ｎｍの厚さ
に常法により成膜し、続いて同一チャンバー内でオーミ
ックコンタクト層としてＰを添加したアモルファスシリ
コン層（ｎ+：ａ−Ｓｉ層）を約２０ｎｍ積層した。
【００３１】レジスト工程後、ＴＦＴのチャネル部１５
のみを残し、他の部分のアモルファスシリコン膜をウエ
ットエッチングにより除去した。エッチング液はＨＦを
含むエッチャントにより行った。この時アモルファスシ
リコン膜を除去することによって露出した窒化珪素膜表
面はオーバーエッチングの時間、エッチング液に晒され
ており、わずかにエッチングされる。
のみを残し、他の部分のアモルファスシリコン膜をウエ
ットエッチングにより除去した。エッチング液はＨＦを
含むエッチャントにより行った。この時アモルファスシ
リコン膜を除去することによって露出した窒化珪素膜表
面はオーバーエッチングの時間、エッチング液に晒され
ており、わずかにエッチングされる。
【００３２】次に、レジスト工程後透明電極（ＩＴＯ）
７にコンタクトホールを形成した。このコンタクトホー
ルはドライエッチングにより形成した。次に、Ｃｒ膜を
３００ｎｍ成膜し、パターニングによりソース電極１１
及びソース配線１２並びにドレイン電極１３及びドレイ
ン配線１８を形成した。なお、本例では、図２に示すよ
うに、ソース配線１２はゲート配線１０上を横切るよう
に設計した。また、透明電極（ＩＴＯ）７上の適宜の位
置に設けたコンタクトホールを介してドレイン配線１８
と透明電極７とを接続した。なお、このＴＦＴのチャネ
ル長は、７μｍとし、チャネル幅は１２μｍとした。
７にコンタクトホールを形成した。このコンタクトホー
ルはドライエッチングにより形成した。次に、Ｃｒ膜を
３００ｎｍ成膜し、パターニングによりソース電極１１
及びソース配線１２並びにドレイン電極１３及びドレイ
ン配線１８を形成した。なお、本例では、図２に示すよ
うに、ソース配線１２はゲート配線１０上を横切るよう
に設計した。また、透明電極（ＩＴＯ）７上の適宜の位
置に設けたコンタクトホールを介してドレイン配線１８
と透明電極７とを接続した。なお、このＴＦＴのチャネ
ル長は、７μｍとし、チャネル幅は１２μｍとした。
【００３３】［評価試験］以上のようにして作製したＴ
ＦＴ素子につき、次の項目の測定を行い各種特性の評価
を行った。
ＦＴ素子につき、次の項目の測定を行い各種特性の評価
を行った。
【００３４】（盛り上がり開始位置）盛り上がり開始位
置は断面ＴＥＭにより観察した。本実施例では、Ｔn2／
Ｔn1＝１．０であった。 （絶縁耐圧）絶縁耐圧の測定は、ゲート電極とドレイン
電極との間に電圧を負荷することにより行った。装置は
ヒューレットパッカード社製の＃４１４２Ｂを用いた。
絶縁耐圧は、２４３Ｖであった。
置は断面ＴＥＭにより観察した。本実施例では、Ｔn2／
Ｔn1＝１．０であった。 （絶縁耐圧）絶縁耐圧の測定は、ゲート電極とドレイン
電極との間に電圧を負荷することにより行った。装置は
ヒューレットパッカード社製の＃４１４２Ｂを用いた。
絶縁耐圧は、２４３Ｖであった。
【００３５】（エッチング特性）ドレイン配線及びソー
ス配線を除去することにより絶縁膜を露出させた後、絶
縁膜のエッチングを行った。エッチング液としてバッフ
ァードフッ酸液（ＮＨ4Ｆ４０％溶液：ＨＦ４８％溶液
＝１０：１）を用い、エッチング量がどの程度で絶縁膜
に亀裂が生じるのかを調べた。
ス配線を除去することにより絶縁膜を露出させた後、絶
縁膜のエッチングを行った。エッチング液としてバッフ
ァードフッ酸液（ＮＨ4Ｆ４０％溶液：ＨＦ４８％溶液
＝１０：１）を用い、エッチング量がどの程度で絶縁膜
に亀裂が生じるのかを調べた。
【００３６】その結果、２８０ｎｍエッチングした後に
絶縁膜に亀裂が生じた。 （他の特性） ・しきい値 １．０Ｖ ・オン電流 １．５×１０-6Ａ ・オフ電流 １．０×１０-15Ａ
絶縁膜に亀裂が生じた。 （他の特性） ・しきい値 １．０Ｖ ・オン電流 １．５×１０-6Ａ ・オフ電流 １．０×１０-15Ａ
【００３７】（実施例２）本例では、Ｔn2／Ｔn1を変化
させて実験を行った。他の点は実施例１と同様とした。
実験条件を表１に示す。また評価結果も併せて表１に示
す。
させて実験を行った。他の点は実施例１と同様とした。
実験条件を表１に示す。また評価結果も併せて表１に示
す。
【００３８】
【表１】 表１において、Ｎｏ．３〜Ｎｏ．６が本発明の実施例で
あり、Ｎｏ．１，Ｎｏ．２が比較例である。
あり、Ｎｏ．１，Ｎｏ．２が比較例である。
【００３９】表１に示すように、Ｔn2／Ｔn1が０．６以
上になると絶縁耐圧は急激に向上していることがわか
る。また、各試料につき実施例１と同様にエッチング特
性を評価した。結果を図４に示す。図４から明かなよう
に、Ｔn2／Ｔn1が０．６を境として絶縁膜に亀裂を生じ
るエッチング量が急激に増加し、エッチング特性が向上
することがわかる。
上になると絶縁耐圧は急激に向上していることがわか
る。また、各試料につき実施例１と同様にエッチング特
性を評価した。結果を図４に示す。図４から明かなよう
に、Ｔn2／Ｔn1が０．６を境として絶縁膜に亀裂を生じ
るエッチング量が急激に増加し、エッチング特性が向上
することがわかる。
【００４０】（実施例３）本例では、θの影響を調査し
た。θを、０°，６０°，９０°，１００°と変化させ
た。なお、θ＝０°とは、基板上にＣｒ膜を堆積し、パ
ターニングすることなく、Ｃｒ膜上にそのまま絶縁膜を
堆積したものである。θ＝１００°のものは逆テーパ形
状となっているものである。
た。θを、０°，６０°，９０°，１００°と変化させ
た。なお、θ＝０°とは、基板上にＣｒ膜を堆積し、パ
ターニングすることなく、Ｃｒ膜上にそのまま絶縁膜を
堆積したものである。θ＝１００°のものは逆テーパ形
状となっているものである。
【００４１】ＣＶＤによる成膜条件は、表１におけるＮ
ｏ．３に示す条件を用いた。ただ、本例では、Ｃｒ膜の
膜厚を１００ｎｍ、絶縁膜の膜厚を２００ｎｍとした。
その結果を表２に示す。なお、Ｔn1／Ｔn2はほぼ０．６
であった。
ｏ．３に示す条件を用いた。ただ、本例では、Ｃｒ膜の
膜厚を１００ｎｍ、絶縁膜の膜厚を２００ｎｍとした。
その結果を表２に示す。なお、Ｔn1／Ｔn2はほぼ０．６
であった。
【００４２】
【表２】 表２に示すように、θが６０°以上となっても、フラッ
トな面に形成した場合（θ＝０°の場合）とほとんど変
わらない絶縁耐圧を持たすことがことができるという驚
くべき結果が得られた。
トな面に形成した場合（θ＝０°の場合）とほとんど変
わらない絶縁耐圧を持たすことがことができるという驚
くべき結果が得られた。
【００４３】（実施例４）本例では、配線パターンの厚
みと絶縁膜の厚みとの比が絶縁耐圧に与える関係を調べ
た。成膜条件は表１のＮｏ．３に示す条件を用いた。結
果を表３に示す。
みと絶縁膜の厚みとの比が絶縁耐圧に与える関係を調べ
た。成膜条件は表１のＮｏ．３に示す条件を用いた。結
果を表３に示す。
【００４４】
【表３】 表３に示すように、Ｔn1/Ｔgが２を境として絶縁耐圧は
急激に上昇する。なお、Ｔn1／Ｔgが４を超えると絶縁
耐圧の向上は飽和傾向を示していることがわかる。
急激に上昇する。なお、Ｔn1／Ｔgが４を超えると絶縁
耐圧の向上は飽和傾向を示していることがわかる。
【００４５】（実施例５）本例では絶縁膜の膜厚につい
て調べた。実験は、Ｔn1／Ｔgがほほぼ２．５となるよ
うにＣｒの膜厚と絶縁膜の膜厚とを表４に示すように変
化させて行った。成膜条件は、表１におけるＮｏ．３の
条件を用いた。Ｔn2／Ｔn1はほぼ０．６５であった。
て調べた。実験は、Ｔn1／Ｔgがほほぼ２．５となるよ
うにＣｒの膜厚と絶縁膜の膜厚とを表４に示すように変
化させて行った。成膜条件は、表１におけるＮｏ．３の
条件を用いた。Ｔn2／Ｔn1はほぼ０．６５であった。
【００４６】
【表４】 表４に示す通り、本実施例では２００ｎｍという薄い膜
であったも１００Ｖ以上の絶縁耐圧を示しており、素子
の微細化に極めて有効であることがわかる。また、ゲー
ト絶縁膜を薄くできることにともない、応答速度の速い
素子の実現が可能となる。
であったも１００Ｖ以上の絶縁耐圧を示しており、素子
の微細化に極めて有効であることがわかる。また、ゲー
ト絶縁膜を薄くできることにともない、応答速度の速い
素子の実現が可能となる。
【００４７】
【発明の効果】本発明によれば、 絶縁膜の絶縁耐圧が
高いため、単層構造であっても十分高い絶縁耐圧が得ら
れる。また、製造工程、特にレジスト工程での不良発生
率が低減し、高い歩留まりで製造することができる。
高いため、単層構造であっても十分高い絶縁耐圧が得ら
れる。また、製造工程、特にレジスト工程での不良発生
率が低減し、高い歩留まりで製造することができる。
【図１】配線パターン近傍を拡大した概念的断面図で
る。
る。
【図２】実施例において製造したＴＦＴを示す平面図で
ある。
ある。
【図３】図２の−’断面図である。
【図４】絶縁膜に亀裂が生じるエッチング量とＴn2／Ｔ
n1との関係を示すグラフである。
n1との関係を示すグラフである。
【図５】従来例に係るＴＦＴを示す平面図である。
【図６】図５の−’断面図である。
３ 絶縁膜、 ３ａ ゲート絶縁膜、 ３ｂ 交差部の層間絶縁膜、 ５ 基板、 ７ 透明電極（ＩＴＯ電極）、 ９ ゲート電極、 １０ ゲート配線、 １１ ソース電極、 １２ ソース配線、 １３ ドレイン電極、 １５ ＴＦＴのチャネル部、 １８ ドレイン配線。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 (72)発明者 吉田 修 東京都大田区雪谷大塚町１番７号 アル プス電気株式会社内 (72)発明者 笠間 泰彦 東京都大田区雪谷大塚町１番７号 アル プス電気株式会社内 (72)発明者 岩崎 千里 東京都大田区雪谷大塚町１番７号 アル プス電気株式会社内 (72)発明者 仲野 陽 東京都大田区雪谷大塚町１番７号 アル プス電気株式会社内 (72)発明者 大見 忠弘 宮城県仙台市青葉区米ケ袋２の１の17の 301 (56)参考文献 特開 昭63−182864（ＪＰ，Ａ) 特開 平２−7564（ＪＰ，Ａ) 特開 平２−281627（ＪＰ，Ａ) 「超ＬＳＩプロセスデータハンドブッ ク」（昭57−４−15）サイエンスフォー ラム社 Ｐ．307 伊藤隆司、石川元、中村宏昭「電子材 料シリーズＶＬＳＩの薄膜技術」（昭61 −９−30）丸善 Ｐ．233−234
Claims (6)
- 【請求項１】 少なくとも表面が絶縁性である基体の該
表面に、導電性の配線パターンが形成されており、前記
基体及び前記配線パターンの一部又は全部を覆って絶縁
層が形成されている電気素子において、 前記絶縁層は窒化珪素絶縁膜よりなり、 前記配線パターンの前記基体との接触角度θは６０°≦
θであり、前記窒化珪素絶縁膜の膜厚（Ｔn1）と前記配
線パターンの膜厚（Ｔg）との比（Ｔn1／Ｔg）は２≦Ｔ
n1／Ｔgであり、 前記窒化珪素絶縁膜が前記配線パターンの段差部の為に
盛り上がっている盛り上がり開始位置と、前記配線パタ
ーンの上端部との水平距離（Ｔn2）は０．６≦Ｔn2／Ｔ
n1の関係にあることを特徴とする電子素子。 - 【請求項２】 前記絶縁層は前記窒化珪素絶縁膜単層か
らなることを特徴とする請求項１記載の電子素子。 - 【請求項３】 Ｔn1／Ｔg≦４であることを特徴とする
請求項１または２記載の電子素子。 - 【請求項４】 前記窒化珪素膜の膜厚は２００ｎｍ〜４
００ｎｍであることを特徴とする請求項１ないし３のい
ずれか１項記載の電子素子。 - 【請求項５】 前記電子素子は、逆スタガ型の薄膜トラ
ンジスタであり、前記配線パターンはゲート配線であ
り、前記窒化珪素絶縁膜はゲート絶縁膜であることを特
徴とする請求項１ないし４のいずれか１項記載の電子素
子。 - 【請求項６】 前記窒化珪素絶縁膜は、ＣＶＤ法により
形成された膜であることを特徴とする請求項１ないし５
のいずれか１項記載の電子素子。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3576794A JP2662180B2 (ja) | 1994-03-07 | 1994-03-07 | 電子素子 |
| TW083105896A TW319892B (ja) | 1993-07-14 | 1994-06-29 | |
| TW085116146A TW384515B (en) | 1993-07-14 | 1994-06-29 | Electronic device and its manufacturing method |
| KR1019940016727A KR0156557B1 (ko) | 1993-07-14 | 1994-07-12 | 전자소자 및 그 제조방법 |
| US08/437,606 US5550091A (en) | 1993-07-14 | 1995-05-09 | Method of sputtering a silicon nitride film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3576794A JP2662180B2 (ja) | 1994-03-07 | 1994-03-07 | 電子素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07245408A JPH07245408A (ja) | 1995-09-19 |
| JP2662180B2 true JP2662180B2 (ja) | 1997-10-08 |
Family
ID=12451023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3576794A Expired - Fee Related JP2662180B2 (ja) | 1993-07-14 | 1994-03-07 | 電子素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2662180B2 (ja) |
-
1994
- 1994-03-07 JP JP3576794A patent/JP2662180B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| 「超ＬＳＩプロセスデータハンドブック」（昭５７−４−１５）サイエンスフォーラム社 Ｐ．３０７ |
| 伊藤隆司、石川元、中村宏昭「電子材料シリーズＶＬＳＩの薄膜技術」（昭６１−９−３０）丸善 Ｐ．２３３−２３４ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07245408A (ja) | 1995-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6235559B1 (en) | Thin film transistor with carbonaceous gate dielectric | |
| US6740599B2 (en) | Method of fabricating contact holes in a semiconductor device | |
| US7687809B2 (en) | Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor | |
| US6190951B1 (en) | Method for manufacturing a liquid crystal display apparatus | |
| US5153142A (en) | Method for fabricating an indium tin oxide electrode for a thin film transistor | |
| KR950008931B1 (ko) | 표시패널의 제조방법 | |
| KR0156557B1 (ko) | 전자소자 및 그 제조방법 | |
| US6399428B2 (en) | Liquid crystal display and manufacturing process of thin film transistor used therein | |
| TW564489B (en) | Method for improving contact hole patterning | |
| KR0154817B1 (ko) | 액정 표시 장치용 박막 트랜지스터 및 그 제조 방법 | |
| JP2752582B2 (ja) | 電子素子及びその製造方法 | |
| JP2662180B2 (ja) | 電子素子 | |
| KR100596468B1 (ko) | 박막트랜지스터의 게이트전극 및 그 제조방법 | |
| JPH11233780A (ja) | 半導体素子の製造方法と液晶表示パネル | |
| JPS63164A (ja) | 薄膜トランジスタの製造方法 | |
| JPH09232585A (ja) | 陽極酸化膜を有する電子デバイス、および陽極酸化膜のエッ チング方法 | |
| JP3245612B2 (ja) | 多層配線板の製造方法 | |
| JPH06208977A (ja) | ドライエッチング方法 | |
| JPH08297299A (ja) | 薄膜トランジスタとこれを用いた液晶表示装置 | |
| JP3149034B2 (ja) | 薄膜トランジスタ | |
| JPH11214702A (ja) | 半導体装置およびその製造方法 | |
| KR970005952B1 (ko) | 박막트랜지스터의 제조방법 | |
| JPH06326309A (ja) | 薄膜トランジスタ素子の製造方法 | |
| JPH05188394A (ja) | 液晶表示装置用アレイ基板の製造方法 | |
| KR100873069B1 (ko) | 크롬 식각용 에천트 및 이를 이용한 이중 금속 박막패터닝 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20090613 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20100613 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20100613 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20110613 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 15 Free format text: PAYMENT UNTIL: 20120613 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 16 Free format text: PAYMENT UNTIL: 20130613 |
|
| LAPS | Cancellation because of no payment of annual fees |