KR0156557B1 - 전자소자 및 그 제조방법 - Google Patents

전자소자 및 그 제조방법 Download PDF

Info

Publication number
KR0156557B1
KR0156557B1 KR1019940016727A KR19940016727A KR0156557B1 KR 0156557 B1 KR0156557 B1 KR 0156557B1 KR 1019940016727 A KR1019940016727 A KR 1019940016727A KR 19940016727 A KR19940016727 A KR 19940016727A KR 0156557 B1 KR0156557 B1 KR 0156557B1
Authority
KR
South Korea
Prior art keywords
film
insulating film
electronic device
wiring pattern
insulating
Prior art date
Application number
KR1019940016727A
Other languages
English (en)
Other versions
KR950004446A (ko
Inventor
고우이치 후쿠다
도모후미 오오바
마사노리 미야자키
히로후미 후쿠이
치사토 이와사키
야스히코 가사마
마사루 구보다
히토시 기타가와
다다히로 오오미
아키라 나카노
오사무 요시다
Original Assignee
아베 아키라
가부시키 가이샤 후론테크
다다히로 오오미
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP34662593A external-priority patent/JP2640910B2/ja
Priority claimed from JP3576794A external-priority patent/JP2662180B2/ja
Application filed by 아베 아키라, 가부시키 가이샤 후론테크, 다다히로 오오미 filed Critical 아베 아키라
Publication of KR950004446A publication Critical patent/KR950004446A/ko
Application granted granted Critical
Publication of KR0156557B1 publication Critical patent/KR0156557B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C23C14/0652—Silicon nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은, 단층에서도 탁원한 절연내압을 가지는 질화규소절연막을 이용한 TFT에 대표되는 전자소자 및 이것을 확실하게 제조하는 제조방법을 제공하는 것으로, 절연성 기체의 표면에 도전성의 배선패턴이 형성되어 있고, 그 위를 덮어서 절연층이 형성되어 있는 전자소자에서 절연층은 질화규소절연막으로되며, 배선 패턴의 기체와의 접촉각도(θ)는 60°≤θ이고, 질화규소절연막의 막두께(Tn1)와 상기 배선패턴의 막두께(Tg)와의 비(Tn1/Tg)는 2≤Tn1/Tg이며, 질화규소절연막이 배선패턴의 단차부 때문에 솟아올라 있는 솟아오름 개시위치와 배선패턴의 상단부와의 수평거리(Tn2)는 0.6≤Tn2/Tn1의 관계인 것을 특징으로 한다.

Description

전자소자 및 그 제조방법
제1도는 배선 패턴 근방을 확대한 개념적 단면도.
제2도는 실시예에서 제조한 TFT를 나타내는 평면도.
제3도는 제2도의 ①-①'선에 따른 단면도.
제4도는 절연막에 균열이 생기는 에칭량과 Tn2/Tn1과의 관계를 나타내는 그래프.
제5도는 종래예에 관한 TFT를 나타내는 평면도.
제6도는 제5도의 ①-①'선에 따른 단면도.
제7도는 본 발명의 실시예에 사용한 절연막 중의 아르곤(argon)원소 함유율과 절연 내압과의 관계를 나타내는 도면.
제8(a)도는 본 발명의 실시예의 용량소자의 개략적인 평면도.
제8(b)도는 제8(a)도의 일정 쇄선부의 단면도.
제9도는 본 발명의 실시예의 TFT를 사용한 액티브 매트릭스 기판의 일부를 나타내는 개략적인 평면도.
제10도는 제9도의 일점 쇄선부의 개략적인 단면도.
제11도는 본 발명의 실시예의 전자소자에 사용한 절연막중의 아르곤 원소함유율과 내부응력과의 관계를 나타내는 도면.
제12도는 종래의 액티브 매트릭스 기판용 TFT어레이를 나타내는 도면.
제13도는 제12도의 일점 쇄선부의 개략적인 단면도.
제14도는 막중의 아르곤 원소함유율과 막중의 나트륨 이온의 피크(Peak)농도와의 관계를 나타내는 도면.
제15도는 막형성온도와 이물발생갯수와의 관계를 나타내는 도면.
제16도는 실시예와 비교예의 3층 막형성의 온도 프로파일(profile)을 나타내는 도면이다.
* 도면의 주요부분에 대한 부호의 설명
3 : 절연막 3a : 게이트 절연막
3b : 교차부의 층간절연막 5 : 기판
7 : 투명전극(IT0 전극) 9 : 게이트전극
10 : 게이트배선 11 : 소오스 전극
12 : 소오스배선 13 : 드레인전극
15 : TFT의 채널부 18 : 드레인배선
101 : TFT 103 : 절연층
105 : 기판 107 : 투명전극
109 : 게이트전극 110 : 게이트배선
111 : 소오스전극 112 : 소오스배선
113 : 드레인전극 115 : 반도체층
117 : 오믹(ohmic)콘택트층 121 : 하측배선
123 : 상측배선 125 : 절연층
127 : 용량소자 128 : 하측배선단자부
129 : 상측배선단자부
본 발명은 전자소자 및 그 제조방법에 관한 것으로, 더 상세하게는 절연성 기체(基體)의 표면에 형성된 도전성 부재상에 질화규소계의 절연막이 형성되어 있는 전자소자 및 그 제조방법에 관한 것이다.
전자소자로서 제5도에 나타낸 바와 같은 액티브 매트릭스 액정표시 소자의 구동에 사용되는 박막 트랜지스터(이하[TFT]라 한다)를 예로 하여 종래 기술을 설명한다.
제6도는 제5도의 ①-①'선에 따른 단면도이고, TFT어레이부가 개념적으로 나타나 있다. 또한, 제6도는 개념적으로 그려진 것이고, 그 치수 등은 실제의 소자와는 전혀 다르게 되어 있다.
제6도에 있어서, 9는 기판(5)상에 패터닝된 게이트전극(배선패턴)이고, 10은 게이트배선(배선 패턴)이다. 3은 절연막이고, 그중 3a는 게이트 절연막, 3b는 배선교차부의 층간절연막이다.
11은 소오스 전극, 12는 소오스 배선, 13은 드레인 전극이다.
이 게이트 절연막(3a)이나 TFT어레이의 다층 금속배선의 교차부의 절연막(3b)으로서 질화규소 박막이 많이 사용되고 있었다.
이 질화규소박막의 조성으로는 규소 : 질소의 원자비가 약 3:4이고, 막질의 안정화를 위해 수소가 미량 포함되어 있는 것이 좋다고 되어 있었다. 이와 같은 절연막은 주로 플라즈마 CVD법(화학기상퇴적법, 이하 CVD법으로 기재)으로 막형성되어 있었다. 통상의 원료 가스로서, 실란(silane)-질소계, 실란-암모니아-질소계, 실란-암모니아-수소계, 실란-질소-수소계, 또는 실란-암모니아-질소-수소계가 사용되었다.
그런데, 이와 같은 질화규소 절연막을 게이트 절연막(3a)이나 다층배선 교차부의 층간 절연막(3b)으로서 사용한 TFT로 대표되는 전자소자에서는 게이트 전극(9), 게이트 배선(10)과, 절연막을 통해 형성되어 있는 배선(소오스 배선(12), 소오스 전극(11) 등)과의 사이에서 전기적 단락이 생기는 경우가 있었다. 특히, 고집적도 혹은 면적이 큰 기판에서는 이러한 단락의 확률이 매우 높았다. 이러한 단락은 최종제품의 사용중에서 혹은 제조과정에서 생겼다. 최종제품의 경우에 있어서는 제품의 신뢰성의 저하를 초래한다는 결점이 있었다. 또한, 제조공정의 경우에 있어서는 수율의 저하를 초래한다는 결점이 있었다. 예를 들면, 소오스 배선(12) 등을 형성한 후, 콘택트 홀 형성 등을 위해 포토레지스트 공정이 행해지지만, 그 공정 중에 소오스 배선(12)과, 게이트 배선(10) 혹은 게이트전극(9)과의 사이에서 절연파괴가 생기는 일이 있었다.
이 결점은 절연막 중에 핀홀이 존재하는 것에 기인한다는 생각에 기초한 특개소 58-190042호 공보에서는 논 도우프(nondope)의 아모르퍼스(amorphous)실리콘 층(15)을 게이트 배선(10)과 소오스 배선(12)과의 교차부에 적층하는 소위 다층 절연막 구조를 채용하는 것에 의해 상기 결점의 해결을 도모하고 있었다. 그러나, 이 기술은 애초 절연층은 1층 구조가 아니고, 다층 절연막 구조인 것을 필수로 하고 있는 이상 제조 공정이 복잡하게 되는 것은 피하기 어려웠다.
그래서, 1층 절연막 구조에 있어서도 절연특성에 우수하고, 또 용이하게 제조 가능한 TFT로 대표되는 전자소자가 요망된다.
특히, 현재, 전자소자는 가혹한 환경하에서 사용되는 빈도가 높기 때문에, 절연막의 절연내압을 100V 이상 보유시키는 것이 요망된다. 또한, 전자소자의 미세화라는 관점에서, 절연막의 막두께로서 500nm이하, 바람직하게는 200nm~400nm로 억제하는 것이 요망되고 있다. 따라서, 200nm 정도의 얇은 막두께에 있어서도 100V 이상의 절연내압을 가지는 절연막을 구비하는 소자가 요망된다.
현재 이러한 요청에 응할 수 있는 전기소자는 개발되어 있지 않다.
또한, 종래에서 전자소자의 절연막, 예를 들면 제12도에 나타낸 바와 같은 액티브 매트릭스 액정표시 소자의 구동에 사용되는 TFT어레이의 다층 금속배선 교차부의 절연막(103)으로서 질화규소박막이 많이 사용되고 있다. 이와 같은 막은 주로 CVD법으로 막형성되어 있고, 원료가스계로서는 실란-질소계, 실란-암모니아/질소계, 실란-암모니아-수소계, 실란-질소-수소계 또는 실란-암모니아-질소-수소계가 공지되어 있다. 이때 막질을 안정화히기 위해 300℃ 이상의 온도에서 막형성되고 있었다. 이 온도는 전자소자에 많이 사용되고 있는 아모르퍼스 실리콘의 막형성온도보다 수십 ℃높은 온도이다. 또한, 스퍼터법에 의해 같은 절연막을 막형성하는 경우에는 아르곤 원소를 0.05Pa 이상 분위기중에 넣어 행해지고 있었다.
그런데, 상기와 같은 혼합가스계를 사용한 CVD법이나 스퍼터법에 의해 막형성된 질화 규소 박막은 실리콘의 고온 산화에 의한 산화막과 다르고, 핀홀이 많아 절연내압이 나쁘며, 전자소자에 사용한 경우, 일층에만 필요한 절연내압을 얻는 것이 곤란하였다. 이 때문에, 제12도 및 제13도에 나타낸 바와 같이 TFT어레이에서는 다른 막을 다층 금속배선간의 교차부에 적층하고, 다층막으로서 필요한 절연내압을 얻도록 하고 있었다. 이 때문에, 구조·공정이 복잡하게 된다는 문제점이 있었다.
또, 절연막의 CVD법에서의 막형성온도가 높기 때문에, 막형성시에 막형성장치의 내벽에서의 이물 방출이 많고, 막질에 악영향을 주는 경우가 있었다.
또한, 절연막에 직접 접해 있는 아모르퍼스 실리콘막을 가지는 TFT와 같은 전자소자에서는 상기 절연막과 상기 아모르퍼스 실리콘막과의 막형성온도가 다르기 때문에, 일층째 막의 막형성 후에, 다음 막의 막형성온도로 되도록 기판의 온도를 냉각 또는 가열할 필요가 있고, 이 온도조절공정에 장시간을 요하고 있었다.
본 발명은 막두께가 0.2㎛ 정도와 얇은 단층절연막 구조에 있어서도, 절연내압이 100V 이상인 탁월한 절연내압 특성을 가지는 절연막을 가진 TFT로 대표되는 전자소자 및 이것을 효율 좋게 확실히 제조하는 제조방법을 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 전자소자는 적어도 표면이 절연성인 기체의 그 표면에, 도전성의 배선 패턴이 형성되어 있고, 상기 기체(基體) 및 상기 배선 패턴의 일부 또는 전부를 덮어서 절연층이 형성되어 있는 전자 소자에 있어서, 상기 절연층은 질화규소절연막으로 되며, 상기 배선 패턴의 상기 기체와의 접촉각도(θ)는 60°≤θ이고 상기 질화규소절연막의 막(Tn1)과 상기 배선패턴의 막두께(Tg)와의 비(Tn1/Tg)는 2≤Tn1/Tg이며, 상기 질화규소절연막이 상기 배선패턴의 단차부 때문에 솟아오르고 있는 솟아오름 개시 위치와 상기 배선패턴의 상단부와의 수평거리(Tn2)는 0.6≤Tn2/Tn1의 관계인 것을 특징으로 한다.
청구항 7 기재의 발명은, 적어도 표면이 절연성인 기체의 그 표면에, 도전성의 배선패턴이 형성되어 있고, 상기 기체 및 상기 배선패턴의 일부 또는 전부를 덮어서 절연막이 형성되어 있는 전자소자에 있어서, 상기 절연막은 주성분이 규소 및 질소이고, 상기 규소:질소의 원소비는 약 3:4이고, 상기 절연막은 희소가스원소의 함유율이 원소함유율 0.01-3atm%인 것을 특징으로 하는 전자소자이다.
청구항 8 기재의 발명은 상기 청구항 7의 발명에서 특히, 상기 전자소자가 박막 트랜지스터인 것을 특징으로 하는 것이다.
청구항 9 기재의 발명은 상기 청구항 7 또는 청구항 8의 발명에서, 특히 희소가스원소가 아르곤원소인 것을 특징으로 하는 거싱다.
청구항 10 기재의 발영은 적어도 표면이 절연성인 기체의 그 포면에, 도전성의 배선패턴이 형성되어 있고, 상기 기체 및 상기 배선패턴의 일부 또는 전부를 덮고, 주성분이 규소와 질소인 절연막이 형성되어 있는 전자소자의 제조방법에 있어서, 상기 절연막을 플라즈마 CVD법으로 막형성하기 위한 가스 조성이 적어도 실란과 암모니아와 질소와 희소가스원소를 포함하는 혼합가스이고, 상기 희소가스원소와 질소와의 몰비가 희소가스원소/질소=0.1~10의 범위인 것을 특징으로 하는 전자소자의 제조방법이다.
청구항 11의 발명은 상기 청구항 10의 발명에서, 특히 상기 절연막이 220℃~280℃의 범위에서 막형성되는 것을 특징으로 하는 것이다.
청구항 12의 발명은 상기 청구항 10 또는 청구항 11의 발명에서, 특히 상기 전자소자가 상기 절연막에 직접 접하고 있는 아모르퍼스 실리콘막을 가지는 전자소자이고, 상기 절연막과 상기 아모르퍼스 실리콘막이 거의 같은 온도에서 막형성되는 것을 특징으로 하는 것이다.
청구항 13 기재의 발명은 적어도 표면이 절연성인 기체의 그 표면에, 도전성의 배선패턴이 형성되어 있고, 상기 기체 및 상기 배선패턴의 일부 또는 전부를 덮고, 주성분이 규소와 질소인 절연막이 형성되어 있는 전자소자의 제조방법에 있어서, 상기 절연막을 스퍼터법으로 막형성하기 위한 타켓트가 적어도 규소를 포함하고 있고, 스퍼터 막형성시의 분위기 가스가 적어도 희소가스원소가스와 수소가스와 질소가스 또는 암모니아 가스의 혼합계이고, 그 가스분압이 희소가스원소분압 0.20-0.40Pa, 수소분압 0.02-0.15Pa의 범위인 것을 특징으로 하는 전자소자의 제조방법이다.
청구항 14기재의 발명은 상기 청구항 10 내지 청구항 13의 어느 한 항 기재의 발명에서, 특히 희소가스원소가 아르곤원소인 것을 특징으로 하는 것이다.
이하에 본 발명의 작용을 본 발명을 달성할 때 얻어진 지견 등과 함께 설명한다.
본 발명자는 종래의 전자소자의 기본적인 재평가를 행했다.
전자소자의 내압을 열화시키는 원인에는 수많은 것이 고려된다. 예를 들면, 질화규소절연막의 막두께, 막질 등이다.
본 발명자는 우선, 질화규소절연막의 막질이 큰 원인으로 되어 있는 것이 아닌가 생각된다. 그 하나로서 특개소 58-190042호 공보에서는 절연막중의 핀홀을 열거하고 있으나, 이러한 핀홀이 절연특성을 악화시키고 있는 유일한 원인인가 어떤가의 확인을 행했다. 그를 위해, 핀홀을 저감시킨 질화막의 형성을 행했다. 즉, 플라즈마 CVD법을 이용해서, 기판온도, RF전력, 원료가스의 조성 등을 제어해서 질화규소절연막의 형성을 행하고, 핀홀의 유무를 확인하여, 거의 핀홀이 없는 질화규소절연막을 형성하였다. 그런데, 이와 같이 해서 형성된 핀홀이 거의 없는 질화규소절연막에서도, 반드시 충분한 절연특성의 확보를 행할 수 없는 것을 알았다.
그래서, 더 실험을 중복해 어느 경우에 내압이 열화하는가의 조사를 행했다. 조사의 결과, 배선 패턴이 기판과 이루는 각도(접촉각도 : 제1도의 θ)가 하나의 요소로 되어 있는 것을 발견했다. 즉 예를 들면, 액정표시소자의 구동에 이용되는 TFT의 게이트배선의 경우, 접촉각도(θ)가 60°미만의 경우에는 비교적 리이크 특성은 양호하나, θ가 60°이상으로 되면 절연내압이 열화하는 확률이 급격하게 높아지는 사실을 밝혀 냈다. 다만, θ가 60°이상의 경우에 있어서도 절연특성이 나빠지지 않는 것도 있기 때문에, 그 원인이 어디에 있는가를 탐구하기 위해 θ를 60°이상으로 해서 각종 실험을 행했다.
그때 우선, 절연막의 막두께의 영향을 조사해야 할 절연막의 막두께를 변화시켜서 절연내압의 측정을 행했다. 상식적으로 생각하면, 핀홀이 없는 절연막에서는 막두께가 두꺼운 편이 얇은 경우보다 양호하다고 할 수 있다. 수많은 실험시료를 통계적으로 보면, 확실히 막두께가 두꺼운 편이 얇은 경우보다 양호하다고 할 수 있었다. 그러나, 막두께가 두껍다 해도 얇은 것보다 절연내압이 좋지 않다 하는 예상외의 경우도 있었다.
그래서, 절연내압이 나쁜 시료의 재평가를 해야 하고, 그 시료를 에칭했을 때 이러한 시료에서는 전극의 단차 때문에 솟아오르고 있는 솟아오름 개시위치(제1도의 A의 위치)와 전극의 각부(제1의 B 또는 C의 위치)를 결속영역에서의 에칭속도가 다른 부분보다 이상하게 빠른 것을 알아냈다.
소자제조 때에는 제6도에서도 나타낸 바와 같이, 절연막(3)이 에칭액으로 쬐어진 공정이 있고, 절연막(3)이 에칭액에 쬐어진 경우에 상기한 솟아오름 개시위치에서 전극의 각부를 향해서 선택적으로 에칭되며, 그것이 절연내압을 열화시키는 큰 원인으로 되고 있는 것은 아닌가라고 본 발명자는 생각하였다.
이러한 에칭되기 쉬운 영역이 생기는가 아닌가는 솟아오름 개시위치가 어디에 있는가에 의존하고 있는 것은 아닌가라고 생각하였다. 그래서, 본 발명자는 별도로 솟아오름 개시위치를 제어할 수 있는 막형성방법을 개발하고, 이 방법을 이용해서 솟아오름개시 위치를 여러가지 변화시켜서 실험을 반복한 바, 60°≤θ의 경우에도, 0.6≤Tn2/Tn1의 관계로 있는 경우에는 절연내압이 현저히 향상하여, 200nm 이하의 막두께의 일층구조에서도 100V 이상의 절연내압을 얻을 수 있는 것을 발견해 냄으로써 본 발명을 이루는데 도달했다.
또, 청구항 7 기재의 발명에 의하면, 절연막인 질화규소박막의 절연내압이 비약적으로 향상하고, 그것을 이용한 전자소자의 절연내압이 향상한다. 본래에는 불순물로서 환영받지 않는 존재이어야 할 희소가스원소가 미량으로는 있지만, 일정범위에 포함되어 있던 편이 바람직한 특성을 나타내는 이유는 상세하게는 해명되어 있지 않으나, 막중에 규소나 질소에 비해서 불활성으로 안정한 원소가 적량 도입되는 것에 의한 일종의 쐐기효과에 의해 막의 안정화가 기여하고 있지 않은가라고 생각된다. 한편, 희소가스원소가 너무 많으면 질화규소로서의 탁월한 특성이 감쇄되어 버리는 절연내압이 악화한다고 생각된다.
청구항 8 기재의 발명에 의하면, 전자소자가 TFT이기 때문에, 상기 절연막이 TFT의 게이트 절연막 및 다층배선의 교차부의 절연막으로서 기능한다. 이 때문에, TFT의 게이트전극상의 절연막의 특성이 안정화해서 게이트 내압이나 다층배선간의 절연내압이 향상한다.
청구항 9 기재의 발명에 의하면, 희소가스원소가 다른 희소가스원소에 비해서 싼 가격에 안정적으로 입수할 수 있는 아르곤 원소를 이용하고 있기 때문에, 청구항 7 또는 청구항 8 기재의 발명을 싼 가격에 안정적으로 실시할 수 있다. 이것은 산업상 대단히 유효한 것이다.
청구항 10 기재의 발명에 의하면, 주성분이 규소와 질소인 절연막을 CVD법으로 형성하는 전자소자를 제조할 때, 상기 절연막을 막형성하기 위한 희석가스로서 질소와 희소가스원소를 이용하고 있고, 질소와 희소가스원소와의 혼합비를 희소가스원소/질소=0.1~10의 범위로 하고 있기 때문에, 절연막중에 소정량의 희소가스원소를 도입할 수 있고, 전자소자의 절연내압이 향상한다.
희소가스원소가스는 전리하기 쉬움을 나타내는 특성인 전리특성이 질소와 다르기 때문에, 희석가스에 희소가스원소를 첨가해서 혼합가스의 조성을 제어하는 것에 의해, CVD 막형성 중의 플라즈마 밀도와 플라즈마의 포텐셜(potential)을 독립으로 제어할 수 있다. 본 발명자들의 실험에 의하면, 희석가스의 질소함유율을 증가하면, 플라즈마의 포텐셜이 증가한다. 결국, 적절한 질소함유율이라면, 치밀하고 양질의 절연막이 얻어지나, 질소조성을 너무 증가시키면 막형성중의 막에 손상을 주게 된다. 한편, 희소가스원소조성은 플라즈마 밀도의 제어에 관계하며, 희소가스원소 함유율이 적으면 플라즈마 밀도의 분포는 양호하나 밀도가 낮고, 역으로 희소가스원소함유율이 지나치게 많으면 플라즈마 밀도의 분포가 나쁘게 되고, 기판 단부에서의 이상 방전이 일어나기 쉽게 된다. 이 때문에, 희석가스의 질소와 희소가스원소의 조성비에는 최적 범위가 존재하며, 본 청구항의 조성범위 내에 있으면 막형성중의 막에 손상을 주지 않고, 또 이상 방전을 일으키지도 않고, 치밀하고 절연내압이 높은 양질의 절연막이 얻어진다.
청구항 11 기재의 발명에 의하면, 상기 절연막의 막형성온도가 220℃-280℃로 낮기 때문에, 막형성시에 막형성장치의 내벽에서의 이물의 방출이 적게 된다.
청구항 12 기재의 발명에 의하면, 절연막과 상기 아모르퍼스 실리콘막이 거의 같은 온도로 막형성되기 때문에, 일층째 막의 형성 후에 기판을 냉각 또는 가열할 필요가 없고, 바로 다음 막을 형성할 수 있어 온조조절공정에 장시간을 요할 필요가 없게 된다.
청구항 13 개지의 발명에 의하면, 종래의 스퍼터법으로 작성되어 있는 절연막보다 적은 소정량의 희소가스원소를 도입할 수 있고, 막구조가 안정화하기 때문에 전자소자의 절연내압이 향상한다. 또, 수소가스가 적량 포함되어 있기 때문에, 막형성된 막중의 규소원자의 미결합수에 수소원자가 결합하며, 막중의 결함이 감소하고, 아울러 전자소자의 절연내압이 향상한다.
또, 타켓트로서 실리콘 결정이나 질화규소의 소결체를 이용하기 때문에, 위험하고 신중한 취급이 요구되는 실란가스를 이용하지 않아도 좋다.
청구항 14 기재의 발명에 의하면, 희소가스원소로서, 다른 희소가스원소에 비해서 싼 가격에 안정적으로 입수할 수 있는 아르곤원소를 이용하고 있기 때문에, 청구항 10 내지 청구항 13의 어느 한 항에 기재된 발명을 싼 가격에 안정적으로 실시할 수 있다. 이것은 공업적으로 대단히 유효한 것이다.
이하에 본 발명의 구성을 실시형태 예와 함께 설명한다.
(전자소자)
본 발명에서 대상으로 하는 전자소자는 적어도 표면이 절연성인 기체의 그 표면에 도전성의 배선패턴이 형성되어 있고, 상기 기체 및 상기 배선패턴의 일부 또는 전부를 덮어서 질화규소절연막이 형성되어 있는 전자소자이다.
이러한 전자소자로서는 예를 들면, TFT소자, 용량소자, 발광소자, 광센서, 태양전지 등을 열거할 수 있다.
또한, 기체는 적어도 표면이 절연성이라면 좋고, 그 자신이 절연성인 기체(예를 들면 유리 등의 세라믹 기판)를 그대로 사용해도 좋고, 도전성기체, 반도체기판의 표면상에 절연막(예를 들면, SiO2막, Si3N4등)을 형성한 것을 사용해도 좋다. 전자소자의 종류에 의해 적당히 선택하면 좋다.
또, 본 발명은 절연막층이 일층구조의 경우에 특히 유효하나(청구항 2), 다층구조로 된 경우에는 절연내압은 보다 일층향상하고, 그 경우도 본 발명 범위에 포함된다.
도전선(導電線)의 배선패턴으로서는 그 재료는 특히 한정되지 않으나, 예를 들면 Cr, Al, Cu, 그 외의 금속 또는 합금이 적당히 이용된다. 또, 배선패턴의 선폭은, 게이트전극에서는 10㎛ 이하가 바람직하고, 7㎛ 이하가 보다 바람직하며, 5㎛가 가장 바람직하다. 두께는 100-200nm가 바람직하다. 이 범위로 하면 TFT어레이상의 배향막표면의 단차를 적게 할 수 있고, LCD의 표시성능의 개선을 도모할 수 있다.
(60°≤θ)
본 발명에서는 배선패턴이 기판표면과 이루는 접촉각도(θ)를 60°이상으로 한다. 배선패턴의 접촉각도를 60°미만으로 해서 질화규소절연막을 피복하면, 전극간의 절연내압은 양호하게 되나, 60°미만의 접촉각도를 부여하기 위해서는 특수한 에칭공정을 필요로 한다.
또, 60°미만의 접촉각도를 둔 경우에는 전극의 선폭 혹은 두께의 어느 쪽을 필요 이상으로 크게 하지 않을 수 없게 된다. 생각컨대, 전극 혹은 배선의 발열 등을 방지하기 위해서는 소정 이상의 단면적의 확보가 필요하나, 60°미만의 접촉각도를 둔 경우에는 깍여진 부분을 보전하기 위해서 선폭을 넓게 하던가, 두께를 두껍게 하지 않으면 안되기 때문이다.
전극의 선폭 또는 두께의 어느 한쪽을 필요이상으로 크게 취하는 것은 소자의 미세화의 요청에 반한다. 특히, 액정의 표시소자의 구동에 이용되는 TFT의 경우에는 외부광이 전극(배선)에 의해 차폐되는 면적을 작게 하기 위해 선폭을 7㎛이하로 하는 것이 바람직하나 그 요청에 반한다.
그 때문에 60°이상으로 하는 것이 요청된다. 그런데, 전술한 바와 같이, 60°이상으로 되면 절연특성의 악화가 현저하게 된다는 문제가 생긴다. 본 발명은 바로 이러한 문제를 해결해야 한다.
또한, 60°이상으로 제어하는 것은 예를 들면, 웨트에칭 또는 드라이에칭으로 이방성 에칭을 행하면 좋다.
또, 에칭에 따라서는 역테이퍼(taper)(θ≥90°)로 되는 것이 있으나, 본 발명에서는 이러한 경우도 포함된다.
(0.6≤Tn2/Tn1)
본 발명에서는 질화규소절연막이 배선패턴의 단차부 때문에 솟아올라 있는 솟아오름 개시위치와 배선패턴의 상단부와의 사이의 수평거리(Tn2)와 질화규소막의 막두께(Tn1)의 비를 0.6≤Tn2/Tn1으로 한 점에도 가장 큰 특징이 있다.
제1도에 의거해서 이 점을 설명한다. 제1도는 배선패턴근방을 확대해서 개념적으로 나타낸 것이다. 단, 치수가 정확하게 묘사되어 있지 않다.
여기서, 질화규소절연막(25)이 배선패턴(게이트전극)(9)의 단차부 때문에 솟아올라 있는 솟아오름 개시위치는 제1도에서 A로 나타내는 위치이다. 한편, 배선패턴(9)의 상단부는 제1도에서 B로 나타내는 위치이다. 즉, 배선패턴(9)의 상면이 기판(5)을 향해서 내려가기 시작하는 점이다. Tn2는 솟아오름 개시위치(A)와 배선패턴(9)의 상면의 내려가기 시작하는 점(B)과의 수평거리이다.
Tn2/Tn1을 0.6 이상으로 하면 절연특성은 현저하게 향상한다. 0.6 이상의 경우에 왜 절연특성이 향상하는가의 명확한 이유는 불분명하지만, 이하의 실시예에서 기술된 실험결과에 의해 확인된 것이다.
또한, (Tn2/Tn1)의 컨트롤은, 플라즈마 CVD에 의한 막형성의 경우에는 RF전력과, 가스의 조성, 기판온도를 적당히 변화시키는 것에 의해 행할 수 있다. 따라서, 미리 실험 등에 의해 이들 값을 변량시켜 그 조건을 구해 놓으면 좋다.
예를 들면, 실란-암모니아-Ar-N2계의 원료가스를 이용해서, 기판온도를 약 250℃, RF 전력을 400W이상, Ar가스의 함유량을 25% 이상으로 하면 (Tn2/Tn1)을 0.6 이상으로 할 수 있다. 물론, 다른 가스성분의 영향도 있다.
(2≤Tn1/Tg)
본 발명에서는 2≤Tn1/Tg로 한다. 또한, Tn1/Tg≤4가 바람직하다.
2≤Tn1/Tg로 한 것은, Tn1/Tg가 2미만에서는 절연내압의 향상이 인정되지 않기 때문이다.
또한, 4를 초과해도 단위당 절연내압의 향상은 포화하기 때문에, 4 이하가 바람직하다(청구항 3). 역으로 4를 넘으면 막두께가 두껍게 되어 소자미세화의 요청상 바람직하지 않다.
(절연막 막두께)
본 발명에 있어서, 절연막의 두께는 500nm이하가 바람직하고, 200-400nm가 보다 바람직하다. 200nm라는 얇은 경우에서도 100V 이상의 절연내압을 나타낼 수 있는 것에 큰 특징이 있다.
이하 본 발명의 실시예를 들어 상세히 설명한다. 또, 당연한 것이지만, 본 발명의 범위는 이하의 실시예에 한정되지 않는다.
[실시예 1]
본 예에서는 TFT를 이용한 액티브 매트릭스 액정 표시소자에서의 TFT의 다층금속배선의 교차부에 본 발명을 적용한 예를 나타낸다.
본 실시예에서의 TFT는 역 스태거(stagger)구조이고, 제2도 및 제3도에 의거해서 설명한다.
유리기판(코닝 # 7059)(5)의 표면에, IT0를 막형성 후, 패터닝을 행하는 화소전극으로 되는 투명전극(IT0전극)(7)을 형성했다.
이어서, Cr막을 두께 100nm로 막형성하고, 이어서 레지스트의 도포·현상 후 에칭에 의해, 선폭 3㎛의 게이트배선(10)과 선폭 15㎛의 게이트전극(9)을 형성했다.
에칭 때에는 웨트에칭 또는 드라이 에칭의 이방성을 제어하는 것에 의해, 기판(5)과 게이트배선(10) 혹은 게이트전극(9)과의 각도를 제어했다. 본 예에서는 그 각도를 거의 90°로 했다.
다음에, 플라즈마 CVD법에 의해 질화규소절연막을 기판(5) 및 게이트전극(9), 게이트배선(10)을 덮도록 형성한다. 이 질화규소절연막은 TFT의 게이트절연막 및 층간절연막으로 된다.
또한, 질화규소절연막의 형성조건은 다음과 같이 했다.
막형성장치 : 아네르바사제 평행평판형 인라인타입(inline type)
도입가스 (sccm)
SiH4: 50
NH3: 150
N2: 500
Ar : 500
압력 : 150Pa
기판온도 : 250℃
RF전력 : 700W
여기주파수 : 13.56MHz
막두께 : 300nm
이어서, 불순물을 첨가하지 않는 아모르퍼스 실리콘에 의해 이루어진 반도체층(i:a-Si층)을 약 100nm두께로 종래의 방법에 의해 막형성하고, 계속해서 동일 챔버내에서 오믹콘택트(ohmic contact)층으로서 P를 첨가한 아모르퍼스 실리콘층(n+: a-Si층)을 약 20nm 적층했다.
레지스트 공정 후, TFT의 채널부(15)만을 남기고, 다른 부분의 아모르퍼스 실리콘막을 웨트에칭에 의해 제거했다. 에칭액은 HF를 포함하는 에천트(etchant)에 의해 행하여졌다. 이때 아모르퍼스 실리콘막을 제거하는 것에 의해 노출된 질화규소막 표면은 오버에치의 시간, 에칭액에 노출되어 있어 약간 에칭된다.
다음에, 레지스터 공정 후 투명전극(IT0)(7)에 콘택트홀을 형성했다. 이 콘택트홀은 드라이 에칭에 의해 형성되었다.
다음에, Cr막을 300nm막형성하고, 패터닝에 의해 소오스전극(11) 및 소오스배선(12) 및 드레인전극(13) 및 드레인배선(18)을 형성했다. 또한, 본 예에서는 제2도에 나타난 바와 같이, 소오스배선(12)은 게이트배선(10)상을 횡단하도록 설계되었다. 또, 투명전극(IT0)(7)상의 적당한 위치에 설치된 콘택트홀을 통해서 드레인배선(18)과 투명전극(7)을 접속했다. 또, 이 TFT의 채널길이는 7㎛로 하고, 채널폭은 12㎛로 했다.
[평가시험]
이상과 같이 해서 제작된 TFT소자에 대하여, 다음 항목의 측정을 행하여 각종 특성의 평가를 행했다.
(솟아오름 개시위치)
솟아오름 개시위치는 단면 TEM에 의해 관찰했다.
본 실시예에서는 Tn2/Tn1=0.1 이었다.
(절연내압)
절연내압의 측정은 게이트전극과 드레이전극과의 사이에 전압을 부하하는 것에 의해 행했다. 장치는 휴렛패커드사제의 #4142B를 이용했다.
절연 내압은 243V이었다.
(에칭특성)
드레인배선 및 소오스배선을 제거하는 것에 의해 절연막을 노출시킨 후, 절연막의 에칭을 행했다. 에칭액으로서 버퍼드(buffered) 불산액(NH4F 40%용액 : HF48%용액=10:1)을 이용해서 에칭량이 어느 정도에서 절연막에 균열을 발생시키는가를 조사했다.
그 결과, 280nm에칭된 후에 절연막에 균열이 생긴다.
(다른 특성)
·드레시홀드값 1.0V
·온 전류 1.5×10-6A
·오프전류 1.0×10-15A
[실시예 2]
본 예에서는 Tn2/Tn1을 변화시켜서 실험을 행했다. 다른 점은 실시예 1과 같이 했다.
실험조건을 표 1에 나타낸다. 또, 평가결과도 아울러 표 1에 나타낸다.
표 1에서 No.3-No.6이 본 발명의 실시예이고, No1, No.2가 비교예이다.
표 1에 나타난 바와 같이, Tn/Tn이 0.6이상으로 되면 절연내압은 급격하게 향상하고 있는 것을 알 수 있다.
또, 각 시료에 대하여 실시예 1과 같이 에칭특성을 평가했다. 결과를 제4도에 나타낸다. 제4도에서 나타낸 바와 같이 Tn/Tn이 0.6을 경계로 해서 절연막에 균열을 발생시키는 에칭량이 급격히 증가하여, 에칭특성이 향상하는 것을 알 수 있다.
[실시예 3]
본 예에서는 θ의 영향을 조사했다.
θ를 0°,60°,90°,100°로 변화시켰다. 또한, θ= 0°의 것은 기판상에 Cr막을 퇴적하여, 패터닝하지 않고, Cr막상에 그대로 절연막을 퇴적한 것이다. θ=100°의 것은 역테이퍼형상으로 되어 있는 것이다.
CVD에 의한 막형성조건은, 표 1에서의 No.3에 나타낸 조건을 이용했다. 단, 본 예에서는 Cr막의 막두께를 100nm, 절연막의 막두께를 200nm로 했다.
그 결과를 표 2에 나타낸다. 또한, Tn/Tn는 거의 0.6이었다.
표 2에 나타난 바와 같이, θ가 60°이상으로 되어도, 평평한 면에 형성된 경우 (θ=0°의 경우)와 거의 변함이 없는 절연내압을 가지게 할 수 있다는 놀랄 만한 결과가 얻어졌다.
[실시예 4]
본 예에서는 배선 패턴의 두께와 절연막의 두께와의 비가 절연내압에 미치는 관계를 조사했다.
막형성조건은 표 1의 No.3에 나타내는 조건을 이용했다.
결과를 표 3에 나타낸다.
표 3에 나타난 바와 같이, Tn/Tg가 2를 경계로 해서 절연내압은 급격하게 상승한다. 또, Tn/Tg가 4를 넘으면 절연내압의 향상은 포화경향을 나타내고 있는 것을 알 수 있다.
[실시예 5]
본 예에서는 절연막의 막두께에 대해서 조사했다.
실험은 Tn/Tg가 거의 2.5로 되도록 Cr의 막두께와 절연막의 막두께를 표 4에 나타낸 바와 같이 변화시켜서 행했다. 막형성조건은 표 1에서의 No.3의 조건을 이용했다. Tn/Tn은 거의 0.65이었다.
표 4에 나타낸 바와 같이, 본 실시예에서는 200nm라는 얇은 막이라도 100V 이상의 절연내압을 나타내고 있고, 소자의 미세화에 극히 유효한 것을 알 수 있다. 또, 게이트절연막을 얇게 할 수 있으므로, 응답속도가 빠른 소자의 실현이 가능하게 된다.
[실시예 6]
본 발명에 의한 전자소자가 용량소자인 실시예를, 제8도를 이용해서 설명한다. 제8(a)도는 용량소자(127)의 개략적인 평면도, 제8(b)도는 제8(a)도의 일점쇄선부의 개략적인 단면도이다. 용량소자(127)의 구성은 종횡 각 1cm의 기판(5) 표면에, 하측 배선단자(128) 및 그것에 접속되어 있는 사측 배선(121)과 상측배선단자(129) 및 그것에 접속되어 있는 상측배선(123)이 절연막(125)을 통해서 형성되어 있다. 하측배선(121)과 상측배선(123)과의 교차 개소는 10행×10열로 100개소 있고, 각 배선은 Cr로 형성되어 있고, 그 막두께 및 선폭은 0.1㎛ 및 7㎛로 했다. 또 절연막(125)은 후에 상술하는 CVD법으로 막형성하여, 그 막두께는 0.2㎛로 했다.
막은 규소와 질소를 주성분으로 하고, 원소비가 약 3:4인 질화규소박막이고, 막중의 아르곤원소 함유율이 0atm%(종래의 절연막)에서 3tam%를 넘는 것까지의 절연막(125)을 이용했다. 또한, 아르곤원소의 정량분석은 파킨엘마사제 SIMS6600을 이용해서 행했다. 이 용량소자(127)에서 전하는,하측배선(121)과 상측배선(123)과의 100개소의 교차부로 유지된다. 이 용량소자(127)를 이용해서, 하측배선단자(128)와 상측배선단자(129)와의 사이의 절연내압을 휴랫패커드사제 #4142B를 이용해서 측정했다.
이 결과를 제7도에 나타냈다. 제7도에서 종축은 절연내압을, 횡축은 막중의 아르곤원소 함유율을 나타내고 있다. 절연내압으로서는 일반적으로 100V 이상 필요하고, 제7도에서 나타낸 바와 같이, 용량소자(127)의 절연막(125)의 아르곤원소의 함유율이 0.01atm%에 만족되지 않으면 절연내압은 100V 미만이고, 역으로 아르곤원소의 함유율이 3atm%를 넘어도 절연내압은 100V 미만이며, 아르곤원소의 함유율로서는 0.01atm%-3atm%가 적합하고, 더 바람직하게는 1atm%-2atm%인 것이 확인되었다.
상기 절연막(125)의 내부응력을 후렉사스사제 기판응력측정장치를 이용해서 측정된 결과를 제11도에 나타냈다. 제11도에서, 종축은 내부응력을, 횡축은 막중의 아르곤원소 함유율을 나타내고 있다. 내부응력은 일반적으로 절대치가 작은편이 양호하고, ±4×10 dyn/cm 이내인 것이 필요하다고 되어 있다. 제11도에서 나타낸 바와 같이, 용량소자(127)의 절연막(125)의 아르곤원소의 함유율이 0.01atm%에 만족되지 않으면 내부응력은 4×10 dyn/cm 를 넘고 있고, 역으로 아르곤원소의 함유율이 3atm%를 넘어도 내부응력은 -4×10 dyn/cm 이하이며, 아르곤원소의 함유율로서는 0.01atm%-3atm%가 적합하고 더 바람직하게는 1atm%-2atm%인 것이 확인되었다.
이상 상술한 바와 같이, 아르곤원소의 함유율이 0.01atm%-3atm%의 범위에 있는 질화규소박막을 절연막으로서 이용한 본 실시예 기재의 용량소자이면, 단층의 절연막이라도 충분한 절연내압을 가지고 있는 것이 확인되었다.
다음에, 본 실시예에서 이용된 절연막(125)의 막형성방법을 상술한다. 절연막(125)은 표 5에 나타난 막형성조건 7에서 막형성조건 12까지의 각종 조건의 CVD법에 의해, 아네르바사제 평행 평판형 인라인타입의 막형성장치를 이용해서 막형성했다.
표 5에 나타난 막형성조건으로 형성된 절연막(125)의 막특성을 표 6에 나타냈다.
또, 단위는 10 dyn/cm
표 6에서 나타낸 바와 같이, 주성분은 전체의 조건 모두가 규소와 질소이고, 그 원소 조성비는 X선 광전자 분광분석장치(파킨엘마 PHI5500)에 의한 정량의 결과 약 3:4이었다. 막중의 아르곤원소 함유율은 가스조성중에 아르곤가스가 포함되어 있지 않은 종래의 막형성 방법의 경우(막형성조건 7)에는, 당연 0atm%이고, 가스조성의 희석가스(질소+아르곤)를 전체 아르곤가스로 한 경우(막형성조건 12)에는 3.5atm%이었다. 이와 같은 희석가스의 조성을 질소 100% 또는 아르곤 100%로 한 경우에는, 절연내압은 20볼트로 낮아졌다. 이것에 대해서, 막형성조건 8에서 막형성조건 11에 나타난 바와 같이, 희석가스의 아르곤/질소의 값이 0.1(막형성조건 8)-10(막형성조건 11)의 범위에서는 절연막중에 0.01atm%-3atm%의 아르곤원소가 취하여져, 제7도에도 나타난 바와 같이, 각각 100볼트 이상의 양호한 절연내압을 나타냈다. 또, 막형성조건 9 및 막형성조건 10에 나타난 바와 같이, 희석가스의 아르곤/질소의 값이 0.33(막형성조건 9)-3(막형성조건 10)의 범위에서 절연막중에서 1atm%-2atm%의 아르곤원소가 취해져, 각각 300V이상이고, 더 양호한 절연내압을 나타냈다.
또, 표 6에 나타난 바와 같이, 막형성조건에 의해 내부응력이 변화하여, 희석가스의 조성을 질소 100%(막형성조건 7) 또는 아르곤 100%(막형성조건 12)로 한 경우에는 내부응력은 각각 4.2×10 dyn/cm 및 -5.6×10 dyn/cm 로 큰 절대치를 나타내고 있다. 이와 같은 소자에서 내부응력은 ±4×10 dyn/cm 이내인 것이 필요하다고 되어 있다. 이것에 대해서, 막형성조건 8에서 막형성조건 11에 나타난 바와 같이, 희석가스의 아르곤/질소의 값이 0.1(막형성조건 8)-10(막형성조건 11)의 범위에서는 제11도에도 나타난 바와 같이, 내부응력은 각각 2×10 dyn/cm ~3.8×10 dyn/cm 로 작은 절대치를 나타내고 있다. 또, 막형성조건 8에서 막형성조건 10에 나타난 바와 같이, 희석가스의 아르곤/질소의 값이 0.1(막형성조건 8)~3(막형성조건 10)의 범위에서는 내부응력은 ±2×10 dyn/cm 의 범위로 안정되어 있어, 더 양호한 내부응력의 특성을 나타냈다.
또한, 표 5에 나타난 막형성조건 중, 막형성온도 만을 280℃로 해서 절연막(125)의 막형성을 행했다. 그 결과, 막원소조성 및 절연내압은 표 6에 나타난 특성과 동등이고, 내부응력만 약 2×10 dyn/cm 인장 응력측으로 쉬프했다. 결국, 희석가스의 조성을 질소 100%(막형성조건 7) 또는 아르곤 100%(막형성조건 12)로 한 경우에는 내부응력은 각각 7×10 dyn/cm 및 -4×10 dyn/cm 로 큰 절대치를 나타내고, 막형성조건 8에서 막형성조건 11에 나타난 바와 같이, 희석가스의 아르곤/질소의 값이 0.1(막형성조건 8)-10(막형성조건 11)의 범위에서는 제11도에도 나타나 바와 같이, 내부응력은 각각 4×10 dyn/cm ~-2×10 dyn/cm 로 작은 절대치를 나타내고 있었다. 또한, 막형성조건 9에서 막형성조건 11에 나타난 바와 같이, 희석가스의 아르곤/질소의 값이 1(막형성조건 9)~10(막형성조건 11)의 범위에서는 내부응력은 ±2×10 dyn/cm 의 범위로 안정되어 있다.
이상 설명한 바와 같이, 막형성조건 8로부터 막형성조건 11에서, 절연막(125)의 절연내압은 100V 이상이고, 내부응력은 ±4×10 dyn/cm 의 범위내로 안정되고, 이들의 절연막을 이용한 용량소자는 종래의 절연막을 이용한 것보다 양호한 것이 확인되었다.
또, 표5에는 원료가스(실란+암모니아)의 원소조성이 1:2인 조건을 나타냈으나, 이 비를 약 1:10까지 변화시켜도, 거의 동등한 막특성이 얻어졌다.
또한, 원료가스(실란+암모니아)의 유량에 대해서, 희석가스(질소+아르곤)의 유량이 거의 10배인 예를 표 5에 나타냈었지만, 희석가스는 약 50배 정도까지 증가해도, 표 6에 나타난 막특성과 동등한 막특성을 구비한 절연막이 얻어지고, 이들의 절연막을 이용한 용량소자는, 종래의 절연막을 이용한 것보다 양호한 것을 확인했다.
또, 절연막 막형성시의 고주파전력이 0.11W/cm 인 조건을 나타냈으나, 고주파전력을 0.4W/cm 까지 높여도 거의 같은 막질의 절연막이 얻어지게 되고, 이 절연막을 이용한 용량소자는 종래의 절연막을 이용한 것보다 양호한 것을 확인했다.
[실시예 7]
제9도 및 제10도는 TFT(101)를 이용한 액티브 매트릭스 액정표시소자의 기판의 일부를 나타내는 도면이다. 이 TFT어레이 전자소자의 다층 금속배선의 교차부의 절연막(103)에, 실시예 6에서 이용한 절연막을 적용한 실시예를 설명한다. 또 제10도는 제9도의 일점 쇄선부의 개략적인 단면도이다.
TFT의 기본적인 구조는 종래부터 알려져 있는 역스태거 구조이고, 한쪽 면에 화소전극으로 되는 소정의 형상의 투명전극(107)을 형성한 유리제의 기판(코닝 #7059)(105)의 표면에, Cr의 막두께가 0.1㎛이고, 폭이 7㎛인 게이트배선(110)과 그것에 이어서 폭이 15㎛인 게이트전극(109)이 형성되어 있다. 기판(105) 및 게이트배선(110)의 위에는 막두께 0.2㎛의 질화규소로 이루어지는 절연막(103)이 형성되어 있다. 절연막(103)의 표면에는 수소에 의해 안정화된 아모르퍼스 실리콘으로 이루어지는 반도체층(115)(막두께 0.2㎛)이, 또 채널부를 통해서 인이 첨가된 아모르퍼스 실리콘으로 이루어진 오믹콘택트층(117)(막두께 0.02㎛) 및 Cr으로 되고 폭이 12㎛인 소오스전극(111)과 드레인전극(113)이 적층되어 있다. 소오스전극(111)에는 폭이 7㎛인 소오스배선(12)이 접속되어 있고, 드레인전극(113)에는 콘택트홀을 통해서 투명전극(107)이 접속되어 있다. 이 TFT(101)의 채널길이는 7㎛, 채널폭은 12㎛로 했다.
이와 같은 TFT에 있어서, 게이트배선(110)과 소오스배선(112)과의 사이의 절연내압을 실시예 6과 동일하게 평가한 바, 절연막 중의 아르곤원소의 함유율에 따라서, 용량소자로 얻어진 제7도와 같은 내압특성이 얻어지고, 아르곤원소의 함유율이 0.01atm%-3atm%의 범위인 질화규소박막을 절연막으로서 이용한 TFT에서는 단층의 절연막이라도 충분한 절연내압을 가지고 있는 것이 확인되었다. 또한, 이들의 TFT의 드레시홀드 값, 온전류, 오프전류는 전부 종래의 아르곤원소가 함유되어 있지 않은 질화규소의 절연막을 이용한 TFT의 특성과 같아서 전혀 문제가 없었다.
본 실시예에 이용된 절연막(125)의 막형성방법은 상기 실시예 6과 같고, 상기 표 5에 나타난 막형성조건 7에서 막형성조건 12까지의 각종 조건, 및 상기 실시예 6과 같은 막형성온도, 원료가스조성, 원료가스의 유량에 대한 희석가스의 유량 등의 조건을 바꾼 CVD법에 의해 막형성했다. 이 결과 얻어진 절연막(125)의 막특성은 상기 표 6에 나타난 막특성과 같고, 주성분은 전체의 조건 모두가 규소와 질소이고, 그 원소조성비는 약 3:4이고, 막중의 아르곤원소함유율은 막형성시의 가스조성 중의 희석가스의 아르곤가스 함유율에 따라서, 0atm%~3.5atm%이었다. 또 절연내압, 내부응력들도 상기 실시예 6에서 나타낸 바와 같았다.
이상 설명한 바와 같이, 실시예 6에서 설명된 절연막과 같은 절연막을 이용하는 것에 의해, 절연막(125)의 절연내압은 100V 이상이고, 내부응력은 ±4×10 dyn/cm 의 범위내로 안정되고, 이들의 절연막을 이용한 TFT는 종래의 절연막을 이용한 것보다 양호한 것이 확인되었다.
[실시예 8]
본 실시예가 실시예 7과 다른 점은 이용되고 있는 절연막(125)의 막형성방법 뿐이고, 이하에 그 형성에 이용된 스퍼터법에 부가해서 상술한다. 절연막(125)은 표 7에 나타난 막형성조건 13에서 막형성조건 18까지의 각종 조건의 스퍼터법에 의해 막형성했다. 또 표 7에는 형성된 절연막(125)의 막특성도 아울러 기재했다.
표 7에서 나타낸 바와 같이, 형성된 막의 주성분은 전체의 조건 모두가 규소와 질소이고, 그 원소조성비는 실시예 6과 같이 약 3:4이었다. 분위기 가스의 아르곤 가스 분압이 0.10Pa(막형성조건 13 및 막형성조건 16)에서는 타겟트 종류, 수소분압, 막형성온도에 관계없이 플라즈마가 안정하지 않고 거의 막형서되지 않았다. 또한 분위기 가스로서 다른, 질소가스 또는 암모니아 가스를 이용했다(타겟트로서 규소를 이용한 막형성조건 13부터 막형성조건 15에서는, 일부 반응가스로서 질소원소가 막중에 취해져 있다). 이것에 대해서, 분위기 가스 조성중의 아르곤가스분압이 0.20Pa-0.40Pa(막형성조건 14 및 막형성조건 17)로 증가하는데 따라서, 플라즈마가 안정하고, 안정해서 막형성이 행해져 막중의 아르곤원소 함유율은 0.01atm%-3atm%로 증가했다. 또 종래에 행해지고 있는 0.50Pa(막형성조건 15 및 막형성조건 18) 정도의 아르곤가스를 포함하는 분위기가스에서의 막형성에서는, 막중의 아르곤함유율은 5atm%이다.
막형성된 질화규소의 박막의 절연내압 및 내부응력은 표 7에 나타난 바와 같이, 막형성조건 14 및 막형성조건 17에서 양호한 결과를 나타내고, TFT의 절연막으로서 이용되는데 충분한 막특성을 나타냈다. 이것에 대해서, 종래부터 행해지고 있는 아르곤가스를 다량으로 이용하는 스퍼터법(막형성조건 15 및 막형성조건 18)에서는, 절연내압은 20V 정도, 내부응력은 -6×10 dyn/cm 정도이고, TFT의 절연막으로서 이용하는데는 불충분한 특성이었다.
이상 설명한 바와 같이, 막형성조건 14 및 막형성조건 17에서 절연막(125)의 절연내압은 100V 이상이고, 내부응력은 ±4×10 dyn/cm 의 범위내에 안정하고, 이들의 절연막을 이용한 TFT는 종래의 절연막을 이용한 것보다 양호한 것이 확인되었다.
본 실시예의 분위기가스 조성중의 수소분압은 0.02-0.15Pa이고, 이 범위에서는 거의 동등한 막특성이 얻어졌다. 이 수소원소는 질화규소막 중의 미결합수의 종단처리에 기여하고 있는 것으로 생각된다. 또, 표 7에는 전압력이 2.0Pa인 조건을 나타냈으나, 전체압력이 약 1.0Pa-7.0Pa이면 거의 동등한 막특성이 얻어졌다. 또, 본 실시예에 의하면, 타겟트로서 실린콘결정이나 질화규소의 소결체를 이용하기 때문에, 위험해서 신중한 취급이 요구되는 실란가스를 이용하지 않아도 된다는 효과가 얻어졌다.
[실시예 9]
본 실시예가 실시예 6과 다른 점은 절연막(125)의 형성방법 뿐아니고, 이하에 그 형성에 사용된 이온 주입법에 부가해서 상술한다.
상기 막형성조건 7에서 얻어진 절연막에 대해서, 이온주입법에 의해 아르곤원소를 도프했다. 아르곤의 도프는 베리안사제의 열음극 방전형의 이온원을 가진 장치를 이용해서 행하며, 가속전압은 150KV로 하고, 이온전류는 800μA로 행했다. 여러 가지의 처리시간에서 얻어진 막중의 아르곤원소 함유량은, 상기와 같은 파킨엘마사제 SIMS 6600을 이용해서 행했다. 이 결과, 상기 표 6에 나타난 결과와 같이 아르곤 원소의 함유율이 0.01atm%-3atm%의 범위에서 100V 이상의 양호한 절연내압이 얻어졌다.
이상과 같이 아르곤원소의 함유율이 0.01atm%-3atm%의 범위인 질화규소박막을 절연막으로서 이용한 본 실시예 기재의 용량소자라면, 단층의 절연막이라도 충분한 절연내압을 가지고 있는 것이 확인되었다.
이상 상술한 바와 같이, 질화규소의 절연막은 CVD법, 스퍼터법 혹은 이온주입법이라는 절연막의 제법(製法)의 여하게 관계없이, 막중에 아르곤원소를 0.01atm%-3atm% 포함하는 것에 의해, 양호한 절연내압을 가진 막으로 된다. 이 때문에, 이와 같은 절연막을 이용하는 전자소자에서는, 단층의 절연막에서 충분한 절연내압이 얻어졌다.
[실시예 10]
본 발명에 의한 전자소자가 MOS형 트랜지스터인 실시예를 설명한다. MOS형 트랜지스터의 패시베이션(passivation)막으로서, 상기 표 5 기재의 막형성방법으로 막형성된 질화규소의 절연막을 이용했다. 본 실시예에서도 MOS형 트랜지스터의 각종 특성이 안정화했다. 그 중에서 패시베이션막의 특성에 민감하게 의존하는 나트륨이온의 침투성에 대해서 제14도를 이용해서 상세하게 설명한다. 제14도는 막중의 아르곤원소 함유율과 패시베이션막 중에 침투된 나트륨 이온의 피크농도와의 관계를 나타내는 것이다. 나트륨 이온의 침투시험은 시료인 MOS형 트랜지스터를 일반 실내 대기 분위기중에서 20시간 550℃로 가열해서 행했다. 또, 나트륨이온의 피크농도의 측정은 상기 파키엘마사제 SIMS 6600을 이용해서, 막을 깊이 방향으로 스퍼터링하면서 행했다.
이 제14도에서 나타낸 바와 같이, MOS형 트랜지스터의 패시베이션막의 아르곤 원소의 함유율이 0.01atm%-3atm%이면, 나트륨 이온의 침투량이 대단히 적은 것이 확인되었다. 이 결과는 아르곤원소의 함유율이 0.01atm%-3atm%인 패시베이션막이 대단히 치밀한 막인 것을 나타내고 있고, MOS형 트랜지스터의 절연내압도 상기 표 6의 결과에서 예상되는 바와 같이 양호하였다.
이상 희소가스원소가 아르곤원소인 실시예를 설명했으나, 본 발명의 효과는 이것에 한정되는 것이 아니고 헬륨 원소, 네온원소, 클리프톤원소 또는 크세논원소 등의 희소가스원소를 이용해도 유효하나, 다른 희소가스원소에 비해서 싼 가격에 안정적으로 입수할 수 있는 아르곤원소를 이용하는 것이 산업상 최적이다.
[실시예 11]
본 실시예에서는 실시예 7과 같은 TFT어레이 전자소자의 절연막(103), 아모르퍼스 실리콘으로 이루어지는 반도체층(115), 또 인이 첨가된 아모르퍼스 실리콘으로 이루어지는 오믹콘택트층(117)을 전부 250℃로 막형성했다. 절연막(103)의 다른 막형성조건은 표 5에 따르고 있고, 다른 모든 조건은 실시예 7과 같게 했다.
본 실시예의 절연막(103), 아모르퍼스 실리콘으로 이루어지는 반도체층(115), 또한 인이 첨가된 아모르퍼스 실리콘으로 이루어지는 오믹콘택트층(117)을 막형성할 때의 온도 프로화일을 제10도에 실선으로 나타냈다. 비교예로서 종래의 희소가스원소를 포함하지 않는 CVD법으로 절연막을 막형성하는 때의 일반적인 막형성온도인 320℃로 절연막을 막형성하고, 250℃로 냉각 후에 아모르퍼스 실리콘으로 이루어지는 반도체층(115) 및 인이 첨가된 아모르퍼스 실리콘으로 이루어지는 오믹콘택트층(117)을 막형성했을 때의 온도프로화일을 제10도에 파선으로 나타냈다.
제10도에서 A 및 B는 각각 본 실시예 및 비교예에서의 막형성장치에 기판을 투입하여, 상기 3층을 막형성하고, 기판을 꺼내기까지의 시간이다. 이중 A1, B1은 절연막을 막형성하는데 요하는 시간(1시간), A2, B2는 아모르퍼스 실리콘으로 이루어지는 반도체층을 막형성하는데 요하는 시간(30분간), 또 A3, B3는 인이 첨가된 아모르퍼스 실리콘으로 이루어지는 오믹콘택트층을 막형상하는데 요하는 시간(10분)으로 본 실시예와 비교예는 같다. 3층의 막형성에 요하는 시간은 상기와 같이 모두 1시간 40분이나, 기판투입에서 꺼내기까지의 시간은 크게 다르다. 이것은 온도제어를 위한 시간이 크게 다르기 때문이다.
절연막 막형성온도에 달하기까지의 시간은 비교예에서는 30분간을 요하고 있었으나, 본 실시예에서는 약 20분간이었다. 또, 다음에 아모르퍼스 실리콘으로 이루어지는 반도체층을 막형성하기 위해서는, 비교예에서는 1시간 30분을 요해서 250℃로 냉각하고 있었으나, 본 실시예에서는, 절연막 막형성온도와 같은 온도로 막형성하기 때문에, 절연막 막형성직후에 반도체층을 막형성 개시할 수 있었다. 이 결과, 기판투입에서 전체의 막형성이 종료해서 기판을 실온까지 냉각하여 막형성장치에서 꺼내기까지에 요하는 시간은 비교예에서는 4시간 30분을 요하고 있는데 대해, 본 실시예에서는 2시간 50분으로 되고, 본 실시예에서는 소요시간이 1시간 40분(약 3할)단축되었다. 본 실시예에서는, 막형성을 위한 소요시간이 대폭으로 단축되었으나, 막형성을 위한 장치도 절연막 막형성후의 온도조절용의 기구를 필요로 하지 않기 때문에, 경량화하게 되며, 또 청정실 내의 설치면적도 좁게 되어, 대단히 경제적이다.
[실시예 12]
본 실시예는 막형성온도를 320℃, 300℃, 280℃, 250℃, 또 220℃로 하여 상기 실시예 11과 같이 절연막(103)과 아모르퍼스 실리콘으로 이루어지는 반도체층(115)을 같은 온도로 막형성했다. 절연막(103)의 다른 막형성조건은 표 5 기재의 막형성조건 9에 따르고 있고, 다른 모든 조건은 실시예 7과 같이 행했다.
이와 같이 막형성된 아모르퍼스 실리콘으로 이루어지는 반도체층(115) 중의 이물의 개수를 계수했다. 그 결과를 제15도에 나타냈다. 횡축은 2층의 연속막형성온도를, 종축은 동일 조건으로 형성된 1cm 의 기판 100매의 표면에 인가되는 이물의 개수를 나타냈다. 제15도에 의해, 밝혀진 바와 같이 막형성온도가 낮은 쪽이 이물의 개수가 적고, 특히 막형성온도가 280℃ 이하이면, 이 경향이 현저했다.
이상 설명한 바와 같이, 본 발명의 전자소자에서는 이용하고 있는 절연막의 절연내압이 높기 때문에, 절연막이 단층구성이어도 필요한 절연내압이 얻어진다. 이 때문에, 본 발명의 전자소자는 제조하는데 적용된 절연막을 다층구성으로 하는 수고가 들지 않는다. 이 효과는 TFT에서도 발휘된다.
또, 본 발명의 전자소자의 제조방법에 의하면, 얻어진 전자소자의 절연막의 절연내압이 높기 때문에, 절연막이 단층구성이어도 필요한 절연내압이 얻어진다. 이 때문에, 전자소자의 절연막을 다층 구성으로 하는 수고가 없고, 단순한 공정으로 제조하는 것이 가능하게 된다.
또, 스퍼터법에 의해 절연막을 얻는 전자소자의 제조방법에 의하면, 절연막의 형성시에 위험하여 신중한 취급이 요구되는 실란가스를 이용할 필요가 없다.
희소가스원소로서 아르곤원소를 이용하면, 본 발명을 안정적, 경제적으로 실시하는 것이 가능하게 된다.
또한, 절연막의 막형성온도를 낮게 할 수 있고, 막형성중의 이물발생이 억제되어, 이물부착이 없는 양질의 막을 막형성하는 것이 가능하게 된다.
또, 반도체층인 아모르퍼스 실리콘과 같은 온도에서 절연막을 막형성할 수 있기 때문에, 본 발명의 전자소자의 제조방법에서는 막형성에 요하는 시간을 대폭으로 단축하는 것이 가능하게 되어, 제조를 위한 막형성장치를 경량으로 할 수 있게 되고, 싼 가격의 장치로 제조 가능함과 동시에, 고가의 환경인 청정실을 유효하게 활용하는 것이 가능하게 된다.

Claims (14)

  1. 적어도 표면이 절연성인 기체(基體)의 그 표면에 도전성의 배선패턴이 형성되어 있고, 상기 기체 및 상기 배선패턴의 일부 또는 전부를 덮어서 절연층이 형성되어 있는 전자소자에 있어서, 상기 절연층은 질화규소절연막으로 되고, 상기 배선패턴의 상기 기체와의 접촉각도(θ)는 60°≤θ이며, 상기 질화규소 절연막의 막두께(Tn1)와 상기 배선패턴의 막두께(Tg)와의 비(Tn1/Tg)는 2≤Tn1/Tg이고, 상기 질화규소절연막이 상기 배선패턴의 단차부 때문에 솟아올라 있는 솟아오름 개시 위치와, 상기 배선패턴의 상단부와 수평거리(Tn2)는 0.6≤Tn2/Tn1의 관계인 것을 특징으로 하는 전자소자.
  2. 제1항에 있어서, 상기 절연층은 상기 질화규소절연막 단층으로 되는 것을 특징으로 하는 전자소자.
  3. 제1항 또는 제2항에 있어서, Tn1/Tg≤4인 것을 특징으로 하는 전자소자.
  4. 제1항에 있어서, 상기 질화규소막의 막두께는 200nm-400nm인 것을 특징으로 하는 전자소자.
  5. 제1항에 있어서, 상기 전자소자는 역 스태거(stagger)형의 박막 트랜지스터이고, 상기 배선패턴은 게이트배선이며, 상기 질화규소절연막은 게이트 절연막인 것을 특징으로 하는 전자소자.
  6. 제1항에 있어서, 상기 질화규소절연막은 CVD법에 의해 형성된 막인 것을 특징으로 하는 전자소자.
  7. 적어도 표면이 절연성인 기체의 그 표면에, 도전성의 배선패턴이 형성되어 있고, 상기 기체 및 상기 배선패턴의 일부 또는 전부를 덮어서 절연막이 형성되어 있는 전자소자에 있어서, 상기 절연막은 주성분이 규소 및 질소이고, 상기 규소와 질소의 원소비는 약 3:4이며, 상기 절연막은 희소가스원소의 함유율이 원소함유율 0.01-3atm%인 것을 특징으로 하는 전자소자.
  8. 제7항에 있어서, 상기 전자소자가 박막트랜지스터인 것을 특징으로 하는 전자소자.
  9. 제7항 또는 제8항에 있어서, 희소가스원소가 아르곤원소인 것을 특징으로 하는 전자소자.
  10. 적어도 표면이 절연성인 기체의 그 표면에 도전성의 배선패턴이 형성되어 있고, 상기 기체 및 상기 배선패턴의 일부 또는 전부를 덮고, 주성분이 규소와 질소인 절연막이 형성되어 있는 전자소자의 제조방법에 있어서, 상기 절연막을 플라즈마 CVD법으로 막형성하기 위한 가스조성이 적어도 실란(silane)과 암모니아와 질소와 희소가스원소를 포함하는 혼합가스이며, 상기 희소가스원소와 질소와의 몰비가 희소가스원소/질소=0.1~10의 범위인 것을 특징으로 하는 전자소자의 제조방법.
  11. 제10항에 있어서, 상기 절연막이 220℃~280℃의 범위에서 막형성되는 것을 특징으로 하는 전자소자의 제조방법.
  12. 제10항 또는 제11항에 있어서, 상기 전자소자가 상기 절연막에 직접 접하고 있는 아모르퍼스 실리콘막을 가지는 전자소자이고, 상기 절연막과 상기 아모르퍼스 실리콘막이 거의 같은 온도로 막형성되는 것을 특징으로 하는 전자소자 제조방법.
  13. 적어도 표면이 절연성인 기체의 그 표면에 도전성의 배선패턴이 형성되어 있고, 상기 기체 및 상기 배선패턴의 일부 또는 전부를 덮고, 주성분이 규소와 질소인 절연막이 형성되어 있는 전자소자의 제조방법에 있어서, 상기 절연막을 스퍼터법으로 막형성하기 위한 타겟트가 적어도 규소를 포함하고 있고, 스퍼터 막형성시의 분위기 가스가 적어도 희소가스원소가스와 수소가스와 질소가스 또는 암모니아가스의 혼합계(混合系)이며, 그 가스분압이 희소가스원소분압 0.20~0.40Pa, 수소분압 0.02-0.15Pa의 범위인 것을 특징으로 하는 전자소자의 제조방법.
  14. 제10항에 있어서, 희소가스원소가 아르곤원소인 것을 특징으로 하는 전자소자의 제조방법.
KR1019940016727A 1993-07-14 1994-07-12 전자소자 및 그 제조방법 KR0156557B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP93-196866 1993-07-14
JP19686693 1993-07-14
JP34662593A JP2640910B2 (ja) 1993-07-14 1993-12-21 電子素子およびその製造方法
JP93-346625 1993-12-21
JP3576794A JP2662180B2 (ja) 1994-03-07 1994-03-07 電子素子
JP94-35767 1994-03-07

Publications (2)

Publication Number Publication Date
KR950004446A KR950004446A (ko) 1995-02-18
KR0156557B1 true KR0156557B1 (ko) 1998-12-01

Family

ID=27288868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940016727A KR0156557B1 (ko) 1993-07-14 1994-07-12 전자소자 및 그 제조방법

Country Status (3)

Country Link
US (1) US5550091A (ko)
KR (1) KR0156557B1 (ko)
TW (2) TW384515B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3632256B2 (ja) * 1994-09-30 2005-03-23 株式会社デンソー 窒化シリコン膜を有する半導体装置の製造方法
JP3220645B2 (ja) * 1996-09-06 2001-10-22 富士通株式会社 半導体装置の製造方法
US6825501B2 (en) * 1997-08-29 2004-11-30 Cree, Inc. Robust Group III light emitting diode for high reliability in standard packaging applications
US6037235A (en) * 1998-09-14 2000-03-14 Applied Materials, Inc. Hydrogen anneal for curing defects of silicon/nitride interfaces of semiconductor devices
US7042024B2 (en) * 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
KR20030055060A (ko) * 2001-12-26 2003-07-02 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
TWI362644B (en) * 2003-01-16 2012-04-21 Semiconductor Energy Lab Liquid crystal display device and manufacturing method therof
TWI360702B (en) 2003-03-07 2012-03-21 Semiconductor Energy Lab Liquid crystal display device and method for manuf
US8101961B2 (en) * 2006-01-25 2012-01-24 Cree, Inc. Transparent ohmic contacts on light emitting diodes with growth substrates
US9484499B2 (en) * 2007-04-20 2016-11-01 Cree, Inc. Transparent ohmic contacts on light emitting diodes with carrier substrates
US8049851B2 (en) * 2007-06-26 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a liquid crystal display device having a second orientation film surrounding a first orientation film
KR20090009612A (ko) * 2007-07-20 2009-01-23 엘지디스플레이 주식회사 스퍼터링을 통한 무기절연막 형성방법
US7903219B2 (en) * 2007-08-16 2011-03-08 Sony Corporation Liquid crystal display device
JP2009231790A (ja) 2008-02-27 2009-10-08 Ajinomoto Co Inc 多層プリント配線板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59115561A (ja) * 1982-12-23 1984-07-04 Stanley Electric Co Ltd 薄膜トランジスタの製造方法
US4704623A (en) * 1985-08-02 1987-11-03 General Electric Company Doping for low capacitance amorphous silicon field effect transistor
JPH01176067A (ja) * 1987-12-29 1989-07-12 Hoya Corp 窒化シリコン膜の成膜方法
JPH01275745A (ja) * 1988-04-27 1989-11-06 Tosoh Corp 窒化シリコン系薄膜及びその製造方法
JPH0828517B2 (ja) * 1989-07-04 1996-03-21 シャープ株式会社 薄膜トランジスタアレイ
JPH0346231A (ja) * 1989-07-14 1991-02-27 Toshiba Corp 半導体装置
US5041888A (en) * 1989-09-18 1991-08-20 General Electric Company Insulator structure for amorphous silicon thin-film transistors
JP3179779B2 (ja) * 1990-07-24 2001-06-25 株式会社半導体エネルギー研究所 窒化物絶縁膜の作製方法
US5334859A (en) * 1991-09-05 1994-08-02 Casio Computer Co., Ltd. Thin-film transistor having source and drain electrodes insulated by an anodically oxidized film
JP3200639B2 (ja) * 1992-05-19 2001-08-20 カシオ計算機株式会社 薄膜トランジスタパネルの製造方法

Also Published As

Publication number Publication date
TW384515B (en) 2000-03-11
KR950004446A (ko) 1995-02-18
US5550091A (en) 1996-08-27
TW319892B (ko) 1997-11-11

Similar Documents

Publication Publication Date Title
KR0156557B1 (ko) 전자소자 및 그 제조방법
JP5171990B2 (ja) Ｃｕ合金膜および表示装置
KR101085271B1 (ko) 표시 디바이스용 Ａｌ 합금막, 표시 디바이스 및 스퍼터링 타깃
KR100187601B1 (ko) 반도체장치 및 그 제조방법
KR100741435B1 (ko) 필름 형성 전구체를 제어함으로써 실리콘 질화물 필름의 특성 및 균일성을 제어하는 방법 및 실리콘 질화물을 포함하는 ｔｆｔ 소자
US4797108A (en) Method of manufacturing amorphous silicon field effect transistors
KR100812954B1 (ko) 은 박막에 의하여 보호된 구리 배선 또는 구리 전극 및상기 전극 또는 배선을 갖는 액정 표시장치
US8299466B2 (en) Thin film transistors having multiple doped silicon layers
US20120119207A1 (en) Interconnection structure and method for manufacturing the same, and display device including interconnection structure
KR19980081379A (ko) 반도체 디바이스 전극용 Ａｌ­Ｎｉ­Ｙ 합금막 및 Ａｌ­Ｎｉ­Ｙ 합금막 형성용 스퍼터링 타겟
US8680526B2 (en) Electronic device, method of producing the same, and display device
KR0171673B1 (ko) 전자소자 및 그 제조방법
KR100201247B1 (ko) 회로 기판 및 그 제조 방법
JP2640910B2 (ja) 電子素子およびその製造方法
KR20070040035A (ko) 표시 기판 및 이의 제조 방법
JP2662180B2 (ja) 電子素子
WO2016194795A1 (ja) 酸化物半導体層を含む薄膜トランジスタ
JP2001352071A (ja) ゲート電極にＭｏＷ合金を使用した薄膜トランジスタ
US20210230718A1 (en) Cu ALLOY TARGET
JPH11214702A (ja) 半導体装置およびその製造方法
KR100628216B1 (ko) 반도체 소자의 금속배선 형성방법
CN110854131A (zh) 一种阵列基板及其制备方法
JPH05183162A (ja) 傾斜機能材料薄膜及び薄膜トランジスタ
WO1989009494A1 (en) Gate dielectric for a thin film field effect transistor
CN117995826A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040113

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee